半導体装置の製造方法
【課題】２以上のゲートパターン間に形成されるコンタクトホールのオープンマージン及びギャップフィルマージンを確保するのに適した半導体装置の製造方法を提供する。
【解決手段】基板上に、２個以上のゲートパターンを形成するステップと、該基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、該第１の絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、前記第２の絶縁膜を選択的に除去して、前記第１の絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記第１の絶縁膜上にゲートスペーサ用の第３の絶縁膜を形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜及び第３の絶縁膜を選択的に除去するステップとを含む半導体装置の製造方法。
【解決手段】基板上に、２個以上のゲートパターンを形成するステップと、該基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、該第１の絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、前記第２の絶縁膜を選択的に除去して、前記第１の絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記第１の絶縁膜上にゲートスペーサ用の第３の絶縁膜を形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜及び第３の絶縁膜を選択的に除去するステップとを含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に、半導体装置のゲートパターンなどの間に形成されるコンタクトプラグの製造方法に関する。
【背景技術】
【０００２】
半導体工程技術が進展しながら、ウェーハ上で１つのパターンを形成するためのパターニング工程技術がますます発達している。最近のパターニング工程技術は、ウェーハ上で１つのパターンを８０?以下までもパターニングできる程度に開発された。８０?以下までパターニングできる半導体工程技術では、コンタクトプラグを形成する領域が問題となっている。特に、半導体装置のトランジスタを構成するゲートパターンとゲートパターンとの間に配置されるコンタクトプラグを安定に形成することが非常に難しくなっている。
【０００３】
半導体装置のゲートパターンは、ゲート絶縁膜／ゲート電極膜／ゲートハードマスク膜が積層された状態で側壁に側壁スペーサが配置された形態で構成される。この時、側壁スペーサは、ゲート電極膜と隣接した導電性膜と電気的に絶縁されるようにする。また、側壁スペーサは、コンタクトプラグを形成するためのコンタクトホールを形成する過程でエッチング停止膜の役割も果たすようになる。
【０００４】
半導体技術が発達するにつれて、より多い素子を１つの半導体装置に集積させることとなる。したがって、半導体装置を構成する各パターンの大きさは、ますます小さくなる。特に、ゲートパターン自体の大きさも小さくなり、ゲートパターンなどの間隔もさらに小さくなる。しかし、ゲートパターンの側壁絶縁膜の厚さは、一定の厚さ以上を確保してこそ、前述した絶縁効果及びエッチング停止膜の役割を果たすことができるようになる。
【０００５】
したがって、ゲートパターンとパターンとの間隔が減るようになるにしたがって、ゲート側壁絶縁膜の厚さを一定に維持した状態でゲートパターン間にコンタクトプラグを安定に形成することが非常に難しくなり、問題を引き起こしている。例えば、現在、８０?の半導体工程技術として製造されたデバイスにおけるゲートパターン側壁絶縁膜は、約２８０Å〜３００Åの幅でほとんど一定な厚さであることが要求されているのに対して、ゲート間の間隔は持続的に減少していることが実情である。
【０００６】
ゲートパターン間の空間（Spacing）の減少は、ゲートパターンの間に配置されるコンタクトプラグのためのコンタクトホール内部の縦横比（Aspect Ratio）の増加を引き起こすこととなる。これは、後続工程でコンタクトホールに層間絶縁膜を埋め込む時に、コンタクトホール内部に層間絶縁膜を完全に埋め込むことが難しくなる原因となる。
【０００７】
図１は、従来の技術に係る半導体装置の製造方法を示した断面図である。
【０００８】
図１に示すように、従来の技術に係る半導体装置の製造方法は、まず、半導体基板１１上にゲート絶縁膜１２、ゲート電極膜１３及びゲートハードマスク１４の順に積層されたゲートパターンを形成する。
【０００９】
次に、ゲートパターンの形成方法を詳細に説明する。
【００１０】
まず、半導体基板１１上にゲート絶縁膜１２を形成する。ゲート絶縁膜１２上にゲート電極膜１３及びゲートハードマスク１４を順に形成する。次いで、ゲートハードマスク１４上にゲートパターンを形成するためのフォトレジストパターン（図示せず）を形成する。フォトレジストパターンをエッチングマスクとしてゲートハードマスク１４をエッチングした後、フォトレジストパターンを除去する。次いで、ゲートハードマスク１４をエッチングマスクとしてゲート電極膜１３及びゲート絶縁膜１２を１つの工程によりパターニングする。
【００１１】
続いて、ゲート絶縁膜１２／ゲート電極膜１３／ゲートハードマスク１４として積層されたゲートパターンの形状に沿って、バッファ用酸化膜１５を形成する。バッファ用酸化膜１５の上部に第１のゲートスペーサ用のシリコン窒化膜１６を形成する。次に、第２のゲートスペーサ用のシリコン窒化膜１７を形成する。
【００１２】
次いで、ゲートパターンの側壁にだけスペーサが残るように、バッファ用酸化膜１５、第１のゲートスペーサ用のシリコン窒化膜１６及び第２のゲートスペーサ用のシリコン窒化膜１７をドライエッチング工程を通して選択的に除去する。
【００１３】
ここで、スペーサは、ゲートパターンの電極膜が隣接する導電膜と絶縁されるようにする役割を果たす。具体的に、窒化膜は、ゲートパターンとゲートパターンとの間に形成されるコンタクトプラグのためのコンタクトホールを形成する工程でゲートパターンを保護するための膜である。すなわち、ゲートパターンとゲートパターンとの間に埋め込まれる絶縁膜を除去するコンタクトホールエッチング工程においてエッチングバリアの役割をする。ここで、スペーサ用のシリコン窒化膜を２重に形成してパターニングする理由は、シリコン窒化膜の形成工程の特性上、一度に所望の厚さを十分に形成することが難しいためである。
【００１４】
また、このように２重にシリコン窒化膜を形成するさらに他の理由は、半導体装置が製造完了した時に、ゲートパターンを含むＭＯＳトランジスタの特性を向上させるためである。半導体装置の動作特性のうち、漏れ電流関連の特性がある。ＭＯＳトランジスタの漏れ電流を最大に減らすようになると、半導体装置の動作特性が向上する。ＭＯＳトランジスタをなすゲートパターンの側壁に一定程度厚くシリコン窒化膜を配置させることにより、ＭＯＳトランジスタの漏れ電流特性が向上する。したがって、ＭＯＳトランジスタの漏れ電流特性の向上のためにゲートパターンの側壁に形成されるスペーサ用のシリコン窒化膜の厚さを十分に厚く形成している。
【００１５】
次いで、ゲートパターンをイオン注入バリアとして用いて高濃度イオン注入を行い、ソース／ドレイン領域１８、１８Ａを形成する。ここで、ソース／ドレイン領域１８Ａは、ＬＤＤ（light doped drain）領域を表している。
【００１６】
次に、ゲートパターンを含む半導体基板１１の全面に酸化膜系の層間絶縁膜１９を蒸着する。
【００１７】
ここで、層間絶縁膜１９を酸化膜系の絶縁膜で形成する。その例に、ＢＳＧ（Boro-Silicate-Glass）膜、ＢＰＳＧ（Boro-Phospho-Silicate-Glass）膜、ＰＳＧ（Phospho-Silicate-Glass）膜、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）膜、ＨＤＰ（High Density Plasma）酸化膜、ＳＯＧ（Spin On Glass）膜、またはＡＰＬ（Advanced Planarization Layer）膜などを利用し、酸化膜系以外に無機系または有機系の低誘電率膜を利用することができる。
【００１８】
次いで、ゲートパターンのゲートハードマスク膜１４の上部が露出するように、化学的機械的研磨工程または全面エッチング工程を行って層間絶縁膜１９を平坦化させる。
【００１９】
次いで、平坦化された層間絶縁膜１９上にハードマスク（図示せず）を蒸着する。
【００２０】
続いて、ハードマスク（図示せず）をエッチングマスクとして、ゲートパターン間の半導体基板１１を露出させるエッチングを行ってコンタクトホール２０を形成する。
【００２１】
以上のように説明した従来の技術に係る半導体製造方法は、次のような問題がある。
【００２２】
半導体製造技術が進展するにつれ、より多い素子を半導体装置に集積させ、それによりゲートパターンとゲートパターンとの間隔はますます減っている。しかし、ゲートパターンの側壁に配置されるスペーサは、ゲートパターンを含むトランジスタの特性低下を防ぐために一定の厚さを維持しなければならない。
【００２３】
したがって、集積度の向上によるゲートパターンの間隔が減るほどスペーサまで形成されたゲートパターンなどの間にコンタクトホールを形成するためのエッチング工程におけるマージンはますます減るようになる。
【００２４】
半導体製造工程技術のうち、８０?以下級の半導体装置を製造する場合に、ゲートスペーサの厚さを現在のように維持したまま、ゲートパターンとゲートパターンとの間に安定にコンタクトホールを形成し、コンタクトプラグを形成することは非常に難しい。
【００２５】
ゲートパターンとゲートパターンとの間に配置されるコンタクトプラグは、半導体装置に最も基本的な導電性接続部であって、この領域がろくに形成されていない状態で半導体装置が製造されると、安定的に動作することはほとんど不可能となる。
【特許文献１】特開２００３−６８８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、ゲートパターンとゲートパターンとの間に形成されるコンタクトホールのオープンマージン及びギャップフィルマージンを確保するのに適した半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２７】
そこで、上記の目的を達成するための本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、該第１の絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、前記ゲートパターンの間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の第１の絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の第３の絶縁膜を形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜及び第３の絶縁膜を選択的に除去するステップとを含む。
【００２８】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないようにするために、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００２９】
また、前記半導体装置の製造方法は、前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００３０】
また、前記半導体装置の製造方法は、前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００３１】
また、前記半導体装置の製造方法は、前記第１の絶縁膜及び第３の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００３２】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００３３】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００３４】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、５０Å〜２５０Åの厚さに形成することを特徴とする。
【００３５】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のガスを用いて形成することを特徴とする。
【００３６】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用して、前記コンタクトホールを形成することを特徴とする。
【００３７】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする。
【００３８】
また、本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンの側壁に第１のスペーサを形成するステップと、前記ゲートパターン上に第１の絶縁膜を形成するステップと、該第１の絶縁膜を選択的に除去して、前記第１のゲートパターン及び前記第２のゲートパターンの間の基板領域が露出するコンタクトホールを形成するステップと、該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記第１のスペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記第１のスペーサ上に第２のスペーサを形成させるステップとを含む。
【００３９】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００４０】
また、前記半導体装置の製造方法は、前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００４１】
また、前記半導体装置の製造方法は、前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００４２】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００４３】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００４４】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００４５】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、５０Å〜２５０Åの厚さに形成することを特徴とする。
【００４６】
また、前記半導体装置の製造方法は、前記第１のスペーサが、シリコン酸化膜とシリコン窒化膜とが積層された形状で形成されることを特徴とする。
【００４７】
また、前記半導体装置の製造方法は、前記第１のスペーサを形成する工程が、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする。
【００４８】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする。
【００４９】
また、前記半導体装置の製造方法は、前記ＣｘＦｙ系のガスが、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用することを特徴とする。
【００５０】
さらに、本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、該ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の補助絶縁膜を形成するステップと、前記ゲートスペーサ用の補助絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、前記ゲートパターン間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の補助絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記ゲートスペーサ用の補助絶縁膜上にゲートスペーサ用の第３の絶縁膜を所定の厚さに形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜、前記補助絶縁膜及び第３の絶縁膜を選択的に除去するステップとを含む。
【００５１】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００５２】
また、前記半導体装置の製造方法は、前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００５３】
また、前記半導体装置の製造方法は、前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００５４】
また、前記半導体装置の製造方法は、前記第１の絶縁膜及び第３の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００５５】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００５６】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００５７】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、５０Å〜２５０Åの厚さに形成することを特徴とする。
【００５８】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のエッチングガスを使用することを特徴とする。
【００５９】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、前記ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用して前記コンタクトホールを形成することを特徴とする。
【００６０】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする。
【００６１】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする。
【００６２】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００６３】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、５０Å〜１５０Åの範囲に形成することを特徴とする。
【００６４】
さらにまた、本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンの側壁に第１のスペーサを形成するステップと、該第１のスペーサ上に補助スペーサを形成するステップと、前記第１のゲートパターン及び第２のゲートパターンが埋め込まれるように第１の絶縁膜を形成するステップと、該第１の絶縁膜を選択的に除去して前記第１のゲートパターンと前記第２のゲートパターンとの間の基板領域を露出させるコンタクトホールを形成するステップと、該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記補助スペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記補助スペーサ上に第２のスペーサを形成させるステップとを含む。
【００６５】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記ゲートパターンが露出しないように、前記第１のゲートスペーサの厚さと前記ゲートスペースゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００６６】
また、前記半導体装置の製造方法は、前記第１のゲートパターンを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のゲートスペーサの厚さと前記ゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００６７】
また、前記半導体装置の製造方法は、前記第１の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第１の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００６８】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００６９】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００７０】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００７１】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、１２０Å〜２５０Åの厚さに形成することを特徴とする。
【００７２】
また、前記半導体装置の製造方法は、前記スペーサが、シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする。
【００７３】
また、前記半導体装置の製造方法は、前記スペーサを形成する工程が、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする。
【００７４】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする。
【００７５】
また、前記半導体装置の製造方法は、前記ＣｘＦｙ系のガスが、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用することを特徴とする。
【００７６】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする。
【００７７】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００７８】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、５０Å〜１５０Åの範囲に形成することを特徴とする。
【発明の効果】
【００７９】
本発明は、ゲートスペーサをバッファ酸化膜／ゲートスペーサ窒化膜の2重構造で形成してから、ランディングプラグコンタクトエッチングを行った後、セルスペーサ窒化膜を蒸着することにより、コンタクトホール内部の縦横比を改善して蒸着マージンを向上させることができる。
【００８０】
また、縦横比の減少により酸化膜自己整列コンタクトレシピーのオープンマージンが大きく増加するようになって、８０?以下のデバイスでも十分なオープンマージンを確保することができる。
【００８１】
なお、縦横比の減少により層間絶縁膜のギャップフィルマージンを改善できる効果を得ることができる。
【発明を実施するための最良の形態】
【００８２】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
【００８３】
（第１実施形態）
【００８４】
図２Ａないし図２Ｃは、本発明の第１実施形態に係る半導体装置の製造方法を示した工程断面図である。
【００８５】
図２Ａに示すように、半導体基板２１上にゲート絶縁膜２２、ゲート電極膜２３及びゲートハードマスク２４の順に積層されたゲートパターンを形成する。
【００８６】
ゲートパターンの形成方法は、まず、半導体基板２１上にゲート絶縁膜２２を形成する。ゲート絶縁膜２２上にゲート電極膜２３及びゲートハードマスク２４を順に蒸着する。次いで、ゲートハードマスク２４上にゲート電極をパターニングするためのフォトレジストパターン（図示せず）を形成する。フォトレジストパターンをエッチングマスクとしてゲートハードマスク２４をエッチングし、フォトレジストパターンを除去する。次に、ゲートハードマスク２４をエッチングマスクとして用いてゲート電極膜２３及びゲート絶縁膜２２を一度のエッチング工程でパターニングする。
【００８７】
次いで、ゲートパターンをイオン注入バリアとし、高濃度イオン注入を行って、ソース／ドレイン領域２８を形成する。
【００８８】
続いて、ゲートパターンを含む全面にゲートパターンの側壁スペーサとして使用されるバッファ酸化膜２５とゲートスペーサ用の窒化膜２６とをゲートパターンの形状に沿って順に蒸着する。
【００８９】
この時、ゲートスペーサ用の窒化膜２６の場合、後続工程におけるエッチング停止膜の役割と、下端のＬＤＤ領域２８Ａの形成を考慮して厚さを決める。ここでは、５０Å〜２５０Åの厚さ範囲に形成し、特に、８０〜１２０Åにすることが好ましい。
【００９０】
次に、ゲートパターンをイオン注入バリアとし、ＬＤＤイオン注入を行って、ＬＤＤ領域２８Ａを形成する。
【００９１】
次いで、ゲートパターンが埋め込まれるように、酸化膜系の層間絶縁膜２９を蒸着する。層間絶縁膜２９は、酸化膜系の絶縁膜を利用する。例えば、ＢＳＧ（Boro-Silicate-Glass）膜、ＢＰＳＧ（Boro-Phospho-Silicate-Glass）膜、ＰＳＧ（Phospho-Silicate-Glass）膜、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）膜、ＨＤＰ（High Density Plasma）酸化膜、ＳＯＧ（Spin On Glass）膜、またはＡＰＬ（Advanced Planarization Layer）膜などを利用し、酸化膜系以外に無機系または有機系の低誘電率膜を利用することができる。
【００９２】
次に、層間絶縁膜２９上にゲートパターンとゲートパターンとの間にコンタクトホールを形成するためのマスクパターンとしてフォトレジストパターン（図示せず）を形成する。この時、形成されるコンタクトホールは、セルフアラインコンタクトホールの形状で形成されるため、フォトレジストパターンが形成されるコンタクトホールよりさらに大きい幅を有して形成される。
【００９３】
次いで、フォトレジストパターンをエッチングバリアとして用い、層間絶縁膜２９を選択的に除去して、コンタクトホール３１を形成する。層間絶縁膜２９のエッチングは、酸化膜（oxide）と窒化膜（nitride）の選択比が発生する特徴を利用するが、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のようなＣｘＦｙ系のケミカルをエッチングガスとして使用してエッチングを行う。この時、ゲートパターン上に形成されたゲートスペーサ用の窒化膜２６がエッチング停止膜の役割をするようになる。図示したように、ゲートパターン上に形成されたゲートスペーサ用の窒化膜がコンタクトホール工程後に一部露出している。フォトレジストパターンがコンタクトホール３１よりさらに大きい幅を有して形成されても、エッチング停止膜の役割をするゲートパターン上に形成されたゲートスペーサ用の窒化膜２６により、所望の幅のコンタクトホールを形成できるようになる。
【００９４】
ここで、ゲートスペーサ窒化膜２６が、一度の工程で１つの膜から形成された状態でコンタクトホール形成工程を行うため、ゲートパターンとゲートパターンとの間の間隔が実質的にさらに広い状態でコンタクトホール形成工程を行うこととなる。したがって、より余裕のあるマージンを有して工程を行うことができる。すなわち、従来の技術よりゲートパターン間の間隔は、ゲートスペーサ用の窒化膜の厚さの２倍だけ増加するようになる。
【００９５】
ここで、第１の窒化膜上に補助窒化膜（図示せず）を形成する工程を追加することができる。この時、追加される補助窒化膜は、第１の窒化膜や後続工程で第１の窒化膜上に形成される第２の窒化膜よりは薄く形成する。その範囲は、５０Å〜１５０Åの範囲が好ましい。この時、補助窒化膜は、層間絶縁膜２９としてＢＰＳＧ膜などを使用する場合、ソース／ドレインに注入された不純物、例えば、ホウ素（Boron）等が熱工程等により基板２１内に拡散することを防止する役割を強化するために形成した膜である。
【００９６】
図２Ｂに示すように、コンタクトホールの形状に沿ってゲートスペーサ用の第２の窒化膜３０を蒸着する。
【００９７】
ここで、ゲートスペーサ用の第２の窒化膜３０の厚さを決める最初の基準は、エッチングバリアとして使用されてから残っているゲートスペーサ用の第１の窒化膜２６の厚さとゲートスペーサ用の第２の窒化膜３０の厚さとを合せた厚さが、後続コンタクトプラグ工程でゲートパターンが露出しないような程度を考慮して決められる。
【００９８】
また、ゲートスペーサ用の第２の窒化膜３０の厚さを決める２番目の基準は、エッチングバリアとして使用されてから残っているゲートスペーサ用の第１の窒化膜２６の厚さとゲートスペーサ用の第２の窒化膜３０の厚さとを合せた厚さが、ゲートパターンが含まれるＭＯＳトランジスタの漏れ電流特性に応じて、その厚さが決められる。上記の２種類の場合を適切に考慮して、ゲートスペーサ用の第２の窒化膜３０の厚さを決めればよい。
【００９９】
次いで、図２Ｃに示すように、エッチング工程を行ってコンタクトホールの底にあるゲートスペーサ用の第１の窒化膜２６と第２の窒化膜３０とバッファ酸化膜２５を除去する。したがって、ゲートパターンの側壁にはゲートスペーサ用の第２の窒化膜３０Ａ／ゲートスペーサ用の窒化膜２６Ａ／バッファ酸化膜２５Ａから形成されたゲートスペーサが完成する。その後、第２のコンタクトホール３２をオープンする。
【０１００】
以上から説明したように、まず、ゲートパターンのスペーサを酸化膜／窒化膜の２重構造で形成し、ゲートパターン間のコンタクトホールを形成した後、スペーサ窒化膜を形成することによって、コンタクトホールを形成する時、ゲートパターン間の間隔が増加するようになる。これは、コンタクトホール内部の縦横比が大幅改善されて後続工程がより容易に行えるようにする。
【０１０１】
すなわち、ゲートパターン間のコンタクトホールにおける縦横比の減少によりゲートパターン間のコンタクトホールのオープンマージンが大きく増加するようになる。また、縦横比の減少によりゲートパターン間のコンタクトホールを層間絶縁膜で埋め込む時にもギャップフィルマージンが増加する。
【０１０２】
これは、本発明によって８０?以下級の半導体工程技術の半導体装置でも十分にゲートパターン間のコンタクトホールを安定に形成できるようになることを意味する。
【０１０３】
本発明は、半導体装置の種類と関係なく、ゲートパターンの側壁スペーサとして、シリコン酸化膜／シリコン窒化膜が積層された形状のスペーサを使用するあらゆる半導体装置に採用可能である。
【０１０４】
（第２実施形態）
【０１０５】
図３Ａないし図３Ｅは、本発明の好ましい第２実施形態に係る半導体装置の
【０１０６】
製造方法を示す図である。ここで、図３Ａないし図３Ｅに示された参照符号のうち、互いに同じ参照符号は同じ機能を行う同一要素である。
【０１０７】
図３Ａに示すように、第２の実施形態に係る半導体装置の製造方法は、素子分離膜（図示せず）とウェル（図示せず）などが形成された半導体基板１１０上にゲート絶縁膜１１１、ゲート電極層１１２及びゲートハードマスク１１３が積層されたゲートパターン１１４を形成する。この時、ゲート絶縁膜１１１は、シリコン酸化膜などの通常の酸化膜系の物質を利用する。ゲート電極層１１２は、導電性ポリシリコン、タングステン（Ｗ）、タングステン窒化膜（ＷＮ）及びタングステンシリサイド（ＷＳｉｘ）（ｘは、自然数）の中から選択されたいずれか１つの物質またはこれらの組合せ形態を利用して形成する。また、ゲートハードマスク１１３は、後続工程でゲートパターンとゲートパターンとの間にコンタクトプラグを形成するためのエッチング工程時、ゲート電極層を保護するための膜である。
【０１０８】
したがって、ゲートパターンとゲートパターンとの間にコンタクトプラグを形成するために、窒化膜のエッチング選択性と異なる物質を使用する。
【０１０９】
例えば、絶縁膜として酸化膜系を使用する場合には、ゲートハードマスク１１３には、シリコン窒化膜（ＳｉＮ）またはシリコン酸化窒化膜（ＳｉＯＮ）などの窒化膜系の物質を使用する。また、絶縁膜としてポリマー系の低誘電膜を使用する場合には、ゲートハードマスク１１３には、酸化膜系の物質を使用する。
【０１１０】
次いで、イオン注入工程を行ってゲートパターンとゲートパターンとの間に隣接する基板領域にソース／ドレイン接合領域（図示せず）を形成する。
【０１１１】
次に、ゲートパターン１１４を含む全体構造上部の段差に沿って選択的酸化膜（図示せず）とバッファ酸化膜１１５とを形成する。次いで、バッファ酸化膜１１５上部の段差に沿ってゲートスペーサ用の第１の窒化膜１１６を蒸着する。この時、ゲートスペーサ用の第１の窒化膜１１６は、５０Åないし２５０Åの厚さの範囲に蒸着し、特に、１２０Å〜２５０Åの範囲に形成することが好ましい。
【０１１２】
次いで、ゲートスペーサ用の第１の窒化膜１１６上にフォトレジスト（図示せず）を塗布した後、フォトマスク（図示せず）を利用した露光及び現像工程を行って、フォトレジストパターン１１７を形成する。
【０１１３】
続いて、フォトレジストパターン１１７をエッチングマスクとして用いたエッチング工程１１８を行って、ゲートパターン１１４とゲートパターンとの間の第１の窒化膜１１６及びバッファ酸化膜１１５を除去する。その結果、ゲートパターン１１４間の基板１１０を露出させる領域１１９が形成される。前述したように、露出する基板領域には、ソース／ドレイン接合領域が形成されている。ここで、エッチング工程１１８は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを選択して行う。
【０１１４】
ここで、第１の窒化膜１１５上に補助窒化膜（図示せず）を形成する工程を追加することができる。この時、追加される補助窒化膜は、第１の窒化膜１１５や後続工程で第１の窒化膜１１５上に形成される窒化膜よりは薄く形成する。その範囲は、５０Å〜１５０Åの範囲に形成し、特に、８０Å〜１２０Åが好ましい。この時、補助窒化膜は、後続工程で形成される層間絶縁膜としてＢＰＳＧ膜などを使用する場合、ソース／ドレインに注入された不純物、例えば、ホウ素（Boron）等が熱工程等により基板１１０内に拡散することを防止する役割を強化するために形成した膜である。すなわち、ここで、補助窒化膜が補助スペーサの役割をするようになる。
【０１１５】
続けて、図３Ｂに示すように、ストリップ工程を行って、フォトレジストパターン１１７を除去する。次いで、ゲートパターン１１４が埋め込まれるように、層間絶縁膜１２０を蒸着する。ここでは、層間絶縁膜１２０は、シリコン酸化膜系の物質で形成する。例えば、層間絶縁膜１２０は、ＨＤＰ（High Density Plasma）酸化膜、ＢＰＳＧ（Boro Phosphorus Silicate Glass）膜、ＰＳＧ（Phosphorus Silicate Glass）膜、ＰＥＴＥＯＳ（Plasma Enhanced Tetra Ethyle Ortho Silicate）膜、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）膜、ＵＳＧ（Un-doped Silicate Glass）膜、ＦＳＧ（Fluorinated Silicate Glass）膜、ＣＤＯ（Carbon Doped Oxide）膜及びＯＳＧ（Organic Silicate Glass）膜、またはこれらが積層された積層膜のうち、少なくとも１つを選択して形成する。
【０１１６】
次いで、図３Ｃに示すように、層間絶縁膜１２０上にフォトレジスト（図示せず）を塗布する。フォトマスク（図示せず）を用いた露光及び現像工程を行って、フォトレジストパターン１２１を形成する。
【０１１７】
次に、フォトレジストパターン１２１をエッチングマスクとして用い、エッチング工程１２２を行って、ゲートパターンとゲートパターンとの間に基板が露出するように層間絶縁膜１２０をエッチングする。その結果、ゲートパターン１１４間の基板１１０に形成されたソース／ドレイン接合領域（図示せず）を露出させるコンタクトホール１２３を形成する。ここで、エッチング工程１２２は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いて行う。望ましくは、ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用して前記コンタクトホールを形成する。この工程において、第１の絶縁膜がゲートパターンを保護する役割をするようになる。
【０１１８】
また、ここでのエッチング工程１２２は、ハードマスクパターンを利用することもできる。例えば、フォトレジストパターンを通して窒化膜、アモルファスカーボン及びポリシリコンのうち、いずれか１つからなるハードマスクパターン（図示せず）を形成し、ストリップ工程を通してフォトレジストパターンを除去し、残留するハードマスクパターンをエッチングマスクとして用いたエッチング工程を行うようになる。
【０１１９】
次いで、図３Ｄに示すように、ストリップ工程を行ってフォトレジストパターン１２１を除去する。コンタクトホール１２３を含む層間絶縁膜１２０上部の段差に沿ってゲートスペーサ用の第２の窒化膜１２５を蒸着する。次いで、ＣＭＰ（Chemical Mechanical Polishing）工程を行って第２の窒化膜１２５がコンタクトホールの内部のみに残るようにする。これにより、コンタクトホール１２３の内壁に沿って第２の窒化膜１２５が形成される。
【０１２０】
ここで、ゲートスペーサ用の第２の窒化膜を形成する所定の厚さを決める最初の基準には、ゲートスペーサ用の第１の窒化膜１１６の残留厚さとゲートスペーサ用の第２の窒化膜１２５の厚さとを合せた厚さが、後続コンタクトプラグ工程でゲートパターン１１４が露出しないように、その厚さが決められる。また、ゲートスペーサ用の第２の窒化膜を形成する所定の厚さを決める２番目の基準は、残っているゲートスペーサ用の第１の窒化膜の厚さと前記ゲートスペーサ用の第２の窒化膜の厚さとを合せた厚さが、ゲートパターン１１４を含むＭＯＳトランジスタの漏れ電流特性に応じて、その厚さが決められる。ゲートスペーサ用の第２の窒化膜の厚さは、上記の２種類の基準を考慮して適切に決められる。
【０１２１】
次いで、図３Ｅに示すように、エッチバック（etch back）工程を行って、コンタクトホールの底にあるゲートスペーサ用の第２の窒化膜１２５を除去する。これにより、ゲートパターンなどの間の基板領域を露出させるコンタクトホール１２７が形成される。次いで、図示しないが、コンタクトホール１２７が埋め込まれるように、導電物質を埋め込んでコンタクトプラグを形成する。
【０１２２】
図４は、本発明の好ましい実施形態に係るランディングプラグコンタクト形成工程によって形成されたコンタクトホールの面積を示した電子顕微鏡写真である。
【０１２３】
図４に示すように、本発明の好ましい実施形態によって最終的に形成されるコンタクトホール（Ｗ２）は、５３?であって、前述した従来の技術における最終コンタクトホールの２４?より２９?が増加されることがわかる。これにより、コンタクトホールの縦横比もまた増加される。上述した従来の技術におけるコンタクトホールの内部縦横比は、１６．３：１に達するに対して、本発明の好ましい実施形態におけるコンタクトホールの内部縦横比は、８．６：１となる。
【０１２４】
本発明の好ましい実施形態によれば、スペーサ用の第１の窒化膜を蒸着した後、ソース／ドレイン接合領域を露出させるコンタクトホールを形成する。次いで、コンタクトホールが埋め込まれる層間絶縁膜を蒸着する。これにより、コンタクトホールの形成のためのマージンが増加されて、コンタクトホールが同じ工程技術においても従来よりさらに広く形成される。これは、層間絶縁膜のギャップフィルマージンが確保されることを意味する。
【０１２５】
すなわち、前述した従来の技術では、ゲートパターンが形成された全体構造上にゲートスペーサ用の第１の窒化膜及びゲートスペーサ用の第２の窒化膜などを蒸着した後、層間絶縁膜を蒸着した。それにより、ゲートパターン間の間隔が十分でなく、層間絶縁膜のギャップフィルマージンが減少した。しかし、本発明の好ましい実施形態では、ゲートスペーサ用の第１の窒化膜だけをまず蒸着した後、層間絶縁膜を蒸着する。これにより、ゲートパターン間の間隔が相対的に広くなって、層間絶縁膜のギャップフィルマージンを確保できるようになり、コンタクトホール内部の縦横比を減少させ得るということを意味する。したがって、コンタクトノットオープン現象が発生しやすいという問題点を解決できる。
【０１２６】
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【０１２７】
【図１】従来の技術に係る半導体装置の製造方法を示した断面図である。
【図２Ａ】本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図２Ｂ】本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図２Ｃ】本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ａ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｂ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｃ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｄ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｅ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図４】本発明の好ましい第２の実施形態に係るランディングプラグコンタクト形成工程によって形成されたコンタクトホールの面積を示したＳＥＭ写真である。
【符号の説明】
【０１２８】
２１ 半導体基板
２２ ゲート絶縁膜
２３ ゲート電極膜
２４ ゲートハードマスク窒化膜
２５ ゲート側壁スペーサ用のバッファ酸化膜
２６ ゲートスペーサ用の第１の窒化膜
２８ ソース／ドレイン領域
２８Ａ ＬＤＤ領域
２９ 層間絶縁膜
３０ ゲートスペーサ用の第２の窒化膜
３１ コンタクトホール
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に、半導体装置のゲートパターンなどの間に形成されるコンタクトプラグの製造方法に関する。
【背景技術】
【０００２】
半導体工程技術が進展しながら、ウェーハ上で１つのパターンを形成するためのパターニング工程技術がますます発達している。最近のパターニング工程技術は、ウェーハ上で１つのパターンを８０?以下までもパターニングできる程度に開発された。８０?以下までパターニングできる半導体工程技術では、コンタクトプラグを形成する領域が問題となっている。特に、半導体装置のトランジスタを構成するゲートパターンとゲートパターンとの間に配置されるコンタクトプラグを安定に形成することが非常に難しくなっている。
【０００３】
半導体装置のゲートパターンは、ゲート絶縁膜／ゲート電極膜／ゲートハードマスク膜が積層された状態で側壁に側壁スペーサが配置された形態で構成される。この時、側壁スペーサは、ゲート電極膜と隣接した導電性膜と電気的に絶縁されるようにする。また、側壁スペーサは、コンタクトプラグを形成するためのコンタクトホールを形成する過程でエッチング停止膜の役割も果たすようになる。
【０００４】
半導体技術が発達するにつれて、より多い素子を１つの半導体装置に集積させることとなる。したがって、半導体装置を構成する各パターンの大きさは、ますます小さくなる。特に、ゲートパターン自体の大きさも小さくなり、ゲートパターンなどの間隔もさらに小さくなる。しかし、ゲートパターンの側壁絶縁膜の厚さは、一定の厚さ以上を確保してこそ、前述した絶縁効果及びエッチング停止膜の役割を果たすことができるようになる。
【０００５】
したがって、ゲートパターンとパターンとの間隔が減るようになるにしたがって、ゲート側壁絶縁膜の厚さを一定に維持した状態でゲートパターン間にコンタクトプラグを安定に形成することが非常に難しくなり、問題を引き起こしている。例えば、現在、８０?の半導体工程技術として製造されたデバイスにおけるゲートパターン側壁絶縁膜は、約２８０Å〜３００Åの幅でほとんど一定な厚さであることが要求されているのに対して、ゲート間の間隔は持続的に減少していることが実情である。
【０００６】
ゲートパターン間の空間（Spacing）の減少は、ゲートパターンの間に配置されるコンタクトプラグのためのコンタクトホール内部の縦横比（Aspect Ratio）の増加を引き起こすこととなる。これは、後続工程でコンタクトホールに層間絶縁膜を埋め込む時に、コンタクトホール内部に層間絶縁膜を完全に埋め込むことが難しくなる原因となる。
【０００７】
図１は、従来の技術に係る半導体装置の製造方法を示した断面図である。
【０００８】
図１に示すように、従来の技術に係る半導体装置の製造方法は、まず、半導体基板１１上にゲート絶縁膜１２、ゲート電極膜１３及びゲートハードマスク１４の順に積層されたゲートパターンを形成する。
【０００９】
次に、ゲートパターンの形成方法を詳細に説明する。
【００１０】
まず、半導体基板１１上にゲート絶縁膜１２を形成する。ゲート絶縁膜１２上にゲート電極膜１３及びゲートハードマスク１４を順に形成する。次いで、ゲートハードマスク１４上にゲートパターンを形成するためのフォトレジストパターン（図示せず）を形成する。フォトレジストパターンをエッチングマスクとしてゲートハードマスク１４をエッチングした後、フォトレジストパターンを除去する。次いで、ゲートハードマスク１４をエッチングマスクとしてゲート電極膜１３及びゲート絶縁膜１２を１つの工程によりパターニングする。
【００１１】
続いて、ゲート絶縁膜１２／ゲート電極膜１３／ゲートハードマスク１４として積層されたゲートパターンの形状に沿って、バッファ用酸化膜１５を形成する。バッファ用酸化膜１５の上部に第１のゲートスペーサ用のシリコン窒化膜１６を形成する。次に、第２のゲートスペーサ用のシリコン窒化膜１７を形成する。
【００１２】
次いで、ゲートパターンの側壁にだけスペーサが残るように、バッファ用酸化膜１５、第１のゲートスペーサ用のシリコン窒化膜１６及び第２のゲートスペーサ用のシリコン窒化膜１７をドライエッチング工程を通して選択的に除去する。
【００１３】
ここで、スペーサは、ゲートパターンの電極膜が隣接する導電膜と絶縁されるようにする役割を果たす。具体的に、窒化膜は、ゲートパターンとゲートパターンとの間に形成されるコンタクトプラグのためのコンタクトホールを形成する工程でゲートパターンを保護するための膜である。すなわち、ゲートパターンとゲートパターンとの間に埋め込まれる絶縁膜を除去するコンタクトホールエッチング工程においてエッチングバリアの役割をする。ここで、スペーサ用のシリコン窒化膜を２重に形成してパターニングする理由は、シリコン窒化膜の形成工程の特性上、一度に所望の厚さを十分に形成することが難しいためである。
【００１４】
また、このように２重にシリコン窒化膜を形成するさらに他の理由は、半導体装置が製造完了した時に、ゲートパターンを含むＭＯＳトランジスタの特性を向上させるためである。半導体装置の動作特性のうち、漏れ電流関連の特性がある。ＭＯＳトランジスタの漏れ電流を最大に減らすようになると、半導体装置の動作特性が向上する。ＭＯＳトランジスタをなすゲートパターンの側壁に一定程度厚くシリコン窒化膜を配置させることにより、ＭＯＳトランジスタの漏れ電流特性が向上する。したがって、ＭＯＳトランジスタの漏れ電流特性の向上のためにゲートパターンの側壁に形成されるスペーサ用のシリコン窒化膜の厚さを十分に厚く形成している。
【００１５】
次いで、ゲートパターンをイオン注入バリアとして用いて高濃度イオン注入を行い、ソース／ドレイン領域１８、１８Ａを形成する。ここで、ソース／ドレイン領域１８Ａは、ＬＤＤ（light doped drain）領域を表している。
【００１６】
次に、ゲートパターンを含む半導体基板１１の全面に酸化膜系の層間絶縁膜１９を蒸着する。
【００１７】
ここで、層間絶縁膜１９を酸化膜系の絶縁膜で形成する。その例に、ＢＳＧ（Boro-Silicate-Glass）膜、ＢＰＳＧ（Boro-Phospho-Silicate-Glass）膜、ＰＳＧ（Phospho-Silicate-Glass）膜、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）膜、ＨＤＰ（High Density Plasma）酸化膜、ＳＯＧ（Spin On Glass）膜、またはＡＰＬ（Advanced Planarization Layer）膜などを利用し、酸化膜系以外に無機系または有機系の低誘電率膜を利用することができる。
【００１８】
次いで、ゲートパターンのゲートハードマスク膜１４の上部が露出するように、化学的機械的研磨工程または全面エッチング工程を行って層間絶縁膜１９を平坦化させる。
【００１９】
次いで、平坦化された層間絶縁膜１９上にハードマスク（図示せず）を蒸着する。
【００２０】
続いて、ハードマスク（図示せず）をエッチングマスクとして、ゲートパターン間の半導体基板１１を露出させるエッチングを行ってコンタクトホール２０を形成する。
【００２１】
以上のように説明した従来の技術に係る半導体製造方法は、次のような問題がある。
【００２２】
半導体製造技術が進展するにつれ、より多い素子を半導体装置に集積させ、それによりゲートパターンとゲートパターンとの間隔はますます減っている。しかし、ゲートパターンの側壁に配置されるスペーサは、ゲートパターンを含むトランジスタの特性低下を防ぐために一定の厚さを維持しなければならない。
【００２３】
したがって、集積度の向上によるゲートパターンの間隔が減るほどスペーサまで形成されたゲートパターンなどの間にコンタクトホールを形成するためのエッチング工程におけるマージンはますます減るようになる。
【００２４】
半導体製造工程技術のうち、８０?以下級の半導体装置を製造する場合に、ゲートスペーサの厚さを現在のように維持したまま、ゲートパターンとゲートパターンとの間に安定にコンタクトホールを形成し、コンタクトプラグを形成することは非常に難しい。
【００２５】
ゲートパターンとゲートパターンとの間に配置されるコンタクトプラグは、半導体装置に最も基本的な導電性接続部であって、この領域がろくに形成されていない状態で半導体装置が製造されると、安定的に動作することはほとんど不可能となる。
【特許文献１】特開２００３−６８８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、ゲートパターンとゲートパターンとの間に形成されるコンタクトホールのオープンマージン及びギャップフィルマージンを確保するのに適した半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２７】
そこで、上記の目的を達成するための本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、該第１の絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、前記ゲートパターンの間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の第１の絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の第３の絶縁膜を形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜及び第３の絶縁膜を選択的に除去するステップとを含む。
【００２８】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないようにするために、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００２９】
また、前記半導体装置の製造方法は、前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００３０】
また、前記半導体装置の製造方法は、前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００３１】
また、前記半導体装置の製造方法は、前記第１の絶縁膜及び第３の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００３２】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００３３】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００３４】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、５０Å〜２５０Åの厚さに形成することを特徴とする。
【００３５】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のガスを用いて形成することを特徴とする。
【００３６】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用して、前記コンタクトホールを形成することを特徴とする。
【００３７】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする。
【００３８】
また、本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンの側壁に第１のスペーサを形成するステップと、前記ゲートパターン上に第１の絶縁膜を形成するステップと、該第１の絶縁膜を選択的に除去して、前記第１のゲートパターン及び前記第２のゲートパターンの間の基板領域が露出するコンタクトホールを形成するステップと、該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記第１のスペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記第１のスペーサ上に第２のスペーサを形成させるステップとを含む。
【００３９】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００４０】
また、前記半導体装置の製造方法は、前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００４１】
また、前記半導体装置の製造方法は、前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００４２】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００４３】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００４４】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００４５】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、５０Å〜２５０Åの厚さに形成することを特徴とする。
【００４６】
また、前記半導体装置の製造方法は、前記第１のスペーサが、シリコン酸化膜とシリコン窒化膜とが積層された形状で形成されることを特徴とする。
【００４７】
また、前記半導体装置の製造方法は、前記第１のスペーサを形成する工程が、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする。
【００４８】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする。
【００４９】
また、前記半導体装置の製造方法は、前記ＣｘＦｙ系のガスが、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用することを特徴とする。
【００５０】
さらに、本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、該ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の補助絶縁膜を形成するステップと、前記ゲートスペーサ用の補助絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、前記ゲートパターン間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の補助絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記ゲートスペーサ用の補助絶縁膜上にゲートスペーサ用の第３の絶縁膜を所定の厚さに形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜、前記補助絶縁膜及び第３の絶縁膜を選択的に除去するステップとを含む。
【００５１】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００５２】
また、前記半導体装置の製造方法は、前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００５３】
また、前記半導体装置の製造方法は、前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００５４】
また、前記半導体装置の製造方法は、前記第１の絶縁膜及び第３の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００５５】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００５６】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００５７】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、５０Å〜２５０Åの厚さに形成することを特徴とする。
【００５８】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のエッチングガスを使用することを特徴とする。
【００５９】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、前記ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用して前記コンタクトホールを形成することを特徴とする。
【００６０】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする。
【００６１】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする。
【００６２】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００６３】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、５０Å〜１５０Åの範囲に形成することを特徴とする。
【００６４】
さらにまた、本発明の半導体装置の製造方法は、基板上に、少なくとも２個以上のゲートパターンを形成するステップと、該ゲートパターンの側壁に第１のスペーサを形成するステップと、該第１のスペーサ上に補助スペーサを形成するステップと、前記第１のゲートパターン及び第２のゲートパターンが埋め込まれるように第１の絶縁膜を形成するステップと、該第１の絶縁膜を選択的に除去して前記第１のゲートパターンと前記第２のゲートパターンとの間の基板領域を露出させるコンタクトホールを形成するステップと、該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記補助スペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記補助スペーサ上に第２のスペーサを形成させるステップとを含む。
【００６５】
また、前記半導体装置の製造方法は、後続コンタクトプラグ工程において前記ゲートパターンが露出しないように、前記第１のゲートスペーサの厚さと前記ゲートスペースゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００６６】
また、前記半導体装置の製造方法は、前記第１のゲートパターンを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のゲートスペーサの厚さと前記ゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする。
【００６７】
また、前記半導体装置の製造方法は、前記第１の絶縁膜を選択的に除去してコンタクトホールを形成する工程が、前記第１の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップとを含むことを特徴とする。
【００６８】
また、前記半導体装置の製造方法は、前記第２の絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００６９】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、シリコン酸化膜系で形成することを特徴とする。
【００７０】
また、前記半導体装置の製造方法は、前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする。
【００７１】
また、前記半導体装置の製造方法は、前記第１の絶縁膜が、１２０Å〜２５０Åの厚さに形成することを特徴とする。
【００７２】
また、前記半導体装置の製造方法は、前記スペーサが、シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする。
【００７３】
また、前記半導体装置の製造方法は、前記スペーサを形成する工程が、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする。
【００７４】
また、前記半導体装置の製造方法は、前記コンタクトホールを形成するステップが、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする。
【００７５】
また、前記半導体装置の製造方法は、前記ＣｘＦｙ系のガスが、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用することを特徴とする。
【００７６】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする。
【００７７】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、シリコン窒化膜系で形成することを特徴とする。
【００７８】
また、前記半導体装置の製造方法は、前記ゲートスペーサ用の補助絶縁膜が、５０Å〜１５０Åの範囲に形成することを特徴とする。
【発明の効果】
【００７９】
本発明は、ゲートスペーサをバッファ酸化膜／ゲートスペーサ窒化膜の2重構造で形成してから、ランディングプラグコンタクトエッチングを行った後、セルスペーサ窒化膜を蒸着することにより、コンタクトホール内部の縦横比を改善して蒸着マージンを向上させることができる。
【００８０】
また、縦横比の減少により酸化膜自己整列コンタクトレシピーのオープンマージンが大きく増加するようになって、８０?以下のデバイスでも十分なオープンマージンを確保することができる。
【００８１】
なお、縦横比の減少により層間絶縁膜のギャップフィルマージンを改善できる効果を得ることができる。
【発明を実施するための最良の形態】
【００８２】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
【００８３】
（第１実施形態）
【００８４】
図２Ａないし図２Ｃは、本発明の第１実施形態に係る半導体装置の製造方法を示した工程断面図である。
【００８５】
図２Ａに示すように、半導体基板２１上にゲート絶縁膜２２、ゲート電極膜２３及びゲートハードマスク２４の順に積層されたゲートパターンを形成する。
【００８６】
ゲートパターンの形成方法は、まず、半導体基板２１上にゲート絶縁膜２２を形成する。ゲート絶縁膜２２上にゲート電極膜２３及びゲートハードマスク２４を順に蒸着する。次いで、ゲートハードマスク２４上にゲート電極をパターニングするためのフォトレジストパターン（図示せず）を形成する。フォトレジストパターンをエッチングマスクとしてゲートハードマスク２４をエッチングし、フォトレジストパターンを除去する。次に、ゲートハードマスク２４をエッチングマスクとして用いてゲート電極膜２３及びゲート絶縁膜２２を一度のエッチング工程でパターニングする。
【００８７】
次いで、ゲートパターンをイオン注入バリアとし、高濃度イオン注入を行って、ソース／ドレイン領域２８を形成する。
【００８８】
続いて、ゲートパターンを含む全面にゲートパターンの側壁スペーサとして使用されるバッファ酸化膜２５とゲートスペーサ用の窒化膜２６とをゲートパターンの形状に沿って順に蒸着する。
【００８９】
この時、ゲートスペーサ用の窒化膜２６の場合、後続工程におけるエッチング停止膜の役割と、下端のＬＤＤ領域２８Ａの形成を考慮して厚さを決める。ここでは、５０Å〜２５０Åの厚さ範囲に形成し、特に、８０〜１２０Åにすることが好ましい。
【００９０】
次に、ゲートパターンをイオン注入バリアとし、ＬＤＤイオン注入を行って、ＬＤＤ領域２８Ａを形成する。
【００９１】
次いで、ゲートパターンが埋め込まれるように、酸化膜系の層間絶縁膜２９を蒸着する。層間絶縁膜２９は、酸化膜系の絶縁膜を利用する。例えば、ＢＳＧ（Boro-Silicate-Glass）膜、ＢＰＳＧ（Boro-Phospho-Silicate-Glass）膜、ＰＳＧ（Phospho-Silicate-Glass）膜、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）膜、ＨＤＰ（High Density Plasma）酸化膜、ＳＯＧ（Spin On Glass）膜、またはＡＰＬ（Advanced Planarization Layer）膜などを利用し、酸化膜系以外に無機系または有機系の低誘電率膜を利用することができる。
【００９２】
次に、層間絶縁膜２９上にゲートパターンとゲートパターンとの間にコンタクトホールを形成するためのマスクパターンとしてフォトレジストパターン（図示せず）を形成する。この時、形成されるコンタクトホールは、セルフアラインコンタクトホールの形状で形成されるため、フォトレジストパターンが形成されるコンタクトホールよりさらに大きい幅を有して形成される。
【００９３】
次いで、フォトレジストパターンをエッチングバリアとして用い、層間絶縁膜２９を選択的に除去して、コンタクトホール３１を形成する。層間絶縁膜２９のエッチングは、酸化膜（oxide）と窒化膜（nitride）の選択比が発生する特徴を利用するが、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のようなＣｘＦｙ系のケミカルをエッチングガスとして使用してエッチングを行う。この時、ゲートパターン上に形成されたゲートスペーサ用の窒化膜２６がエッチング停止膜の役割をするようになる。図示したように、ゲートパターン上に形成されたゲートスペーサ用の窒化膜がコンタクトホール工程後に一部露出している。フォトレジストパターンがコンタクトホール３１よりさらに大きい幅を有して形成されても、エッチング停止膜の役割をするゲートパターン上に形成されたゲートスペーサ用の窒化膜２６により、所望の幅のコンタクトホールを形成できるようになる。
【００９４】
ここで、ゲートスペーサ窒化膜２６が、一度の工程で１つの膜から形成された状態でコンタクトホール形成工程を行うため、ゲートパターンとゲートパターンとの間の間隔が実質的にさらに広い状態でコンタクトホール形成工程を行うこととなる。したがって、より余裕のあるマージンを有して工程を行うことができる。すなわち、従来の技術よりゲートパターン間の間隔は、ゲートスペーサ用の窒化膜の厚さの２倍だけ増加するようになる。
【００９５】
ここで、第１の窒化膜上に補助窒化膜（図示せず）を形成する工程を追加することができる。この時、追加される補助窒化膜は、第１の窒化膜や後続工程で第１の窒化膜上に形成される第２の窒化膜よりは薄く形成する。その範囲は、５０Å〜１５０Åの範囲が好ましい。この時、補助窒化膜は、層間絶縁膜２９としてＢＰＳＧ膜などを使用する場合、ソース／ドレインに注入された不純物、例えば、ホウ素（Boron）等が熱工程等により基板２１内に拡散することを防止する役割を強化するために形成した膜である。
【００９６】
図２Ｂに示すように、コンタクトホールの形状に沿ってゲートスペーサ用の第２の窒化膜３０を蒸着する。
【００９７】
ここで、ゲートスペーサ用の第２の窒化膜３０の厚さを決める最初の基準は、エッチングバリアとして使用されてから残っているゲートスペーサ用の第１の窒化膜２６の厚さとゲートスペーサ用の第２の窒化膜３０の厚さとを合せた厚さが、後続コンタクトプラグ工程でゲートパターンが露出しないような程度を考慮して決められる。
【００９８】
また、ゲートスペーサ用の第２の窒化膜３０の厚さを決める２番目の基準は、エッチングバリアとして使用されてから残っているゲートスペーサ用の第１の窒化膜２６の厚さとゲートスペーサ用の第２の窒化膜３０の厚さとを合せた厚さが、ゲートパターンが含まれるＭＯＳトランジスタの漏れ電流特性に応じて、その厚さが決められる。上記の２種類の場合を適切に考慮して、ゲートスペーサ用の第２の窒化膜３０の厚さを決めればよい。
【００９９】
次いで、図２Ｃに示すように、エッチング工程を行ってコンタクトホールの底にあるゲートスペーサ用の第１の窒化膜２６と第２の窒化膜３０とバッファ酸化膜２５を除去する。したがって、ゲートパターンの側壁にはゲートスペーサ用の第２の窒化膜３０Ａ／ゲートスペーサ用の窒化膜２６Ａ／バッファ酸化膜２５Ａから形成されたゲートスペーサが完成する。その後、第２のコンタクトホール３２をオープンする。
【０１００】
以上から説明したように、まず、ゲートパターンのスペーサを酸化膜／窒化膜の２重構造で形成し、ゲートパターン間のコンタクトホールを形成した後、スペーサ窒化膜を形成することによって、コンタクトホールを形成する時、ゲートパターン間の間隔が増加するようになる。これは、コンタクトホール内部の縦横比が大幅改善されて後続工程がより容易に行えるようにする。
【０１０１】
すなわち、ゲートパターン間のコンタクトホールにおける縦横比の減少によりゲートパターン間のコンタクトホールのオープンマージンが大きく増加するようになる。また、縦横比の減少によりゲートパターン間のコンタクトホールを層間絶縁膜で埋め込む時にもギャップフィルマージンが増加する。
【０１０２】
これは、本発明によって８０?以下級の半導体工程技術の半導体装置でも十分にゲートパターン間のコンタクトホールを安定に形成できるようになることを意味する。
【０１０３】
本発明は、半導体装置の種類と関係なく、ゲートパターンの側壁スペーサとして、シリコン酸化膜／シリコン窒化膜が積層された形状のスペーサを使用するあらゆる半導体装置に採用可能である。
【０１０４】
（第２実施形態）
【０１０５】
図３Ａないし図３Ｅは、本発明の好ましい第２実施形態に係る半導体装置の
【０１０６】
製造方法を示す図である。ここで、図３Ａないし図３Ｅに示された参照符号のうち、互いに同じ参照符号は同じ機能を行う同一要素である。
【０１０７】
図３Ａに示すように、第２の実施形態に係る半導体装置の製造方法は、素子分離膜（図示せず）とウェル（図示せず）などが形成された半導体基板１１０上にゲート絶縁膜１１１、ゲート電極層１１２及びゲートハードマスク１１３が積層されたゲートパターン１１４を形成する。この時、ゲート絶縁膜１１１は、シリコン酸化膜などの通常の酸化膜系の物質を利用する。ゲート電極層１１２は、導電性ポリシリコン、タングステン（Ｗ）、タングステン窒化膜（ＷＮ）及びタングステンシリサイド（ＷＳｉｘ）（ｘは、自然数）の中から選択されたいずれか１つの物質またはこれらの組合せ形態を利用して形成する。また、ゲートハードマスク１１３は、後続工程でゲートパターンとゲートパターンとの間にコンタクトプラグを形成するためのエッチング工程時、ゲート電極層を保護するための膜である。
【０１０８】
したがって、ゲートパターンとゲートパターンとの間にコンタクトプラグを形成するために、窒化膜のエッチング選択性と異なる物質を使用する。
【０１０９】
例えば、絶縁膜として酸化膜系を使用する場合には、ゲートハードマスク１１３には、シリコン窒化膜（ＳｉＮ）またはシリコン酸化窒化膜（ＳｉＯＮ）などの窒化膜系の物質を使用する。また、絶縁膜としてポリマー系の低誘電膜を使用する場合には、ゲートハードマスク１１３には、酸化膜系の物質を使用する。
【０１１０】
次いで、イオン注入工程を行ってゲートパターンとゲートパターンとの間に隣接する基板領域にソース／ドレイン接合領域（図示せず）を形成する。
【０１１１】
次に、ゲートパターン１１４を含む全体構造上部の段差に沿って選択的酸化膜（図示せず）とバッファ酸化膜１１５とを形成する。次いで、バッファ酸化膜１１５上部の段差に沿ってゲートスペーサ用の第１の窒化膜１１６を蒸着する。この時、ゲートスペーサ用の第１の窒化膜１１６は、５０Åないし２５０Åの厚さの範囲に蒸着し、特に、１２０Å〜２５０Åの範囲に形成することが好ましい。
【０１１２】
次いで、ゲートスペーサ用の第１の窒化膜１１６上にフォトレジスト（図示せず）を塗布した後、フォトマスク（図示せず）を利用した露光及び現像工程を行って、フォトレジストパターン１１７を形成する。
【０１１３】
続いて、フォトレジストパターン１１７をエッチングマスクとして用いたエッチング工程１１８を行って、ゲートパターン１１４とゲートパターンとの間の第１の窒化膜１１６及びバッファ酸化膜１１５を除去する。その結果、ゲートパターン１１４間の基板１１０を露出させる領域１１９が形成される。前述したように、露出する基板領域には、ソース／ドレイン接合領域が形成されている。ここで、エッチング工程１１８は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを選択して行う。
【０１１４】
ここで、第１の窒化膜１１５上に補助窒化膜（図示せず）を形成する工程を追加することができる。この時、追加される補助窒化膜は、第１の窒化膜１１５や後続工程で第１の窒化膜１１５上に形成される窒化膜よりは薄く形成する。その範囲は、５０Å〜１５０Åの範囲に形成し、特に、８０Å〜１２０Åが好ましい。この時、補助窒化膜は、後続工程で形成される層間絶縁膜としてＢＰＳＧ膜などを使用する場合、ソース／ドレインに注入された不純物、例えば、ホウ素（Boron）等が熱工程等により基板１１０内に拡散することを防止する役割を強化するために形成した膜である。すなわち、ここで、補助窒化膜が補助スペーサの役割をするようになる。
【０１１５】
続けて、図３Ｂに示すように、ストリップ工程を行って、フォトレジストパターン１１７を除去する。次いで、ゲートパターン１１４が埋め込まれるように、層間絶縁膜１２０を蒸着する。ここでは、層間絶縁膜１２０は、シリコン酸化膜系の物質で形成する。例えば、層間絶縁膜１２０は、ＨＤＰ（High Density Plasma）酸化膜、ＢＰＳＧ（Boro Phosphorus Silicate Glass）膜、ＰＳＧ（Phosphorus Silicate Glass）膜、ＰＥＴＥＯＳ（Plasma Enhanced Tetra Ethyle Ortho Silicate）膜、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）膜、ＵＳＧ（Un-doped Silicate Glass）膜、ＦＳＧ（Fluorinated Silicate Glass）膜、ＣＤＯ（Carbon Doped Oxide）膜及びＯＳＧ（Organic Silicate Glass）膜、またはこれらが積層された積層膜のうち、少なくとも１つを選択して形成する。
【０１１６】
次いで、図３Ｃに示すように、層間絶縁膜１２０上にフォトレジスト（図示せず）を塗布する。フォトマスク（図示せず）を用いた露光及び現像工程を行って、フォトレジストパターン１２１を形成する。
【０１１７】
次に、フォトレジストパターン１２１をエッチングマスクとして用い、エッチング工程１２２を行って、ゲートパターンとゲートパターンとの間に基板が露出するように層間絶縁膜１２０をエッチングする。その結果、ゲートパターン１１４間の基板１１０に形成されたソース／ドレイン接合領域（図示せず）を露出させるコンタクトホール１２３を形成する。ここで、エッチング工程１２２は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いて行う。望ましくは、ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用して前記コンタクトホールを形成する。この工程において、第１の絶縁膜がゲートパターンを保護する役割をするようになる。
【０１１８】
また、ここでのエッチング工程１２２は、ハードマスクパターンを利用することもできる。例えば、フォトレジストパターンを通して窒化膜、アモルファスカーボン及びポリシリコンのうち、いずれか１つからなるハードマスクパターン（図示せず）を形成し、ストリップ工程を通してフォトレジストパターンを除去し、残留するハードマスクパターンをエッチングマスクとして用いたエッチング工程を行うようになる。
【０１１９】
次いで、図３Ｄに示すように、ストリップ工程を行ってフォトレジストパターン１２１を除去する。コンタクトホール１２３を含む層間絶縁膜１２０上部の段差に沿ってゲートスペーサ用の第２の窒化膜１２５を蒸着する。次いで、ＣＭＰ（Chemical Mechanical Polishing）工程を行って第２の窒化膜１２５がコンタクトホールの内部のみに残るようにする。これにより、コンタクトホール１２３の内壁に沿って第２の窒化膜１２５が形成される。
【０１２０】
ここで、ゲートスペーサ用の第２の窒化膜を形成する所定の厚さを決める最初の基準には、ゲートスペーサ用の第１の窒化膜１１６の残留厚さとゲートスペーサ用の第２の窒化膜１２５の厚さとを合せた厚さが、後続コンタクトプラグ工程でゲートパターン１１４が露出しないように、その厚さが決められる。また、ゲートスペーサ用の第２の窒化膜を形成する所定の厚さを決める２番目の基準は、残っているゲートスペーサ用の第１の窒化膜の厚さと前記ゲートスペーサ用の第２の窒化膜の厚さとを合せた厚さが、ゲートパターン１１４を含むＭＯＳトランジスタの漏れ電流特性に応じて、その厚さが決められる。ゲートスペーサ用の第２の窒化膜の厚さは、上記の２種類の基準を考慮して適切に決められる。
【０１２１】
次いで、図３Ｅに示すように、エッチバック（etch back）工程を行って、コンタクトホールの底にあるゲートスペーサ用の第２の窒化膜１２５を除去する。これにより、ゲートパターンなどの間の基板領域を露出させるコンタクトホール１２７が形成される。次いで、図示しないが、コンタクトホール１２７が埋め込まれるように、導電物質を埋め込んでコンタクトプラグを形成する。
【０１２２】
図４は、本発明の好ましい実施形態に係るランディングプラグコンタクト形成工程によって形成されたコンタクトホールの面積を示した電子顕微鏡写真である。
【０１２３】
図４に示すように、本発明の好ましい実施形態によって最終的に形成されるコンタクトホール（Ｗ２）は、５３?であって、前述した従来の技術における最終コンタクトホールの２４?より２９?が増加されることがわかる。これにより、コンタクトホールの縦横比もまた増加される。上述した従来の技術におけるコンタクトホールの内部縦横比は、１６．３：１に達するに対して、本発明の好ましい実施形態におけるコンタクトホールの内部縦横比は、８．６：１となる。
【０１２４】
本発明の好ましい実施形態によれば、スペーサ用の第１の窒化膜を蒸着した後、ソース／ドレイン接合領域を露出させるコンタクトホールを形成する。次いで、コンタクトホールが埋め込まれる層間絶縁膜を蒸着する。これにより、コンタクトホールの形成のためのマージンが増加されて、コンタクトホールが同じ工程技術においても従来よりさらに広く形成される。これは、層間絶縁膜のギャップフィルマージンが確保されることを意味する。
【０１２５】
すなわち、前述した従来の技術では、ゲートパターンが形成された全体構造上にゲートスペーサ用の第１の窒化膜及びゲートスペーサ用の第２の窒化膜などを蒸着した後、層間絶縁膜を蒸着した。それにより、ゲートパターン間の間隔が十分でなく、層間絶縁膜のギャップフィルマージンが減少した。しかし、本発明の好ましい実施形態では、ゲートスペーサ用の第１の窒化膜だけをまず蒸着した後、層間絶縁膜を蒸着する。これにより、ゲートパターン間の間隔が相対的に広くなって、層間絶縁膜のギャップフィルマージンを確保できるようになり、コンタクトホール内部の縦横比を減少させ得るということを意味する。したがって、コンタクトノットオープン現象が発生しやすいという問題点を解決できる。
【０１２６】
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【０１２７】
【図１】従来の技術に係る半導体装置の製造方法を示した断面図である。
【図２Ａ】本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図２Ｂ】本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図２Ｃ】本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ａ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｂ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｃ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｄ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図３Ｅ】本発明の好ましい第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【図４】本発明の好ましい第２の実施形態に係るランディングプラグコンタクト形成工程によって形成されたコンタクトホールの面積を示したＳＥＭ写真である。
【符号の説明】
【０１２８】
２１ 半導体基板
２２ ゲート絶縁膜
２３ ゲート電極膜
２４ ゲートハードマスク窒化膜
２５ ゲート側壁スペーサ用のバッファ酸化膜
２６ ゲートスペーサ用の第１の窒化膜
２８ ソース／ドレイン領域
２８Ａ ＬＤＤ領域
２９ 層間絶縁膜
３０ ゲートスペーサ用の第２の窒化膜
３１ コンタクトホール
【特許請求の範囲】
【請求項１】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、
該第１の絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、
前記ゲートパターンの間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の第１の絶縁膜を露出させるコンタクトホールを形成するステップと、
該コンタクトホールにより露出した前記ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の第３の絶縁膜を形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜及び第３の絶縁膜を選択的に除去するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないようにするために、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１の絶縁膜及び第３の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜は、
５０Å〜２５０Åの厚さに形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
前記コンタクトホールを形成するステップは、
ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のガスを用いて形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記コンタクトホールを形成するステップは、
ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用して、前記コンタクトホールを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記第１の絶縁膜は、
シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１２】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンの側壁に第１のスペーサを形成するステップと、
前記ゲートパターン上に第１の絶縁膜を形成するステップと、
該第１の絶縁膜を選択的に除去して、前記第１のゲートパターン及び前記第２のゲートパターンの間の基板領域が露出するコンタクトホールを形成するステップと、
該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記第１のスペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記第１のスペーサ上に第２のスペーサを形成させるステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記第２の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１７】
前記第１の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１９】
前記第１の絶縁膜は、
５０Å〜２５０Åの厚さに形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２０】
前記第１のスペーサは、
シリコン酸化膜とシリコン窒化膜とが積層された形状で形成されることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２１】
前記第１のスペーサを形成する工程は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２２】
前記コンタクトホールを形成するステップは、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２３】
前記ＣｘＦｙ系のガスは、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用することを特徴とする請求項２２に記載の半導体装置の製造方法。
【請求項２４】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、
該ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の補助絶縁膜を形成するステップと、
前記ゲートスペーサ用の補助絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、
前記ゲートパターン間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の補助絶縁膜を露出させるコンタクトホールを形成するステップと、
該コンタクトホールにより露出した前記ゲートスペーサ用の補助絶縁膜上にゲートスペーサ用の第３の絶縁膜を所定の厚さに形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜、前記補助絶縁膜及び第３の絶縁膜を選択的に除去するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２５】
後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２６】
前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２７】
前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２８】
前記第１の絶縁膜及び第３の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２９】
前記第２の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３０】
前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３１】
前記第１の絶縁膜は、
５０Å〜２５０Åの厚さに形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３２】
前記コンタクトホールを形成するステップは、
ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のエッチングガスを使用することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３３】
前記コンタクトホールを形成するステップは、
前記ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用して前記コンタクトホールを形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３４】
前記第１の絶縁膜は、
シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３５】
前記ゲートスペーサ用の補助絶縁膜は、
前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３６】
前記ゲートスペーサ用の補助絶縁膜は、シリコン窒化膜系で形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項３７】
前記ゲートスペーサ用の補助絶縁膜は、
５０Å〜１５０Åの範囲に形成することを特徴とする請求項３０に記載の半導体装置の製造方法。
【請求項３８】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンの側壁に第１のスペーサを形成するステップと、
該第１のスペーサ上に補助スペーサを形成するステップと、
前記第１のゲートパターン及び第２のゲートパターンが埋め込まれるように第１の絶縁膜を形成するステップと、
該第１の絶縁膜を選択的に除去して前記第１のゲートパターンと前記第２のゲートパターンとの間の基板領域を露出させるコンタクトホールを形成するステップと、
該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記補助スペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記補助スペーサ上に第２のスペーサを形成させるステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項３９】
後続コンタクトプラグ工程において前記ゲートパターンが露出しないように、前記第１のゲートスペーサの厚さと前記ゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４０】
前記第１のゲートパターンを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のゲートスペーサの厚さと前記ゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４１】
前記第１の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第１の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４２】
前記第２の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４３】
前記第１の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４４】
前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４５】
前記第１の絶縁膜は、
１２０Å〜２５０Åの厚さに形成することを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４６】
前記スペーサは、
シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４７】
前記スペーサを形成する工程は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４８】
前記コンタクトホールを形成するステップは、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４９】
前記ＣｘＦｙ系のガスは、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用することを特徴とする請求項４２に記載の半導体装置の製造方法。
【請求項５０】
前記ゲートスペーサ用の補助絶縁膜は、
前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項５１】
前記ゲートスペーサ用の補助絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項４４に記載の半導体装置の製造方法。
【請求項５２】
前記ゲートスペーサ用の補助絶縁膜は、
５０Å〜１５０Åの範囲に形成することを特徴とする請求項４５に記載の半導体装置の製造方法。
【請求項１】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、
該第１の絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、
前記ゲートパターンの間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の第１の絶縁膜を露出させるコンタクトホールを形成するステップと、
該コンタクトホールにより露出した前記ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の第３の絶縁膜を形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜及び第３の絶縁膜を選択的に除去するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないようにするために、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１の絶縁膜及び第３の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜は、
５０Å〜２５０Åの厚さに形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
前記コンタクトホールを形成するステップは、
ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のガスを用いて形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記コンタクトホールを形成するステップは、
ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用して、前記コンタクトホールを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記第１の絶縁膜は、
シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１２】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンの側壁に第１のスペーサを形成するステップと、
前記ゲートパターン上に第１の絶縁膜を形成するステップと、
該第１の絶縁膜を選択的に除去して、前記第１のゲートパターン及び前記第２のゲートパターンの間の基板領域が露出するコンタクトホールを形成するステップと、
該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記第１のスペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記第１のスペーサ上に第２のスペーサを形成させるステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のスペーサの厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記第２の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１７】
前記第１の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１９】
前記第１の絶縁膜は、
５０Å〜２５０Åの厚さに形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２０】
前記第１のスペーサは、
シリコン酸化膜とシリコン窒化膜とが積層された形状で形成されることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２１】
前記第１のスペーサを形成する工程は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２２】
前記コンタクトホールを形成するステップは、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２３】
前記ＣｘＦｙ系のガスは、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用することを特徴とする請求項２２に記載の半導体装置の製造方法。
【請求項２４】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンが形成された基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、
該ゲートスペーサ用の第１の絶縁膜上にゲートスペーサ用の補助絶縁膜を形成するステップと、
前記ゲートスペーサ用の補助絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、
前記ゲートパターン間に埋め込まれた前記第２の絶縁膜を選択的に除去して、前記ゲートスペーサ用の補助絶縁膜を露出させるコンタクトホールを形成するステップと、
該コンタクトホールにより露出した前記ゲートスペーサ用の補助絶縁膜上にゲートスペーサ用の第３の絶縁膜を所定の厚さに形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜、前記補助絶縁膜及び第３の絶縁膜を選択的に除去するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２５】
後続コンタクトプラグ工程において前記第１のゲートパターン及び第２のゲートパターンが露出しないように、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２６】
前記第１のゲートパターンと前記第２のゲートパターンとを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記ゲートスペーサ用の第１の絶縁膜の厚さと前記ゲートスペーサ用の第２の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２７】
前記第２の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第２の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
前記感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２８】
前記第１の絶縁膜及び第３の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２９】
前記第２の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３０】
前記コンタクトホールにより露出した基板に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３１】
前記第１の絶縁膜は、
５０Å〜２５０Åの厚さに形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３２】
前記コンタクトホールを形成するステップは、
ＣｘＦｙ（ｘ、ｙは、１ないし１０の間の数）系のエッチングガスを使用することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３３】
前記コンタクトホールを形成するステップは、
前記ＣｘＦｙ系のＣ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち１つをエッチングガスとして使用して前記コンタクトホールを形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３４】
前記第１の絶縁膜は、
シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３５】
前記ゲートスペーサ用の補助絶縁膜は、
前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項３６】
前記ゲートスペーサ用の補助絶縁膜は、シリコン窒化膜系で形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項３７】
前記ゲートスペーサ用の補助絶縁膜は、
５０Å〜１５０Åの範囲に形成することを特徴とする請求項３０に記載の半導体装置の製造方法。
【請求項３８】
基板上に、少なくとも２個以上のゲートパターンを形成するステップと、
該ゲートパターンの側壁に第１のスペーサを形成するステップと、
該第１のスペーサ上に補助スペーサを形成するステップと、
前記第１のゲートパターン及び第２のゲートパターンが埋め込まれるように第１の絶縁膜を形成するステップと、
該第１の絶縁膜を選択的に除去して前記第１のゲートパターンと前記第２のゲートパターンとの間の基板領域を露出させるコンタクトホールを形成するステップと、
該コンタクトホールの底に露出した基板領域と前記コンタクトホールの側壁に露出した前記補助スペーサ上とにゲートスペーサ用の第２の絶縁膜を所定の厚さに形成するステップと、
前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第２の絶縁膜を選択的に除去して、前記補助スペーサ上に第２のスペーサを形成させるステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項３９】
後続コンタクトプラグ工程において前記ゲートパターンが露出しないように、前記第１のゲートスペーサの厚さと前記ゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４０】
前記第１のゲートパターンを含むＭＯＳトランジスタの漏れ電流特性に応じて、前記第１のゲートスペーサの厚さと前記ゲートスペーサ用の第１の絶縁膜の厚さとを合せた厚さが決められることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４１】
前記第１の絶縁膜を選択的に除去してコンタクトホールを形成する工程は、
前記第１の絶縁膜上に前記コンタクトホールよりさらに大きい幅を有する感光膜パターンを形成するステップと、
該感光膜パターンをエッチングマスクとして、前記コンタクトホールを形成するステップと
を含むことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４２】
前記第２の絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４３】
前記第１の絶縁膜は、
シリコン酸化膜系で形成することを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４４】
前記コンタクトホールにより露出した基板領域に導電性不純物を注入して導電性不純物領域を形成するステップをさらに含むことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４５】
前記第１の絶縁膜は、
１２０Å〜２５０Åの厚さに形成することを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４６】
前記スペーサは、
シリコン酸化膜とシリコン窒化膜とが積層された形態で形成されることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４７】
前記スペーサを形成する工程は、ＣｘＦｙ（ｘ、ｙは、１ないし１０）、ＣＨＦ３、Ａｒ、Ｏ２及びＣＯのうち、少なくとも１つを用いたガスでエッチング工程を行うことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４８】
前記コンタクトホールを形成するステップは、ＣｘＦｙ（ｘ、ｙは、１ないし１０）ガスを用いてエッチング工程を行うことを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項４９】
前記ＣｘＦｙ系のガスは、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｃ３Ｆ３のグループのうち、少なくとも１つをエッチングガスとして使用することを特徴とする請求項４２に記載の半導体装置の製造方法。
【請求項５０】
前記ゲートスペーサ用の補助絶縁膜は、
前記基板に注入された不純物の拡散を防止する役割をすることを特徴とする請求項３８に記載の半導体装置の製造方法。
【請求項５１】
前記ゲートスペーサ用の補助絶縁膜は、
シリコン窒化膜系で形成することを特徴とする請求項４４に記載の半導体装置の製造方法。
【請求項５２】
前記ゲートスペーサ用の補助絶縁膜は、
５０Å〜１５０Åの範囲に形成することを特徴とする請求項４５に記載の半導体装置の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図４】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図４】
【公開番号】特開２００６−２４５５７８（Ｐ２００６−２４５５７８Ａ）
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願番号】特願２００６−５１３３１（Ｐ２００６−５１３３１）
【出願日】平成１８年２月２７日（２００６．２．２７）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願日】平成１８年２月２７日（２００６．２．２７）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]