【課題】局部接続を含む半導体集積回路及びその製造方法を提供する。
【解決手段】半導体基板の上に対向する側壁を有する導電ライン２２，２４，２６を形成する。絶縁層３４を堆積し、該絶縁層を、ラインの少なくとも一つの側壁の少なくとも一部分に沿ってエッチングする。絶縁スペーサ４７，４８，４９，５０，５２を形成する。局所接続層５６を導電ラインの少なくとも一部分上に横たわるように形成し、基板材料位置４２，４３，４４を電気的に接続する。局所接続層内に導電性増強不純物の浅い注入と深い注入を行う。導電性増強不純物を局所接続層からその下の半導体基板材料内に拡散する。 （もっと読む）

【課題】溶融金属充填法における歩留まりや品質の向上を目的として、溶融金属の表面の金属酸化物が基板に付着することを防止する。
【解決手段】内部を減圧する減圧手段１４ａ，１４ｂおよび内部を加圧する加圧手段１５ａ，１５ｂを備えたチャンバー１１と、このチャンバー１１内にて金属を加熱溶融することのできる金属溶融装置１６とを備え、基板２に形成された微細孔へ金属を充填する金属充填装置１０Ａにおいて、前記金属溶融装置１６に、加熱溶融された金属６の表面７を清浄に保つ金属表面浄化機構２０を設ける。 （もっと読む）

【課題】 本発明は、絶縁膜の信頼性が劣化することを抑制することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】 外界と隔離された第１の処理室内において、隣り合う凸部の間に形成された凹部１３０を第３の絶縁膜１６０で埋め込むステップと、第１の処理室内において、第３の絶縁膜１６０に対して改質処理を行った後、第１の処理室から半導体基板１０を外界に搬出するステップと、第２の処理室内において、、第３の絶縁膜１６０に対して熱アニール処理を行うステップとを備えることを特徴とする。 （もっと読む）

【課題】 絶縁膜層に空隙を設けずにトランジスタ間あるいは配線間の分離のための絶縁膜層の低誘電率化を行う。
【解決手段】 ゲート絶縁膜（シリコン酸化膜）５以外の素子分離領域４、層間絶縁膜１０及び保護絶縁膜８、９の少なくとも一部をフッ化炭素(CFx、0.3<ｘ<0.6)又は炭化水素(CHy、0.8<y<1.2)で形成する。 （もっと読む）

【課題】局部接続を含む半導体集積回路及び局部接続を含む半導体集積回路の製造方法を提供する。
【解決手段】フィールド絶縁領域６４及び活性エリア領域６２が、半導体基板１２上に形成される。トレンチが、フィールド絶縁材料６６内に所望のライン形状となるようにエッチングされる。導電性材料は、トレンチを少なくとも一部分充填し、その中に導電ラインを形成するように堆積される。フィールド絶縁材料６６はＬＯＣＯＳ酸化膜を有するように形成される。 （もっと読む）

【課題】不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法を提供する。
【解決手段】この方法は、半導体基板上にシリコン窒化膜を形成することを具備する。前記シリコン窒化膜を有する半導体基板をアンモニア（ＮＨ_３）気体雰囲気で熱処理して前記シリコン窒化膜内の不純物を除去する。一実施形態によって、前記シリコン窒化膜はシリコン前駆体としてＢＴＢＡＳを用いて形成することができる。前記シリコン窒化膜が前記ＢＴＢＡＳを用いて形成する場合でも前記シリコン窒化膜内の不純物は有効に除去できる。 （もっと読む）

【課題】電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことができる半導体装置の製造方法を提供する。
【解決手段】ダミーゲート電極（電極層）３およびキャップ層４を被覆するように半導体基板１上に、キャップ層４とダミーゲート電極３の境界位置に表面位置を合わせた層間絶縁膜９を形成する。その後、ダミーゲート電極３上の層間絶縁膜９およびキャップ層４をセリア系スラリーを用いたＣＭＰ法により除去する。層間絶縁膜９の表面位置からキャップ層４が凸状に突き出ている場合には、セリア系スラリーを用いたＣＭＰ法によってキャップ層４は除去される。また、キャップ層４が除去されて、ダミーゲート電極３と層間絶縁膜９の上面位置が一致した後には、セリア系スラリーの圧力依存性により、層間絶縁膜９の研磨レートは極端に遅くなるため、層間絶縁膜９の研磨が抑制される。 （もっと読む）

【課題】自己整列コンタクトの形成方法を提供する。
【解決手段】所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供する。複数の構造物の上部及びこれらの間に所定の耐熱性を有する材料からなる犠牲層を蒸着する。基板で前記複数の構造物に隣接した部分を露出させるように犠牲層をパターニングする。前記犠牲層及び基板の露出部分上に絶縁膜を形成する。絶縁膜形成時、犠牲層材料の耐熱温度より低温での熱処理を含む。犠牲層を露出させるように絶縁膜を平坦化する。複数の構造物間の各領域を露出させるように犠牲層を除去する。複数の構造物間の各領域を導電物質で充填する。 （もっと読む）

【課題】 ＣＭＯＳＦＥＴ内の歪みを最適化するための構造体及び方法を提供すること。
【解決手段】 ＭＯＳＦＥＴ内の歪みを最適化し、より具体的には、１つの種類（Ｐ又はＮ）のＭＯＳＦＥＴ内の歪みを最大にし、かつ、別の種類（Ｎ又はＰ）のＭＯＳＦＥＴ内の歪みを最小にし緩和する、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方を含む歪みＭＯＳＦＥＴの半導体構造体、及び歪みＭＯＳＦＥＴを製造する方法が開示される。元の完全な厚さを有する歪み誘起ＣＡ窒化物コーティングが、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方の上に形成され、この歪み誘起コーティングは、１つの種類の半導体デバイス内に最適化された十分な歪みをもたらし、別の種類の半導体デバイスの性能を劣化させる。歪み誘起ＣＡ窒化物コーティングは、別の種類の半導体デバイスの上で減少した厚さまでエッチングされ、減少した厚さの歪み誘起コーティングは、他方のＭＯＳＦＥＴ内でより少ない歪みを緩和し、他方のＭＯＳＦＥＴ内により少ない歪みをもたらす。 （もっと読む）

【課題】 ランディングプラグコンタクト形成のためのＣＭＰ工程時、ポリシリコン膜とゲートハードマスク窒化膜との間の段差を防止できる半導体素子のランディングプラグコンタクト形成方法を提供すること。
【解決手段】 本発明では、ランディングプラグコンタクト(ＬＰＣ)の分離のためのポリシリコンリセス(Ｒｅｃｅｓｓ)のために、既存のＣＭＰ工程を用いず、２ステップのエッチバック工程を用いる。すなわち、第１エッチバック工程では、等方性ドライエッチング(部分エッチング)を通してゲート電極パターンの間の空間(コンタクトホール上部)に発生したポリシリコン膜のシーム(Ｓｅａｍ)を除去し、第２エッチバック工程では、ポリシリコン膜とハードマスク窒化膜とのエッチング速度が類似したレシピ(Ｒｅｃｉｐｅ)を適用して、非等方性ドライエッチングを行う。 （もっと読む）

【課題】製造工程時間の増加を招くことなく、複数の凹部に埋め込まれた部材表面の平坦性を向上することのできる技術を提供する。
【解決手段】相対的に面積の大きい第１ダミーパターンＤＰ_１と相対的に面積の小さい第２ダミーパターンＤＰ_２とをダミー領域ＦＡに配置することによって、素子形成領域ＤＡとダミー領域ＦＡとの境界ＢＬ近くまでダミーパターンを配置することができる。これにより、分離溝内に埋め込まれた酸化シリコン膜の表面の平坦性をダミー領域ＦＡの全域において向上することができる。さらに、ダミー領域ＦＡのうち相対的に広い領域を上記第１ダミーパターンＤＰ_１で占めることで、マスクのデータ量の増加を抑えることができる。 （もっと読む）

半導体素子が形成された基板上に金属配線を積層し、半導体素子の接続を得る多層配線構造において、多孔質絶縁膜内に微細な金属配線を形成する場合に、リーク電流が発生し隣接する配線間の絶縁性が損なわれたり、隣接する配線間の絶縁耐性が劣化することのない配線構造およびその製造方法を提供する。半導体素子が形成された基板上の金属配線構造において、層間絶縁膜と金属配線との間に、有機物を含む絶縁性バリア層４１３を形成する。この絶縁性バリア層は隣接する配線間のリーク電流を低減し、絶縁信頼性を向上させることができる。
（もっと読む）

【課題】配線間の寄生容量を十分に低減し得る半導体装置の製造方法を提供することにある。
【解決手段】半導体基板１０上に多孔質絶縁膜５４を形成する工程と、多孔質絶縁膜の表層部を緻密化する緻密化処理を行うことにより、多孔質絶縁膜５４の表層部に、多孔質絶縁膜より密度の高い緻密層５６を形成する工程とを有している。多孔質絶縁膜の表層部を緻密化する緻密化処理を行うことにより緻密層を形成するため、エッチングストッパ膜や保護膜として機能しうる良質な緻密層を極めて薄く形成することができる。従って、配線間の寄生容量を十分に低減することができる。 （もっと読む）

【課題】絶縁膜に形成した溝の内部に導電層を形成する方法を提供する。
【解決手段】酸化シリコン膜２４に形成した溝２５の内部にアモルファスシリコン膜２６Ａを堆積し、続いてアモルファスシリコン膜２６Ａの上部にフォトレジスト膜３０をスピン塗布する。次に、フォトレジスト膜３０の全面に露光光を照射して溝２５の外部のフォトレジスト膜３０を露光する。このとき、溝２５の内部のフォトレジスト膜３０は、露光量が不足するので露光されない。次に、フォトレジスト膜３０を現像して露光部である溝２５の外部のフォトレジスト膜３０を除去した後、溝２５の内部に残った未露光のフォトレジスト膜３０をマスクにしたドライエッチングで溝２５の外部のアモルファスシリコン膜２６Ａを除去する。 （もっと読む）

本発明に係る半導体装置は、第１の絶縁層（１１）と、第１の絶縁層上に形成された島状の半導体からなる第１の本体部（１３）と、第１の絶縁層上に形成された島状の半導体からなる第２の本体部（１４）と、第１の絶縁層上に第１の本体部と第２の本体部とを連結するように形成されたリッジ状の連結部（１５）と、連結部の長さ方向における少なくとも一部からなるチャネル領域（１５ａ）と、チャネル領域の外周を第２の絶縁層（１７）を介して覆うように形成されたゲート電極（１８）と、第１の本体部と、連結部の、該第１の本体部とチャネル領域との間の部分とに渡るように形成されたソース領域と、第２の本体部と、連結部の、該第２の本体部とチャネル領域との間の部分とに渡るように形成されたドレイン領域と、を備え、チャネル領域を構成する半導体が格子歪みを有している。
（もっと読む）

【課題】 本発明の目的は、プラグの酸化防止を図るとともに、製造プロセスの簡略化及び微細化が実現できる、半導体記憶装置及びその製造方法を提供することにある。
【解決手段】 半導体記憶装置は、半導体素子２０が形成された基板１０と、基板１０の上方に形成された層間絶縁層３０と、層間絶縁層３０に形成されたプラグ４０と、プラグ４０の上方を含む領域に形成された密着層６０と、密着層６０の上方に形成され、下部電極７２、強誘電体層７４及び上部電極７６を含む強誘電体キャパシタ７０と、を含む。密着層６０の一部である側壁には、酸化層６４が形成されている。 （もっと読む）

【課題】 空孔を有する低誘電率膜に配線溝やビア孔などを形成した時に、その側壁からバリアメタルや配線材料が拡散することを阻止できる半導体装置の製造方法を提供することを目的とする。
【解決手段】 基体の上に、絶縁膜を形成する工程と、前記絶縁膜に開口を形成する工程と、前記絶縁膜の前記開口の内壁面に埋込層原材料を吸着させる工程と、前記吸着させた前記埋込層原材料を加熱して埋込層を形成する工程と、前記開口を導電性材料により充填する工程と、を備えたことを特徴とする半導体装置の製造方法を提供する。 （もっと読む）

多電圧半導体集積回路装置を製造する簡略化された製造方法を提供する。 半導体装置の製造方法は、（ａ）半導体基板の第１の領域に第１の厚さの第１のゲート絶縁膜を形成する工程と、（ｂ）前記半導体基板の第２の領域に前記第１の厚さより薄い第２の厚さの第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１および第２のゲート絶縁膜上にゲート電極を形成すると共に、前記第１および第２の領域上の前記第１及び第２のゲート絶縁膜を残す工程と、（ｄ）前記第１および第２のゲート絶縁膜を介して、前記第１および第２の領域に不純物をイオン注入し、前記第１の領域に第１の低濃度、前記第２の領域に前記第１の低濃度より高い第２の低濃度の不純物を添加する工程と、（ｅ）少なくともコンタクトを形成する領域の前記第１および第２のゲート絶縁膜を除去する工程と、（ｆ）前記第１および第２の領域中、前記コンタクトを形成する領域を含む領域に高濃度の不純物を添加する工程と、を含む。
（もっと読む）

【課題】半導体集積回路装置の高速化を図り、また、エレクトロマイグレーションやストレスマイグレーションの発生を抑え、配線寿命を長くする技術を提供する。
【解決手段】半導体基板１上に形成された酸化シリコン膜２３および窒化シリコン膜２２中の配線溝内を含む酸化シリコン膜２３上にバリア層２６ａおよび銅膜２６ｂを順次形成後、前記配線溝外部のバリア層２６ａおよび銅膜２６ｂを除去することによって配線２６を形成し、配線２６上にタングステンを選択成長もしくは優先成長させることにより、配線２６上にタングステン膜２６ｃを形成する。 （もっと読む）

【課題】半導体装置のバンプの表面に形成される凹部を浅くする。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１の上方に第１の絶縁膜１１を形成する工程と、第１の絶縁膜１１上にパッド１２ｂを形成する工程と、第１の絶縁膜１１上及びパッド１２ｂ上に第２の絶縁膜１３を形成する工程と、第２の絶縁膜１３上に第３の絶縁膜１４を形成する工程と、第３の絶縁膜１４に、パッド１２ｂの上方に位置する第１の開口部１４ａを形成する工程と、第２の絶縁膜１３に、パッド１２ｂ上に位置し且つ第１の開口部１４ａより大きさの小さい第２の開口部１３ａを形成する工程と、第２の開口部１３ａ内及び第２の絶縁膜１３上に、第１の開口部１４ａ内に位置するバンプ１６を形成する工程とを具備する。 （もっと読む）