【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜ＳＮ１〜ＳＮ３のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜ＳＮ３から下層の窒化シリコン膜ＳＮ１にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜ＳＮ１〜ＳＮ３の引張応力を確保しながら、特に、最上層の窒化シリコン膜ＳＮ３の埋め込み特性を改善できる。 （もっと読む）

【課題】後工程における、キャパシタの下部電極と接続されるべき第２コンタクトプラグの形成の際の洗浄液による第１コンタクトパッドの損傷を防止できる、半導体装置の配線構造物及びその形成方法を提供する。
【解決手段】配線構造物は、第１コンタクトパッド１２６、第１コンタクトプラグ１５０、スペーサー１４０、及び層間絶縁膜パターン１２０、１３０を含む。第１コンタクトパッド１２６は、基板１００の第１コンタクト領域１１６ａと電気的に接続される。第１コンタクトプラグ１５０は、第１コンタクトパッド１２６上に具備され、第１コンタクトパッド１２６と電気的に接続される。スペーサー１４０は、第１コンタクトプラグ１５０の側壁と第１コンタクトパッド１２６の側壁の上部とに同時に面接する。層間絶縁膜パターン１２０，１３０は、コンタクトパッド１２６とスペーサー１４０を収容する開口を有する。 （もっと読む）

【課題】信頼性が高く、特性の改善された半導体装置を提供すること。
【解決手段】本発明の一態様に係る半導体装置１は、ワンチップに規則性を有するレイアウト領域と、規則性のないレイアウト領域を備える半導体装置であって、下層導電層１１と、下層導電層１１上に形成された層間絶縁膜と、その上に形成された上層配線層Ｍ１と、下層導電層１１と上層配線層Ｍ１とを、実質的に最短距離で電気的に接続するように配設した接続プラグ１０とを備える。そして、規則性を有するレイアウト領域における少なくとも一部の領域において、下層導電層１１と上層配線層Ｍ１との電気的接続が、下層導電層１１の直上から延在する直上位置、当該直上位置から離間したシフト位置に配設した少なくとも２つの接続プラグ１０と、これらを電気的に接続するための中間接続層２０により行われている。 （もっと読む）

【課題】半田バンプが採用された半導体装置において、隣接する半田バンプ同士の接触の抑制が図られた半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、第１主表面を有する半導体チップ１２０と、第１主表面に形成された複数の電極１２３と、電極１２３ごとに複数形成されたランド部１２７と、半導体チップ１２０の第１主表面と対向する第２主表面を有するパッケージ基板１６０と、第２主表面に形成された複数の電極１６２と、電極１６２に形成されたランド部１７０と、ランド部１２７およびランド部１７０とを接続する半田バンプ１２５とを備える。 （もっと読む）

【課題】半導体装置に含まれる半導体基板と当該半導体基板に形成される貫通孔（ＴＳＶ）を含む配線との間の絶縁性を良好に保つことができる半導体装置の製造方法を提供する。
【解決手段】
貫通孔の内壁に形成された絶縁膜の開口底部に対応する部分を除く部分をエッチングレジストで被膜し、当該エッチングレジストをマスクとしたエッチングにより当該絶縁膜を除去して電極パッドを露出させた後、導電層を形成して配線する。 （もっと読む）

【課題】対向、近接する拡散層と導体との間の漏れ電流を抑制し、効率を向上が図られた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板１を貫通する貫通電極７と、半導体基板１の上部であって、貫通電極７の側方に位置する領域に設けられた拡散層２４と、拡散層２４の上部に設けられた拡散層２２とを備えている。貫通電極７の側面のうち拡散層２４に対向する部分は湾曲しており、拡散層２４の表面のうち貫通電極７に対向する部分は湾曲している。 （もっと読む）

【課題】層間絶縁膜として低誘電率膜を用いて配線溝を形成する際のダメージ層の形成による配線間容量の増加を抑制する。
【解決手段】低誘電率膜１１４の側壁に形成されたダメージ層１３０を除去する工程（図３（ａ）、３（ｂ））と、化学気相成長法により第２の保護絶縁膜１３４を形成し、第１の保護絶縁膜１１６および低誘電率膜１１４の側壁を第２の保護絶縁膜１３４で覆って第２の凹部１３６ｃを形成する工程（図３（ｃ））と、配線溝１３６ｄが低誘電率膜１１４の表面に選択的に第２の保護絶縁膜１３４が形成された側壁を有するように、第２の保護絶縁膜１３４をエッチバックして成形する工程（図３（ｄ））とにより配線溝１３６ｄを形成する。 （もっと読む）

【課題】ビアホール下方でのスペーサ膜の閉塞を回避するとともに、ビアプラグの上方で隣接する配線層との間の余裕距離を確保することができる半導体装置を提供する。
【解決手段】シリコン基板１上に設けられた上面から下面まで貫通するコンタクトプラグ３２を有する第１の層間絶縁膜３０と、第１の層間絶縁膜３０上に形成され、コンタクトプラグ３２の形成位置に対応する位置の上面から下面まで貫通するビアホール４１を有する第２の層間絶縁膜４０と、ビアホール４１内にコンタクトプラグ３２と電気的に接触するように導電性材料が埋め込まれたビアプラグ４３と、を備え、ビアホール４１を形成する側壁は、第２の層間絶縁膜４０の上面から下面に向かって、基板面に平行な方向の断面積が徐々に減少する順テーパ状を有し、ビアホールの上端部から所定の深さまでの側壁に、第２の層間絶縁膜４０とは異なる絶縁性材料からなるスペーサ膜４２が埋め込まれている。 （もっと読む）

【課題】エアーギャップ型の多層配線構造を有する半導体装置の上部配線のたわみを少なくするとともに、前記半導体装置の製造方法を簡略化するという課題があった。
【解決手段】半導体素子１０２を含む層間膜層９５と、層間膜層９５上に備えられ、エアーギャップ部９６ｃを有する多層配線部９６と、層間膜層９５の上に立設され、多層配線部９６を構成する複数の配線部のうちいずれか一つの配線部を支持するものであって、前記配線部と同一の材料からなり、前記一の配線部のみと電気的に接続された柱状の支持体５１と、を具備してなる半導体装置１１１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】貫通電極のショート不良を引き起こすことなく、貫通電極とパッド電極との密着性を向上させる。
【解決手段】開口部２２が設けられたパッド電極２１ｂ上にエッチストッパ膜２３を積層し、半導体基板１１に形成された貫通孔４１に貫通電極４５を埋め込む際に、貫通電極４５の先端が、開口部２２を介してパッド電極２１ｂの一部を突き抜け、エッチストッパ膜２３で止められるように構成する。 （もっと読む）

【課題】隣接する配線間及び配線と隣接するコンタクトプラグとの間に発生するリーク電流の低減、及びこれらの間の耐圧を向上させることができる半導体装置を提供する。
【解決手段】半導体基板１１上には層間絶縁膜１２が形成され、層間絶縁膜１２内にはコンタクトプラグ１３が埋め込まれている。層間絶縁膜１２上には層間絶縁膜１４が形成されている。コンタクトプラグ１３上の層間絶縁膜１４に形成された溝内には、銅を含む配線層１５が形成されている。配線層１５間の層間絶縁膜１４内には、絶縁膜１６が形成されている。コンタクトプラグ１３は上面の一部に窪みを有し、絶縁膜１６は層間絶縁膜１４の上面からコンタクトプラグ１３が有する窪みまで形成されている。 （もっと読む）

【課題】Ｃｕ配線パターンとキャップ層との界面を伝うＣｕの拡散を抑制し、同時にＣｕ配線パターンの抵抗の増大を抑制するＣｕダマシン配線の製造法を提供する。
【解決手段】基板４１上に側壁面と底面とにより画成された凹部を有する絶縁膜４５を形成する。側壁面のうち、上端部を含む上側の第１の部分Ｄを覆い、凹部の底面と下側の第２の部分においては前記絶縁膜が露出するように覆う、金属膜４７を形成する。凹部の側壁面と底面とを連続的に覆う導電性拡散障壁膜４８を形成する。銅を充填し銅配線パターン４９Ａ、４９Ｂ、４９Ｃとする。絶縁膜上と銅配線パターンの表面を覆う絶縁性拡散障壁膜４９を形成する。熱処理により、銅配線パターンと絶縁性拡散障壁膜との界面に、金属元素の濃集領域４９Ｄを形成する。金属元素の濃集領域では、金属膜を構成する金属元素の濃度が、銅配線パターン中よりも高い。 （もっと読む）

【課題】プリ・メタル層間絶縁膜の構成法としては、オゾンＴＥＯＳによる酸化シリコン膜の埋め込み特性の良好なＣＶＤ酸化シリコン系絶縁膜を成膜後、高温リフローさせて平坦化した後、ＣＭＰスクラッチ耐性が良好なプラズマＴＥＯＳによる酸化シリコン膜を積層し、更にＣＭＰで平坦化することが考えられる。しかし、コンタクト・ホール形成プロセスにおいて、プリ・メタル層間絶縁膜中のクラックがコンタクト・ホール内に露出し、そこにバリア・メタルが入り込み、ショート不良の原因となることが明らかとなった。
【解決手段】本願発明はプリ・メタル工程において、エッチ・ストップ膜上にオゾンＴＥＯＳ膜を形成後、一旦、ゲート構造上のエッチ・ストップ膜が露出するようにオゾンＴＥＯＳ膜をエッチバックし、その後、残存オゾンＴＥＯＳ膜上にプラズマＴＥＯＳ膜を成膜し、このプラズマＴＥＯＳ膜をＣＭＰにより、平坦化するものである。 （もっと読む）

【課題】半導体装置の製造歩留まりを向上できる。
【解決手段】本発明の例に関わる半導体装置は、ウェハ１内に設けられる第１及び第２半導体チップエリア２_１，２_２と、第１及び第２半導体チップエリア２_１，２_２内の各々に設けられ、トランジスタが形成される第１素子領域５_１，５_２と、第１及び第２半導体チップ５_１，５_２間に設けられるダイシングエリア３Ａと、ダイシングエリア３Ａ内に設けられ、アライメントマークが形成されるアライメント領域３５と、第１素子領域５_１，５_２とアライメント領域３５との間に設けられ、ウェハ１表面に対して垂直方向に突出した凸部９_１，９_２を有する凸部形成領域７_１，７_２とを具備し、凸部９_１，９_２の上端は、ウェハ１表面より高い位置にあり、トランジスタのゲート電極１２上端よりも低い位置にある。 （もっと読む）

【課題】オフセットスペーサが除去されることを防止する。
【解決手段】第１導電型の半導体領域１０ｘ上に形成されたゲート絶縁膜１３Ａと、ゲート絶縁膜上に形成されたゲート電極１５Ａと、ゲート電極の側面上に形成されたオフセットスペーサ１７Ａと、ゲート電極の側面上にオフセットスペーサを介して形成された断面形状がＬ字状の内側サイドウォール１９と、ゲート電極１５Ａ、オフセットスペーサ１７Ａ、内側サイドウォール１９、及び半導体領域１０ｘにおける内側サイドウォール１９の外側方に位置する領域を覆うように形成された絶縁膜２４とを備え、オフセットスペーサ１７Ａは、ゲート電極の側面上に形成された内側オフセットスペーサ１６と、ゲート電極の側面上に内側オフセットスペーサ１６を覆うように形成された外側オフセットスペーサ１７とを有し、外側オフセットスペーサは、内側オフセットスペーサの上端及び外側面に接して形成されている。 （もっと読む）

【課題】配線基板の生産歩留りおよび生産性を向上する配線基板製造装置を提供する。
【解決手段】本発明に係る配線基板製造装置１における欠損検出部１１０は、絶縁膜における欠損を検出する。続いて、欠損数算出部１２０は、検出した絶縁膜における欠損のうち、交差部における欠損の数を算出する。そして、修正指示部１３０は、算出した欠損の数が０より多く、かつ、所定の閾値Ｔｈ１未満である場合に、交差部における欠損を修正すべきであると判断する。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、配線相互間で銅イオンマイグレーションによるショートが発生しにくいようにし、且つ、配線用の下地金属層を良好に形成する。
【解決手段】 配線７の銅からなる上部金属層９の表面にはポリイミド系樹脂等からなる第２の保護膜１０が設けられている。これにより、配線７相互間で銅イオンマイグレーションによるショートが発生しにくいようにすることができる。また、第１の保護膜５の平坦な上面に下地金属層８を形成しているので、配線７用の下地金属層８を良好に形成することができる。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにし、且つ、配線間でショートが発生しにくいようにする。
【解決手段】 銅からなる配線７の表面および銅からなる柱状電極１０の外周面には針状構造の酸化銅膜１１が設けられている。これにより、酸化銅膜１１が無い場合と比較して、エポキシ系樹脂等からなる封止膜１２が配線７の表面および柱状電極１０の外周面から剥離しにくいようにすることができる。また、酸化銅膜１１を形成する前に、配線７下以外の領域における導電性を有する変質層Ｃを完全に除去することにより、変質層Ｃに起因する配線７間でのショートの発生を確実に防止することができる。 （もっと読む）

【課題】露光条件が最適化される領域の配線と異なる方向の配線を必要とする領域の露光マージン不足を回避する。
【解決手段】半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上の第１の領域において、第１のデザインルールを適用して形成された、特定方向に沿って走る、複数の第１の配線と、
前記層間絶縁膜上の第２の領域において、前記第１のデザインルールと同じ第２のデザインルールを適用して形成された、前記特定方向に沿って走る、複数の第２の配線と、
前記層間絶縁膜中に形成され、同一電位となるべき少なくとも２つの前記第２の配線を電気的に接続して所望の配線パターンを形成する、接続部材と、
を備える。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにし、且つ、工程数を少なくする。
【解決手段】 保護膜５の上面全体に、スパッタにより形成されたチタン膜およば銅膜からなる２層構造の配線形成用金属膜７ａを形成する。次に、配線形成用金属膜７ａの上面にネガ型のドライフィルムレジストからなる柱状電極形成用メッキレジスト膜２３をパターン形成する。次に、配線形成用金属膜７ａをメッキ電流路とした銅の電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜２３の開口部２４内の配線形成用金属膜７ａの上面に柱状電極８を形成する。次に、柱状電極形成用メッキレジスト膜２３を剥離する。この場合、柱状電極形成用メッキレジスト膜２３は平坦性の極めて高い配線形成用金属膜７ａの上面に形成されているため、柱状電極形成用メッキレジスト膜２３のレジスト残渣が発生しにくいようにすることができ、且つ、工程数を少なくすることができる。 （もっと読む）