【課題】ゲート電極周辺の寄生容量を低減させることのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する。ゲート絶縁膜上に、その上部に絶縁膜を有するゲート電極を形成する。ゲート電極を形成した後、半導体基板とゲート電極を覆う第１シリコン酸化膜を形成する。第１シリコン酸化膜を形成した後、第１シリコン酸化膜を覆う第１シリコン窒化膜を形成する。第１シリコン窒化膜を形成した後、第１シリコン窒化膜を覆う第２シリコン酸化膜を形成する。第２シリコン酸化膜を形成した後、第２シリコン酸化膜をエッチングして、第２シリコン酸化膜をゲート電極の側壁部に残す。第２シリコン酸化膜をゲート電極の側壁部に残す工程の後、半導体基板に不純物拡散層を形成する。不純物拡散層を形成した後、第２シリコン酸化膜を除去する。第２シリコン酸化膜を除去した後、半導体基板を覆う第２シリコン窒化膜を形成する。 （もっと読む）

【課題】ダミービアが配置された半導体集積回路装置において、ダミービアに接続されたダミー配線の存在に起因する、設計容易性の低下や製造コストの増大といった問題を抑える。
【解決手段】半導体集積回路装置は、基板１と、基板１上に形成された３層以上の配線層２ａ〜２ｃとを有する。配線層２ａ，２ｂの間にダミービア１１が形成されており、配線層２ｂにダミービア１１と接続されたダミー配線１２が形成されている。ダミー配線１２は、スタックビア構造２０の配線層２ｂに形成された中間配線２４よりも、面積が小さい。 （もっと読む）

【課題】ゲート配線が保護膜に覆われた構造において、保護膜に発生するクラックがゲート配線に到達することを防止することにより、ゲート−エミッタ間のショート不良を防止する。
【解決手段】第１保護膜２５が表面電極１７およびゲート金属配線１８の間に配置されると共に、ゲート金属配線１８を覆っている。また、第２保護膜２６が第１保護膜２５の上に形成されている。この場合、第２保護膜２６は、第１保護膜２５のうちの少なくともはんだ２９に覆われる部分の上に形成されている。これにより、はんだ２９実装前に引っかき傷等によって第２保護膜２６にクラック３１が発生したとしても、当該クラック３１の進展を第１保護膜２５と第２保護膜２６との境界面で阻止することができる。 （もっと読む）

【課題】積層構造を有する柱状の複数のメモリセル間のショート発生を防止した不揮発性半導体記憶装置の製造方法を提供すること。
【解決手段】本発明は、マトリクス状に配置された柱状の複数のメモリセルＭＣを形成する工程と、直線上に並んだ一群のメモリセルの一方の底面に各々接触し、互いに平行なワードライン４７ａ，４７ｃ，４７ｅを形成する工程と、直線上に並んだ一群のメモリセルの他方の底面に各々接触し、互いに平行であり、かつワードラインと同一平面視で交差するビットライン５６ｂ，５６ｄを形成する工程とを含み、ワードラインを形成する工程では、複数のメモリセルのうち同じワードラインまたはビットラインに接触する一群のメモリセルの端部に位置する端部メモリセルＭＣｅ１，ＭＣｅ３と所定間隔を隔てて配置され、メモリセルＭＣと同じ積層構造を有するダミーメモリセルＤＭＣ１，ＤＭＣ２を形成する。 （もっと読む）

【課題】ゲート配線が保護膜に覆われた構造において、保護膜に発生するクラックがゲート配線に到達することを防止することにより、ゲート−エミッタ間のショート不良を防止する。
【解決手段】第１保護膜２５が表面電極１７およびゲート金属配線１８の間に配置されると共に、ゲート金属配線１８を覆っている。また、第２保護膜２６が第１保護膜２５の上に形成されている。この場合、第２保護膜２６は、第１保護膜２５のうちの少なくともはんだ２９に覆われる部分の上に形成されている。これにより、はんだ２９実装前に引っかき傷等によって第２保護膜２６にクラック３１が発生したとしても、当該クラック３１の進展を第１保護膜２５と第２保護膜２６との境界面で阻止することができる。 （もっと読む）

【課題】プログラム後の誤読み出しを抑制でき、高い信頼性を備える半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１上のチャンネル領域に形成されたゲート酸化膜３と、前記ゲート酸化膜３上に形成されたゲート電極４と、前記チャンネル領域の少なくとも一部に形成されたシリサイド層２と、を有し、前記シリサイド層２は、前記チャンネル領域のうち前記ゲート電極４の全体を除く領域の少なくとも一部を被覆する。 （もっと読む）

【課題】ハードマスク膜による焦点深度のマージンの低下及びアライメントマークの視認性の低下を防ぎ、且つ、セルフアラインドビアの形成を可能とすることにより、配線同士のショートによる歩留まりの低下を防止すると共に、配線同士の絶縁性を高め、その信頼性を向上させるようにする。
【解決手段】半導体装置の製造方法は、基板１０の上に、少なくとも１層の絶縁膜を含む層間絶縁膜１２を形成し、層間絶縁膜１２の上部に第１のマスク膜１６を埋め込むように形成し、層間絶縁膜１２及び第１のマスク膜１６の上に第２のマスク膜１７を形成し、第２のマスク膜１７を用いて、層間絶縁膜１２にビアホール１９を形成し、第１のマスク膜１６を用いて、層間絶縁膜１２に配線溝２０を形成し、ビアホール１９及び配線溝２０に導電性材料を埋め込むことにより、ビア及び配線を形成する。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線及びその製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３が形成され、層間絶縁膜１３上に第２配線層１４が形成されている。第１配線層１２と第２配線層１４との間の層間絶縁膜１３内にはコンタクト孔１５が形成される。コンタクト孔１５内には、一端が第１配線層１２に接続され、他端が第２配線層１４に接続された複数のカーボンナノチューブ１６が形成されている。さらに、層間絶縁膜１３と第２配線層１４との間にはストッパ膜１７が形成され、ストッパ膜１７の一部は複数のカーボンナノチューブ１６の前記他端間に充填されている。 （もっと読む）

【課題】 広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】 ガラス基板上に薄膜トランジスタ及び配線を有する半導体装置を製造する方法において、ガラス基板上に下地絶縁層を形成する工程と、前記下地絶縁層上に下地バリア層を形成する工程と、前記下地バリア層上にシード層を形成する工程と、前記シード層を前記配線に対応する形状にパターニングしてシード層パターンを形成する工程と、前記シード層パターンの表面に銅配線層を無電解めっき法で形成する工程と、前記銅配線層マスクとして前記下地バリア層をパターニングする工程と、前記銅配線層を被覆するように絶縁層を形成する工程とを備えたことを特徴する半導体装置の製造方法。 （もっと読む）

【課題】従来の半導体装置は、通常のコンタクトとシェアードコンタクトとを同時に形成することが難しくなり、接合リーク不良やコンタクト抵抗の上昇が発生する等の課題があった。
【解決手段】ロジックＳＲＡＭ部のゲート配線６の側壁に形成するサイドウォール９と、拡散層１１の表面に形成するシリサイド層１３とゲート配線６のシリサイド層１５とを電気的に接続するドープトポリシリコン１８と、ドープトポリシリコン１８と第１層アルミ配線とを電気的に接続するＷプラグ２６と、ロジックＳＲＡＭ部の拡散層１１の表面のシリサイド層と第１層アルミ配線とを電気的に接続するＷプラグ２５とを備えるものである。 （もっと読む）

【課題】層間絶縁膜の膜強度を十分に確保する。
【解決手段】第１の配線層絶縁膜と、第１の配線層絶縁膜に埋め込み形成されている複数の第１の銅配線８と、第１の銅配線８上及び第１の配線層絶縁膜上に形成されている層間絶縁膜（第２の低誘電率膜１０）と、を有する。層間絶縁膜上に形成されている第２の配線層絶縁膜と、第２の配線層絶縁膜に埋め込み形成されている複数の第２の銅配線１６と、を有する。第１、第２の配線層絶縁膜は、第１、第２の低誘電率膜（第１の低誘電率膜４、第３の低誘電率膜１１）を含む。層間絶縁膜は、第１及び第２の配線層絶縁膜よりも高強度である。 （もっと読む）

【課題】ソース／ドレイン領域のＰＮ接合部とコンタクト間のリーク電流を抑制する。
【解決手段】半導体基板（１）と、半導体基板（１）に形成されたＳＴＩ（Shallow Trench Isolation）構造（２）と、半導体基板（１）に形成され、ＳＴＩ構造（２）に隣接する拡散領域（１２）と、層間絶縁膜（１５）を貫通して拡散領域（１２）とＳＴＩ構造（２）とに到達する接続コンタクト（２０）と、拡散領域（１２）の側面と拡散領域（１２）の下の半導体基板（１）の側面に形成され、接続コンタクト（２０）と拡散領域（１２）の側面とを電気的に絶縁し、かつ、接続コンタクト（２０）と半導体基板（１）の側面とを電気的に絶縁する酸化膜（１９）とを具備する半導体装置を構成する。その半導体装置では、ＳＴＩ素子分離とソース／ドレイン領域のＰＮ接合部分の間のみに選択的に絶縁膜（酸化膜）を形成している。 （もっと読む）

集積回路編集のための銅の集束イオンビームエッチング用のエッチング促進剤はイオンビームによる隣接する誘電体の損失を防ぎ、隣接面上のスパッタされ再堆積した銅を非導電性にして電気的短絡を回避する。促進剤は分子中にＮ−Ｎ結合を有し、約７０〜２２０℃の沸点を有し、ヒドラジン及び水の溶液と、ヒドラジン誘導体と、メチル、エチル、プロピル及びブチルから選択された２つの炭化水素基によって飽和したニトロソアミン誘導体と、ニトロソアミン関連化合物と、四酸化窒素とを含み、好適にはヒドラジン一水和物（ＨＭＨ）、ヒドロキシエチルヒドラジン（ＨＥＨ）、ＣＥＨ、ＢｏｃＭＨ、ＢｏｃＭＥＨ、ＮＤＭＡ、ＮＤＥＡ、ＮＭＥＡ、ＮＭＰＡ、ＮＥＰＡ、ＮＤＰＡ、ＮＭＢＡ、ＮＥＢＡ、ＮＰＹＲ、ＮＰＩＰ、ＮＭＯＲ及びカルムスチン単独、又は四酸化窒素との組合せである。促進剤は高アスペクト比（深さ）の孔の銅をエッチングするのに有効である。
（もっと読む）

【課題】配線の設計自由度が高く、ゲート電極及びソース／ドレイン領域に接続されるコンタクト部の形成に問題が生じ難く、微細化プロセスに適した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）基体２１上にゲート電極３１を形成し、基体にソース／ドレイン領域３７及びチャネル形成領域３５を形成し、ソース／ドレイン領域３７上にゲート電極３１の頂面と同一平面内に頂面を有する第１層間絶縁層４１を形成した後、（ｂ）第１層間絶縁層４１に溝状の第１コンタクト部４３を形成し、（ｃ）全面に第２層間絶縁層５１を形成した後、（ｄ）第１コンタクト部４３の上の第２層間絶縁層５１の部分に孔状の第２コンタクト部５３を形成し、その後、（ｅ）第２層間絶縁層５１上に、第２コンタクト部５３と接続された配線６１を形成する各工程から成る。 （もっと読む）

【課題】縦型トランジスタにおいて、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートの抑制。
【解決手段】上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板に対して、柱状半導体層の上部に第２のドレイン／ソース領域を形成し、コンタクトストッパー膜を成膜し、コンタクト層間膜を成膜し、第２のドレイン／ソース領域上にコンタクトを形成し、ここでコンタクトの形成は、コンタクトのパターンを形成し、コンタクトのパターンを用いてコンタクト層間膜をコンタクトストッパー膜までエッチングすることにより、コンタクト用のコンタクト孔を形成し、コンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去することを含み、コンタクト用のコンタクト孔の底面の基板への投影面は、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周内に位置する。 （もっと読む）

【課題】 半導体ウエハ上に形成された第１の保護膜上にポリイミド系樹脂等からなる第２の保護膜を形成するとき、半導体ウエハが反りにくいようにする。
【解決手段】 所定の相隣接する２本の配線７の接続パッド部７ｂ間に形成された５本の引き回し線部７ｃおよびその両側における相隣接する２つの接続パッド部７ｂの周辺部を含む第１の保護膜５の上面に、スクリーン印刷法やインクジェット法等により、ポリイミド系樹脂等からなる第２の保護膜１０を形成する。この場合、当該５本の引き回し線部７ｃの互いに平行とされた部分がエレクトロマイグレーションに起因するショートが発生しやすい領域であるので、この領域のみを第２の保護膜１０で覆えば、当該領域でエレクトロマイグレーションに起因するショートが発生しにくいようにすることができる。この結果、第２の保護膜１０の形成領域を可及的に小さくすることができ、これにより半導体ウエハ２１が反りにくいようにすることができる。 （もっと読む）

【課題】 サブリソグラフィ・ピッチの構造体とリソグラフィ・ピッチの構造体との相互接続を形成する。
【解決手段】 サブリソグラフィ・ピッチを有する複数の導電線をリソグラフィでパターン形成し、複数の導電線の縦方向から４５度より小さい角度の線に沿って切断することができる。代わって、ホモポリマーと混合した共重合体を陥凹エリア内に入れて自己整合し、一定幅領域内にサブリソグラフィ・ピッチを有し、台形領域で隣接線間にリソグラフィ寸法を有する複数の導電線を形成することができる。さらに代わって、サブリソグラフィ・ピッチを有する第１の複数の導電線と、リソグラフィ・ピッチを有する第２の複数の導電線は、同じレベルでまたは異なるレベルで形成することができる。 （もっと読む）

【課題】半導体装置の再配線層において配線を狭ピッチ化して隣接する配線間距離が著しく近接しても、配線間でイオンマイグレーションを効果的に抑制する。
【解決手段】一方の主面１１ａに半導体デバイスおよび電極１１ｃが設けられた半導体基板１１と、一方の主面１１ａの上に形成された層間絶縁層１２と、層間絶縁層１２上において個々の配線パターンに沿って複数形成されたポリイミドからなる樹脂パターン部１３と、樹脂パターン部１３の上にそれぞれ形成された再配線層１４と、再配線層１４の上を封止する封止絶縁層１５とを有し、樹脂パターン部１３の側面１３ａが、配線パターンの長手方向に垂直な断面において凹凸状とされている。 （もっと読む）

【課題】
微細化したＭＯＳトランジスタを含む半導体装置において、リーク／ショートの可能性を抑制する。
【解決手段】
半導体装置の製造方法は、活性領域上に、ゲート絶縁膜とシリコン膜とを形成し、シリコン膜上方にゲート電極用レジストパターンを形成し、レジストパターンをマスクとして、シリコン膜を厚さの途中までエッチングしてレジストパターン下方に凸部を残し、レジストパターンを除去した後シリコン膜を覆うダミー膜を形成し、ダミー膜を異方性エッチングして、凸部の側壁にダミー膜を残存させつつ、平坦面上のダミー膜を除去し、ダミー膜をマスクとして、シリコン膜の残りの厚さをエッチングしてゲート電極を形成し、ゲート電極両側の半導体基板に、ソース／ドレイン領域を形成し、シリコン領域にシリサイドを形成する。 （もっと読む）

【課題】半導体装置において、配線間距離が近接してもイオンマイグレーションを防止し、大幅に遅延化させる。
【解決手段】一端１２ａが半導体基板１１の電極１１ｃと導通され、他端にランド部１３が設けられた再配線層１２と、ランド部１３の下面１３ｂにおいて半導体基板１１の一方の主面１１ａとの間に形成された絶縁樹脂ポスト部１４と、一方の主面１１ａを覆い、かつランド部１３の少なくとも一部が露呈されるように設けられた封止絶縁膜１５とを有する半導体装置１０において、再配線層１２は、一方の主面１１ａから所定の距離をおいて一方の主面１１ａに平行に延在される配線部１２ｂを有し、ランド部１３の径が配線部１２ｂの幅ｗよりも大きく、配線部１２ｂは、その長手方向に垂直な断面において周囲が全周にわたって、連続体からなる同一の前記封止絶縁膜によって覆われている。 （もっと読む）