【課題】電磁波検出素子の製造に際し、フォトダイオードなどの半導体層の下層に配置される層間絶縁膜の材料制約を緩和する。例えば、有機系材料からなる層間絶縁膜の配置を可能にする。
【解決手段】ＴＦＴアレイが形成された基板１の上に、ＴＦＴアレイを覆うように層間絶縁膜１２を形成した後、ＰＩＮ型のフォトダイオード層６の形成前に、フォトダイオード層６よりエッチング速度の遅いＩＺＯ膜１４を形成し、フォトダイオード層６の一部を、ＩＺＯ膜１４が露出するまでドライエッチング処理により除去してパターニングした後、露出したＩＺＯ膜１４をフォトリソグラフィー技術により除去してパターン化することにより下部電極１４ａを形成する。 （もっと読む）

【課題】生産性を向上することができ、凹部の計測を正確に行うことができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、第一絶縁膜１１中に形成された平膜状の第一遮光膜１２と、この第一遮光膜１２の上部に設けられ、複数の凹部１３１が形成された第二絶縁膜１３とを有する。遮光膜１２は、平面視において、中心から外郭までの距離が２μｍ以上であり、遮光膜１２上に第二絶縁膜１３の複数の凹部１３１が位置する。 （もっと読む）

【課題】表示装置用基板において十分な遮光性を有する多層配線構造を提供する。
【解決手段】画素電極と、これを駆動するためにゲート電極、ソース電極及びドレイン電極を備えた薄膜トランジスタと、各電極の層及び各電極を接続する配線の層で構成される多層配線とを形成した表示装置用基板であって、多層配線は、第１配線層６と、その上に配された第２配線層１５と、両配線層６，１５の間に配され且つ両配線層から層間絶縁膜７，９で絶縁された金属遮光層８とを含む。第１配線層６と第２配線層１５は、層間絶縁膜７，９を貫通して形成されたコンタクトホールを介して互いに電気的に接続している。コンタクトホールは、その側壁に露出した金属遮光層８の端面を電気的に絶縁被覆するためにサイドウォール１３ａが形成されている。 （もっと読む）

【課題】横方向および斜め上方向からの光の進入を低減でき、特性の変動が抑制されたフローティングゲート電極を有する不揮発性メモリの半導体装置を提供する。
【解決手段】メモリセルの周囲に設けられた第１遮光壁５０により画定された第１被遮光領域１０Ａと、メモリセルの周囲に設けられた第２遮光壁により画定された第２被遮光領域１０Ａ´と、第１遮光壁５０に設けられた第１開孔５２と、第２遮光壁に設けられ第１開孔５２と対向して位置する第２開孔５２´と、メモリセルと接続され、第１開孔５２から第１被遮光領域１０Ａの外側に引き出された第１配線層２４ａ，２４ｂ，２４ｃと、メモリセルと接続され、第２開孔５２´から第２被遮光領域１０Ａ´の外側に引き出された第２配線層２４ａ´，２４ｂ´，２４ｃ´と、少なくとも、第１被遮光領域１０Ａと第２被遮光領域１０Ａ´とに挟まれた領域の上方に設けられた遮光膜と、を含む。 （もっと読む）

【課題】 横方向および斜め上方向からの光の進入を低減でき、特性の変動が抑制された半導体装置を提供する。
【解決手段】 本発明の半導体装置は、第１半導体素子１２０を含み、その周囲に設けられた第１遮光壁５０により画定された第１被遮光領域１０Ａと、
第２半導体素子１２０´を含み、その周囲に設けられた第２遮光壁５０´により画定され、前記第１被遮光領域１０Ａと隣り合う位置に設けられた第２被遮光領域１０Ａ´と、 前記第１遮光壁５０に設けられた第１開孔５２と、
前記第２遮光壁５０´に設けられ前記第１開孔５２と対向して位置する第２開孔５２´と、
前記第１半導体素子１２０と接続され、前記第１開孔５２から前記第１被遮光領域１０Ａの外側に引き出された第１配線層２４と、
前記第２半導体素子１２０´と接続され、前記第２開孔５２´から前記第２被遮光領域１０Ａ´の外側に引き出された第２配線層２４´と、
少なくとも、前記第１被遮光領域１０Ａと前記第２被遮光領域１０Ａ´とに挟まれた領域の上方に設けられた遮光膜６０と、を含む。 （もっと読む）

【課題】材料や形成されたパターンが異なる複数の層が積層された構造の半導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくても平坦化でき、さらに基板材料を選ばず、簡便に平坦化を行う方法を提供することを課題とする
【解決手段】異なる層が複数積層されて形成された半導体装置において、絶縁膜に開口部を形成し、その開口部内に配線（電極）または半導体層を形成することにより、絶縁膜および配線（電極）または半導体層上に形成される絶縁膜に対してＣＭＰ法による研磨処理またはＳＯＧ膜の成膜による平坦化を行わなくても表面の平坦化を行うことができる。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性半導体記憶装置において、製造時にメモリセルを紫外線から保護する紫外線遮光膜を安定して形成できるようにする。
【解決手段】半導体基板１の上部にＸ方向に延びるビット線拡散層９と、半導体基板１の上にＹ方向に延びると共に電荷トラップ膜４及びゲート電極５からなるゲート構造体とを有する不揮発性半導体記憶装置に、ビット線拡散層３と接続される第１のコンタクト９が形成された第１の層間絶縁膜８と、該第１の層間絶縁膜８の上に形成された紫外線遮光膜１０及び第２の層間絶縁膜１１を貫通して下端部が第１のコンタクト９と接し且つ上端部が金属配線１３と接続される第２のコンタクト１２とを設ける構成とする。 （もっと読む）

【課題】記憶情報のセキュリティ性の高い半導体装置を製造工程数の増加を抑えて製造することのできる技術を提供する。
【解決手段】半導体基板１０の主面に細い配線Ｍ１ａと太い配線Ｍ１ｂとを形成した後、高密度プラズマＣＶＤ法によりこれら配線Ｍ１ａ，Ｍ１ｂを覆う絶縁膜２６を堆積し、さらに遮光膜２７および下層絶縁膜２８ａを順次堆積する。続いて下層絶縁膜２８ａの表面をＣＭＰ法により研磨して太い配線Ｍ１ｂの上の遮光膜２７を露出させ、さらに太い配線Ｍ１ｂの上の遮光膜２７を研磨して除去した後、上層絶縁膜２８ｂを堆積する。続いて太い配線Ｍ１ｂの上の絶縁膜２６および上層絶縁膜２８ｂに、太い配線Ｍ１ｂに達する接続孔２９ａを形成した後、接続孔２９ａの内部にプラグ３１を埋め込む。 （もっと読む）

【課題】受光素子への不要な光の浸入を防止することで、半導体装置の特性ずれを防止することを主たる目的とする。
【解決手段】半導体基板２の表面には、ホトダイオードから成る複数の受光素子３が島状に形成されている。半導体基板１の表面には、受光素子３で変換された電気信号を増幅するためのトランジスタ素子（増幅素子）等から成る集積回路４が形成されている。半導体基板２の側面及び裏面全体は絶縁膜１０で被覆されている。絶縁膜１０上には、パッド電極６と電気的に接続された配線層１１が形成されている。配線層１１上には電極接続層１２及びバンプ電極１４が形成されている。各受光素子３は、垂直方向から見た場合にバンプ電極１４の領域よりも内側に形成されている。 （もっと読む）

【課題】下層構造の影響を抑制して高精度にパターン形状管理を行うことができる配線構造およびその製造方法を提供すること。
【解決手段】基板１上の絶縁膜１１１に形成された配線パターン１１８と、基板１上の絶縁膜１１１における配線パターン１１８とは異なる領域に形成されて測定光が照射される測定用パターン１１９と、測定用パターン１１９の直下に形成された光透過抑制膜１０９とを備え、測定用パターン１１９は、配線パターン１１８と同一のパターンであり、光透過抑制膜１０９は、測定用パターン１１９を構成する絶縁膜１１１の材料の光透過率よりも小さい光透過率を有する材料からなることを特徴とする配線構造。 （もっと読む）

【課題】紫外線から受けるダメージを抑制することができ、且つ、小型化にも対応することが可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、半導体基板１０上に設けられたシリコン粒子３６を含む第１絶縁膜４０と、半導体基板１０と第１絶縁膜４０との間に設けられた電荷蓄積層１４を含むＯＮＯ膜からなる第２絶縁膜３４と、第２絶縁膜３４と第１絶縁膜４０との間に設けられたゲート電極２０と、ゲート電極２０を挟むように半導体基板１０内に設けられたビットライン２２と、を具備する半導体装置およびその製造方法である。 （もっと読む）

【課題】下地絶縁層の下層側に支持基板と別の材料からなる層を形成する場合でも、支持基板と半導体基板との貼り合わせ技術を好適に適用することのできる半導体装置、電気光学装置、および半導体装置の製造方法を提供する。
【解決手段】液晶装置などといった電気光学装置の素子基板などとして用いられる半導体層１０ｘでは、支持基板１０ｄの上に下地絶縁層１２が形成されているとともに、下地絶縁層１２の表面に電界効果型トランジスタ１０ｙが形成されている。支持基板１０ｅにおいて、電界効果型トランジスタ１０ｙのチャネル領域１ｘに対向する位置には凹部１０ｅが形成され、この凹部１０ｅには埋め込みゲート電極４ｘが形成されている。 （もっと読む）

【課題】ＴＦＴアレイ基板において、各配線間のクロストークを低減する。
【解決手段】ＴＦＴアレイ基板は、透明基板上に配置され、ゲート電極４ａが分岐して延在するゲート配線１と、下部絶縁膜を介してゲート電極４ａの上方を覆う半導体層３と、半導体層３を介してゲート電極４ａの上側にそれぞれ一部が重なりかつゲート配線１とは交差しないようにそれぞれ別個に配置されたソース／ドレイン電極４ｂ，４ｃと、ソース／ドレイン電極４ｂ，４ｃを覆う上部絶縁膜と、この上部絶縁膜の上側においてゲート配線１と交差する方向に配置され、ソース電極４ｂに接続された上部ソース配線８と、ドレイン電極４ｃに電気的に接続された透明な画素電極１１とを備え、少なくともゲート配線１と上部ソース配線８とが交差する交差部２１では、ゲート配線１と上部ソース配線８との間に上記上部絶縁膜が配置されている。 （もっと読む）

【課題】 埋込配線が形成される絶縁性基板の材料が耐熱性の高いものに限定されず、当該埋込配線の端子部の耐食性を向上でき、パターニングが少ない工程で且つ良好な膜厚精度で確実に行われる埋込配線の形成方法を提供する。
【解決手段】 絶縁性基板１の表面に形成したマスク１７を用いて絶縁性基板１の表面を選択的に除去し、配線パターンに対応する平面形状を持つ溝１８を形成する。マスク１７を除去せずに絶縁性基板１の表面全体に金属ナノ粒子インクを塗布し、加熱により仮硬化させて金属ナノ粒子インク膜２０を形成する。マスク１７の剥離により膜２０の当該マスク上にある部分を選択的に除去して溝１８の内部に膜２０を残す。加熱により溝１８内の膜２０を本硬化させ所望のゲート配線２を得る （もっと読む）

【課題】 ＥＰＲＯＭを搭載するＩＣチップにおいて、データを消去するメモリ素子（書換え可能な）とデータを消去したくないメモリ素子（データ冗長用）を同時に有する半導体装置を提供する。
【解決手段】 特定のメモリ素子の上に紫外光線を反射、吸収する遮光物を形成する。このことによりデータ消去性を調整できるようなメモリ素子を形成できるようにする。また、遮光物に開口することで、より消去制御性のよりメモリ素子とすることができる。 （もっと読む）

【課題】信頼性を確保しつつヒューズ素子の配列ピッチを狭くすることが可能な半導体装置を提供する。
【解決手段】レーザビームの照射により切断可能な複数のヒューズ素子１０１〜１０５と、平面的に見て複数のヒューズ素子間に位置し、レーザビームを減衰可能な減衰部材１４０とを備える。減衰部材１４０は複数の柱状体によって構成されている。これにより、切断すべきヒューズ素子から半導体基板側へ漏れ出したレーザビームＬは、複数の柱状体によって構成された減衰部材１４０によって吸収されるとともに、フレネル回折によって散乱する。これにより、このため、柱状体が過度のエネルギーを吸収することによって絶縁膜にクラックなどが生じることがなく、効率的にレーザビームを減衰させることが可能となる。 （もっと読む）

【課題】特に、横方向および斜め上方向からの光の進入を低減でき、特性の変動が抑制された半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体層に設けられた半導体素子と、
前記半導体素子の周囲に設けられた遮光壁５０と、
前記半導体素子に電気的に接続された配線層２６であって、前記遮光壁５０の設けられていない開孔５２から該遮光壁５０の外側に延伸された配線層２６と、を含み、
前記配線層２６は、前記開孔５２に位置している第１部分２６Ａと、該開孔５２の外側に位置し、該配線層２６の延伸方向と交差する分岐部２８を有することで該開孔５２の幅と同一以上の幅を有する第２部分２６Ｂと、を含むパターンを有し、
前記分岐部２８において、前記遮光壁５０の外側を向いた面は、その表面に凸部を有する。 （もっと読む）

【課題】特に、横方向および斜め方向からの光の進入を低減でき、特性の変動が抑制された半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体層１０に設けられた半導体素子と、
前記半導体素子の周囲に設けられた遮光壁５０と、
前記半導体素子に電気的に接続された配線層２６であって、前記遮光壁５０の設けられていない開孔５２から該遮光壁５０の外側に延伸された配線層２６と、を含み、
前記配線層２６は、前記開孔５２に位置している第１部分２６Ａと、該開孔の外側に位置し該第１部分２６Ａと比して大きい幅を有する第２部２６Ｂ分と、を含むパターンを有し、
前記第２部分２６Ｂの幅は、前記開孔５２の幅と同一以上の幅である。 （もっと読む）

【課題】特に、横方向および斜め方向からの光の進入を低減でき、特性の変動が抑制された半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体層１０に設けられた半導体素子と、
前記半導体素子の周囲に設けられた遮光壁５０と、
前記半導体素子に電気的に接続された配線層２６であって、前記遮光壁５０の設けられていない開孔５２から該遮光壁５０の外側に延伸された配線層２６と、を含み、
前記配線層２６は、前記開孔５２に位置している第１部分２６Ａと、該開孔の外側に位置し該第１部分２６Ａと比して大きい幅を有する第２部２６Ｂ分と、を含むパターンを有し、
前記第２部分２６Ｂの幅は、前記開孔５２の幅と同一以上の幅である。 （もっと読む）

【課題】ウエハレベルＣＳＰ化された半導体装置において、所定の入光面以外の面から光が入射することを抑制し、搭載された集積回路やデバイスなどが赤外〜紫外域の電磁波によって誤作動を生じないパッケージを実現するための構造を有する、半導体装置及び製造方法、並びにこの半導体装置を用いた電子部品を提供する。
【解決手段】本発明の半導体装置１０は、一方の面に電極３を備える半導体からなる基板２、前記基板の一方の面に配された絶縁部４、前記基板の他方の面に配された第一保護部６、を少なくとも備えた構造体１１を有する。また、半導体装置１０は、前記構造体の側面部の一部又は全部を被覆する第二保護部７を有することにより構成され、前記第一保護部及び前記第二保護部は何れも、遮光性を有することを特徴とする。 （もっと読む）