【課題】ゴーストや配線パターン等の写り込みを回避しつつ、高速動作を可能とする。
【解決手段】半導体装置１１は、第１面に半導体素子としての固体撮像素子１１Ａが形成された半導体基板１１１と、半導体基板１１１の第１面と反対側の第２面側に形成され、少なくとも一部に接地線を含む配線パターン１１６と、半導体基板１１１を第１面から第２面にかけて貫通し、固体撮像素子１１Ａと配線パターン１１６とを電気的に接続する貫通電極１１６ａと、半導体基板１１１の第２面と配線パターン１１６が延在する面（または層）との間に形成され、配線パターン１１６の接地線と電気的に接続されたＧＮＤプレーン１１７と、を備える。 （もっと読む）

【課題】画素における光のクロストーク等の光学特性を改善することにより、画素の微細化を実現することができる固体撮像装置を提供することである。
【解決手段】半導体基板に配され、光を電荷に変換する複数の光電変換素子（１１）と、半導体基板に配され、光電変換素子により変換された電荷を電圧に変換する第１の半導体領域（１３）と、第１の半導体領域に接続されたゲート電極を有し、第１の半導体領域により変換された電圧を増幅する増幅ＭＯＳトランジスタと、半導体基板を覆う絶縁膜（２３）と、絶縁膜上に配される金属配線層（４２）と、第１の半導体領域及び増幅ＭＯＳトランジスタのゲート電極とを金属配線層を介さず接続する第１の導電体（２１）と、半導体基板に配され、第１の半導体領域とは異なる第２の半導体領域（１８）と、第２の半導体領域と金属配線層の少なくとも一部とを接続する第２の導電体とを有する固体撮像装置が提供される。 （もっと読む）

【課題】光センサを有する半導体集積回路におけるスタンダードセル方式またはゲートアレイセル方式の各セルのレイアウト面積を低減する。
【解決手段】複数のセル３０１と、水平方向に延びており、前記複数のセルのそれぞれへ電源電圧を供給する電源ライン３０２とを備え、前記電源ラインは、半導体基板の上に配された多層配線構造における最上の配線層に含まれており、前記複数のセルのそれぞれは、信号を入力又は出力するためのポート３０８をそれぞれ有した複数の素子と、前記多層配線構造における前記最上の配線層より下の配線層と複数のプラグとを介して前記電源ラインと前記半導体基板とを接続することにより、前記素子へ前記電源電圧を供給する電源コンタクトブロック３０４とを含み、前記電源コンタクトブロックと前記複数の素子における複数のポートとは、前記水平方向における座標が異なるようにレイアウトされる。 （もっと読む）

【課題】消費電流及び抗折強度に優れる半導体装置の製造方法を実現する。
【解決手段】
半導体装置の製造方法は、第１面の表面部に設けられた拡散領域１２を備える半導体基板１１を準備する工程（ａ）と、半導体基板１１の第１面上に第１金属配線１４ａ及び１４ｂを形成する工程（ｂ）と、半導体基板１１を厚さ方向に貫通する貫通孔１５を形成する工程（ｃ）と、貫通孔１５内に、第１金属配線１４ｂの裏面から半導体基板１１の第２面にまで延びる貫通電極１６を形成する工程（ｄ）と、半導体基板１１の第２面に凹部１７を形成する工程（ｅ）と、凹部１７内に、貫通電極１６と電気的に接続された第２金属配線１８を形成する工程（ｆ）とを備える。 （もっと読む）

【課題】パッケージの端子数を増やさず、遮光膜の電位を固定する。
【解決手段】複数の画素が配列された画素部２０が形成された半導体基板１と、半導体基板１において、光入射面の反対側の面に形成され、画素部２０の駆動用信号線を含む配線３が形成された配線層１３と、半導体基板１の光入射面に形成され、複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜５とを備える。配線層１３に形成された、配線３の一部であるパッド６と、暗画素としてのフォトダイオード２Ａを遮光する遮光膜５とが配線１０により電気的に接続される。 （もっと読む）

【課題】多層配線の側壁による入射光の上方への乱反射を抑える。
【解決手段】複数の配線層１１５、１１７、１１９の少なくとも１つの配線層の側壁面が、複数の配線層１１５、１１７、１１９の上方から入射する光の入射方向に対して、光の受光側となる下方よりも光の入射側となる上方の方が長くなる逆方向のテーパ状に形成される。 （もっと読む）

【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた半導体層と、半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層とで積層されたゲート電極を含むゲート配線と、半導体層と前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、半導体層と電気的に接続され、第３の導電層と第４の導電層とで積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。 （もっと読む）

【課題】配線抵抗の低い半導体装置を提供すること、透過率の高い半導体装置を提供すること、または開口率の高い半導体装置を提供することを課題とする。
【解決手段】ゲート電極、半導体層、ソース電極又はドレイン電極を透光性を有する材料を用いて形成し、ゲート配線又はソース配線等の配線を透光性を有する材料より抵抗率が低い材料で設ける。また、ソース配線及び／又はゲート配線を、透光性を有する材料と当該透光性を有する材料より抵抗率が低い材料を積層させて設ける。これにより、配線抵抗が低く、透過率の高い半導体装置を提供することができる。 （もっと読む）

【課題】従来の光学素子に電界効果トランジスタを適用するとき、ＰＮ接合部の光リークを抑えるために、トランジスタの周囲に遮光領域を設定する必要が有り、回路面積が大きくなるという課題があった。また、反射光に対して遮光性が十分でないという問題があった。
【解決手段】本発明の電界効果トランジスタは、ゲート電極上に、ＰＮ接合部に平面的に重なるように遮光部材を有する。この遮光部材により、ＰＮ接合部を遮光することができる。また、電界効果トランジスタ面積が増大しないため、回路の面積を小さく設定できる。 （もっと読む）

【課題】スイッチング素子としてのトップゲート式ＴＦＴと、前記ＴＦＴを遮光するため
の遮光膜とが設けられた液晶表示パネルにおいて、遮光膜の材料としてＭｏを採用し、遮
光膜の被覆絶縁層にドライエッチング処理を施してＭｏの表面を露出させる場合にも、オ
ーバーエッチングによる遮光膜の消失を防げるようにした液晶表示パネルを提供すること
。
【解決手段】本発明の液晶表示パネル１は、遮光膜１１がＭｏからなり、かつ、遮光膜１
１と上層金属配線との電気的接続が、バッファ絶縁膜１２とゲート絶縁膜１４を貫通する
第１コンタクトホール２７を経て遮光膜１１と電気的に接続されていると共に層間絶縁膜
１６に被覆された第１導電部材２５と、層間絶縁膜１６を貫通する第２コンタクトホール
２８を経て層間絶縁膜１６の表面の金属配線と電気的に接続された第２導電部材２６と、
を経て行われている。 （もっと読む）

【課題】金属配線と金属酸化物を有する層を形成する際、電蝕といわれる腐食の発生をおさえることにより、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的とする。
【解決手段】配線は、耐酸化性金属からなる第１の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第２の層と、その上に形成された耐酸化性金属からなる第３の層からなる３層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第２の層の上面及び下面は第１及び第３の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。 （もっと読む）

【課題】ＣＭＰ（化学機会研磨）による、酸化膜界面の界面準位発生による画質低下を低減する。
【解決手段】層間絶縁膜３０を貫通する窓に埋め込まれて化学機械研磨により平坦化されたプラグ層５０と、前記層間絶縁膜３０上から前記プラグ層５０上に延在するように堆積されたＴｉ（チタン）膜と、前記Ｔｉ膜上に堆積されたＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層７０と、前記層間絶縁膜３０と前記Ｔｉ膜との間に形成され、水素を透過しない下敷膜５５とを備えることを特徴とする。 （もっと読む）

【課題】消費電流及び抗折強度に優れる半導体装置を実現する。
【解決手段】半導体装置１０は、半導体素子１１と、半導体素子１１の第１面の表面部に設けられた拡散領域１２と、半導体素子１１の第１面上に設けられた第１金属配線１４と、半導体素子１１を厚さ方向に貫通する貫通孔１５と、貫通孔１５内に設けられ、第１金属配線１４ｂの裏面に接し且つ半導体素子１１における第１面の反対側の第２面にまで延びる貫通電極１６とを備える。更に、半導体素子１１の第２面に設けられた凹部１７と、凹部１７内に設けられ、貫通電極１６に電気的に接続された第２金属配線１７とを備える。 （もっと読む）

【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。 （もっと読む）

【課題】多層構造のＵＶセンサチップ４１に対して、斜め上方から光が入射した場合は、遮光用メタル７１−１〜７１−３及び第４層メタル７３の間で光が反射し、回路部６０に到達し回路の特性が変化してしまうという課題がある。
【解決手段】ＵＶセンサチップ４１の遮光用メタル７１−１〜７１−３の外周を、上層から下層に向かってその上層の第４層メタル７３及び遮光用メタル７１−２〜７１−３３よりも内側に位置するようにしたことにより、斜め上方から入射する光が遮光メタル７１−１〜７１−３層間で反射して回路部６０に到達することが防止される。 （もっと読む）

【課題】開口率の高い半導体装置又はその製造方法を提供する。また、消費電力の低い半導体装置又はその製造方法を提供する。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。 （もっと読む）

【課題】従来の半導体装置の製造方法には、さらなる効率化が困難であるという課題がある。
【解決手段】第１基板４１に設けられた第１半導体層５１の表示面側に、平面視で第１半導体層５１の一部に重なる第１導電パターン１０７を形成する工程と、第１導電パターンをマスクとして第１半導体層５１に不純物を注入する第１注入工程と、前記第１注入工程の後に、第１導電パターン１０７の一部を除去して、第１導電パターン１０７と第１半導体層５１とが平面視で重なる領域である第１重畳領域１１３ａを縮小する縮小工程と、前記縮小工程の後に、ゲート電極部５７をマスクとして第１半導体層５１に前記不純物を注入する第２注入工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】プラグに対する信号配線層の接続抵抗を低減しながら暗電流を抑制する。
【解決手段】光電変換装置は、光電変換部と、前記光電変換部の上方に設けられ、画素における少なくとも前記光電変換部を除く領域を遮光する遮光層と、前記光電変換部で発生した電荷を電圧に変換する半導体領域と、前記半導体領域又は配線層にプラグを介して接続された信号配線層と、前記遮光層の下面に沿って配された第１のバリアメタル層と、前記信号配線層の上面又は下面に沿って前記信号配線層と前記プラグとの間に配された第２のバリアメタル層とを備え、前記第１のバリアメタル層は、前記光電変換部における暗電流を抑制するように、前記第２のバリアメタル層より水素吸蔵能力の低い材料で形成されており、前記第２のバリアメタル層は、前記信号配線層と前記プラグとの接続抵抗を低減するように、前記第１のバリアメタル層より比抵抗の小さい材料で形成されている。 （もっと読む）

【課題】レーザトリミングを行う際に、多層膜でレーザが反射した場合に生じる影響を十分に抑制できる薄膜抵抗を有する半導体装置を提供する。
【解決手段】薄膜抵抗９の下方において、薄膜抵抗９と対応する位置にレーザを全反射する金属膜６を配置する。このような構造では、薄膜抵抗９をトリミングする際に、基板上方からレーザを照射すると、薄膜抵抗９を貫通した後、薄膜抵抗９よりも下方に透過していくが、薄膜抵抗９の下方に金属膜６が配置されているため、金属膜６にて透過してきたレーザが全反射される。このため、金属膜６よりも下方にレーザが透過されないようにでき、レーザトリミングを行う際に、金属膜６よりも下方の多層膜でレーザが反射した場合に生じる影響を十分に抑制することが可能となる。 （もっと読む）

【課題】本発明は、異なる種類の複数のヒューズを積層した構成や、当該構成に対する具体的な救済及び半導体装置の識別付与の製造方法を提供することを目的とする。
【解決手段】
本発明の１つの実施形態では、所定の電圧値を印加、又は所定の電流値以上を流すことで切断される第１ヒューズと、レーザ光を照射することで切断される第２ヒューズと、レーザ光を反射するリフレクタ層とを備える半導体装置である、さらに、本発明の１つの実施形態に係る半導体装置では、第１ヒューズ上に絶縁層を介してリフレクタ層を積層し、リフレクタ層上に絶縁層を介して第２ヒューズを積層する。 （もっと読む）