電子装置（ＩＣＤ）は、集積回路（ＡＩＣ）とキャパシタンス素子（ＰＩＣ）とを備えている。集積回路（ＡＩＣ）には、複数の回路接点対（ＣＩ）が設けられている。キャパシタンス素子（ＰＩＣ）には、複数のキャパシタンス接点対（ＣＣ）が設けられている。キャパシタンス接点対（ＣＣ）の少なくとも一部のそれぞれの間にはキャパシタンスが存在する。複数のキャパシタンス接点対（ＣＣ）は、複数の回路接点対（ＣＩ）と対向する。キャパシタンス接点対（ＣＣ）の少なくとも一部は、回路接点対（ＣＩ）の少なくとも一部に対して、対ごとに電気的に結合される。
（もっと読む）

【課題】誘電体に生じる電解集中を解消して容量素子を小型化可能とした容量素子及びその製造方法及びこの容量素子を有する半導体装置及びその製造方法を提供する。
【解決手段】一対の電極間に誘電体を設けて構成した容量素子、及びこの容量素子を有する半導体装置であって、誘電体が積層される電極の積層面に窒化チタン層を形成した容量素子、及びこの容量素子を有する半導体装置において、窒化チタン層の上面をイオン照射またはプラズマ処理した後に有機溶剤で洗浄して平滑化する。特に、有機溶剤はフッ化アンモン系有機溶剤とする。 （もっと読む）

【課題】 下部電極の上端近傍で酸化タンタル膜が薄膜化するのを防ぎ、この部分での下部電極と上部電極の間のリークを防ぐことができる半導体装置及びその製造方法を得る。
【解決手段】 本発明に係る半導体装置は、凹部を有するシリコン酸化膜と、凹部内に形成された下部電極と、下部電極の上端近傍に設けられたシリコン窒化膜と、下部電極を覆うように形成された酸化タンタル膜と、酸化タンタル膜上に形成された上部電極とを有する。 （もっと読む）

【課題】高精細化に伴って画素数が増えると、垂直信号線に接続される画素数が増え、信号処理回路のキャパシタへの負荷が増大するため、キャパシタとしてより大きい容量のものが必要になる。
【解決手段】画素アレイ部１２の垂直画素列ごとに配されるＳ／Ｈ、ＣＤＳ回路１５１のキャパシタＣ１１，Ｃ１２を、従来の平面型キャパシタに代えて、スタック／トレンチキャパシタを用いて形成することで、キャパシタＣ１１，Ｃ１２の平面的な占有面積を変えることなく、キャパシタＣ１１，Ｃ１２の容量値を増大可能とする。 （もっと読む）

【課題】下部電極形成工程を別途設けることなく、少ない占有面積で大きな容量を持つＭＩＭキャパシタを備えた半導体装置及びその製造方法を提供する。
【解決手段】ＭＩＭキャパシタ形成領域Ａの第２の絶縁膜６には、Ｔａ／ＴａＮのようなバリア膜からなる下部電極１２とＡｌ₂Ｏ₃のような金属酸化膜からなる容量絶縁膜１３とＴｉＮのようなバリア膜からなる上部電極１４とを有するＭＩＭキャパシタ１５が形成されている。一方、配線形成領域Ｂの第２の絶縁膜６には、上部に設けられた第２配線部Ｗ２と下部に設けられた第２プラグ部Ｐ２が一体化形成されたバリア膜８ｂと導電膜９ｂからなる第２層配線１０ｂが形成されている。そして、ＭＩＭキャパシタ１５の下部電極１２と第２層配線１０ｂのバリア膜８ｂは共通のバリア膜を用いて同時に形成されたものである。 （もっと読む）

【課題】ＭＩＭ（金属−絶縁体−金属）キャパシタ（２４２／２５２）構造およびそれを形成する方法を提供すること。
【解決手段】第１パターン（２１６）および第２パターン（２１８）を有するデュアル・ダマシン・パターンで、半導体デバイス（２００）の誘電体層（２１４）をパターニングする。第２パターン（２１８）は、第１パターン（２１６）よりも深い。第１パターン中の誘電体層（２１４）の上に導電層（２２６）を形成し、第１パターン（２１６）中のこの導電層の上に導電層を形成する。第２パターン（２１８）の導電層（２２６）の上に、誘電体層（２３２）、導電層（２３４）、誘電体層（２３６）、および導電層（２３８）を配設する。導電層（２３４）、誘電体層（２３２）、および導電層（２２６）が、第１のＭＩＭキャパシタ（２５２）を形成する。導電層（２３８）、誘電体層（２３６）、および導電層（２３４）が、第１のＭＩＭキャパシタ（２５２）に並列な第２のＭＩＭキャパシタ（２４２）を形成する。
（もっと読む）

基板（１００)上に一時的な材料の部分（１）の形成を含む集積回路の製造方法であって、その基板の一部は吸収材料からなる集積回路の製造方法である。一時的な材料は、コバルト、ニッケル、チタン、タンタル、タングステン、モリブデン、ガリウム、インジウム、銀、金、鉄及び／又はクロムを含む。硬質部分（３、４）は、吸収材料からなる基板の部分に対向する一時的な材料（１）の部分の一側で基板と接触して形成される。前記回路は、一時的な材料が吸収材料からなる基板の部分に吸収される方法で加熱される。従って、実質的に材料が無い領域（Ｖ）は、一時的な材料（１）の部分の場所に形成される。その実質的に空の領域は、キャパシタの補強材の間に位置する誘電材料に置き換わることができる。
（もっと読む）

本発明は、強誘電体コンデンサ装置およびその製造方法にかかる。この製造方法は、基板を形成する工程と、この基板を貫通するようにコンタクトプラグを形成する工程とを含む。基板の上には電気絶縁層が形成され、この電気絶縁層上に第１の電極が形成される。さらに、第１の電極上には強誘電体層が形成され、強誘電体層上には第２の電極が形成される。第１の電極は、電気絶縁層を貫通して、プラグに電気接続されている。
（もっと読む）

【課題】 銅相互接続技術と両立性があるＭＩＭ構造体及びその製造方法を提供する。
【解決手段】 ＭＩＭキャパシタのための方法及び構造体であり、この構造体は、半導体基板上に形成された層間誘電体層と、層間誘電体層内に形成され、上面が層間誘電体層の上面と同一平面にある銅製下部電極と、該下部電極の上面と直接接する導電性拡散障壁と、導電性拡散障壁の上面と直接接するＭＩＭ誘電体と、ＭＩＭ誘電体の上面と直接接する上部電極とを備える電子デバイスを含む。銅の下部電極内に導電性拡散障壁を凹ませることができ、又は付加的な凹まされた導電性拡散障壁を設けることもできる。 （もっと読む）

本発明は、多機能誘電体層を基板上、特に基板上に露出している金属配線系上に形成する方法に関する。本発明の目的は、銅による配線を形成するための多機能パッシベーション層を容易に形成する方法を提供するとともに、エレクトロマイグレーション、ストレスマイグレーション、および接着性を向上させる方法を提供することにある。本発明によれば、更なる金属層（５）を、露出した金属配線（３）の表面上に堆積することによって、本発明の目的は達せられる。この金属層は少なくともその一部が非導電性の金属酸化物に変換され、誘電体層となっている。
（もっと読む）

【課題】 金属−絶縁物−金属キャパシタおよび配線構造を提供する。
【解決手段】 ダマシン工程を利用してＭＩＭキャパシタおよび配線構造を含む半導体装置を製造する。前記ＭＩＭキャパシタおよび配線構造は静電容量を増やしつつ同じ深さで形成する。 （もっと読む）

半導体基板は、共通の誘電層を有する垂直相互接続部および垂直キャパシタの両方を備えている。基板は、アセンブリを形成するために更なるデバイスと適切に組み合わせることができる。基板は、一方の面を第１のステップを含むエッチング処理で形成した後、基板の他方の面を第２のステップを含む処理で形成することができる。
（もっと読む）