【課題】スルーシリコンビアから形成されるグリッドマトリクスを用いて電力供給される集積回路を提供する。
【解決手段】集積回路構造は、基板を有するチップと、配電回路網とを含む。配電回路網は、基板を貫通し、グリッドを形成する複数の電力スルーシリコンビア（TSV）と、底部金属化層（M１）中に位置し、複数の電力TSVを、基板上の集積回路装置に結合する複数の金属線とを含む。 （もっと読む）

【課題】半導体集積回路チップ内部の回路モジュールへの電源供給を、動作モード毎に切り替えて使用する場合において、各電源端子から回路モジュールまで電源配線が迂回することなく接続できる半導体集積回路を提供する。
【解決手段】第１のＩＯセル７内部において、第１の共通電源配線９と、第１の電源端子１が、第１のスイッチ３を介して接続され、第２のＩＯセル８内部において、第１の共通電源配線９と、第２の電源端子２が、第２のスイッチ４を介して接続され、回路モジュール５が第１の共通電源配線９に接続される。各動作モードにおいて、回路モジュール５に供給する電源を切り替えることができ、かつ第１の共通電源配線９を構成することにより、第１、第２の電源端子１、２から回路モジュール５まで迂回することなく電源接続することが出来る。 （もっと読む）

【課題】電源線のレイアウト面積を広げることなく、コア回路とバイアス供給回路との間
の電圧降下を抑え、かつ、コア回路間の高速信号ノードを短縮できるようにする。
【解決手段】Ｓｉ基板１１にトランジスタＱ及び抵抗素子Ｒを有して高電位側の電源線と
低電位側の配線Ｄ１とバイアス供給用の配線Ｄ２とに接続されてトランジスタ動作をする
コア回路１と、Ｓｉ基板１１に設けられてコア回路１にバイアスを供給するバイアス供給
回路とを備え、コア回路１の中の定電流源用のトランジスタＱに、その一端が接続された
抵抗素子Ｒの他端がバイアス供給用の配線Ｄ２に接続され、この配線Ｄ２が接続された抵
抗素子Ｒの他端がコンタクトホール３５を介してバイアス供給用の配線Ｄ２よりも上層の
低電位側の配線Ｄ１に接続されるものである。 （もっと読む）

【課題】フリップチップ構造を有する半導体集積回路装置において、チップサイズを縮小して製造コストを削減できるようにする。
【解決手段】半導体集積回路装置は、複数の入出力セル１０５を有する半導体チップ１００と、半導体チップの表面上に形成された複数のパッド１０１、１０２と、半導体チップ１００の表面上に形成され、且つ複数の入出力セル１０５の少なくとも一部と複数のパッド１０１、１０２の少なくとも一部とを電気的に接続するパッド間配線１０３、１０４とを優している。複数のパッド１０１、１０２は、半導体チップ１００の中央部おいて四角格子状に配置され、且つ、半導体チップ１００の４つの隅部のうちの少なくとも一隅部において千鳥状に配置されている。 （もっと読む）

【課題】寄生抵抗、寄生容量を低減する。
【解決手段】基板に、第１配線層１１１と、前記第１配線層１１１の上層に層間絶縁膜１３２と、前記層間絶縁膜１３２の上面に開口部を有し前記層間絶縁膜にホール１１２Ａと、前記ホール１１２Ａ内壁面を被覆する第１金属層１１２と、前記第１金属層１１２で被覆されたホール１１２Ａ内に第２金属層１１３と、前記第１金属層１１２の上層に誘電絶縁膜１３５と、前記誘電絶縁膜１３５の上層に第２配線層１１４−１１６と、を備え、前記ホール１１２Ａ内壁面を被覆する第１金属層１１２が前記誘電絶縁膜１３５下層の下部電極の少なくとも一部を形成し、前記第２配線層１１４−１１６の前記下部電極に対向する部分が前記誘電絶縁膜上層の上部電極Ｐ１を形成し、前記下部電極、誘電絶縁膜１３５および上部電極Ｐ１によってコンデンサ１６０が形成されている。 （もっと読む）

【課題】高周波特性が良好な無線通信装置の提供。
【解決手段】無線通信用の半導体集積回路装置は、低雑音増幅回路110、低雑音増幅回路の入力用の第１のパッド103、グラウンド用の第２のパッド102および第３のパッド104を含む半導体チップと、半導体チップの周囲に配置された複数のリード（201〜209）と、第１のパッド103に接続された第１の導電性ワイヤと、第２のパッド102に接続された第２の導電性ワイヤと、第３のパッド104に接続された第３の導電性ワイヤを含み、第１のパッド103と第２のパッド102、および第１のパッド103と第３のパッド104は隣り合って配置され、第１のパッド103は、第２のパッド102および第３のパッド104の間に配置され、第１の導電性ワイヤは、第２の導電性ワイヤおよび第３の導電性ワイヤの間に配置されている。 （もっと読む）

【課題】
ボンディングワイヤの寄生インダクタンスによる共振回路の影響を抑制する。
【解決手段】
集積回路装置は，第１，第２の電源ドメインを有し，第１の電源ドメインは，第１及び第２の電源配線と，第１及び第２の電源配線間に設けられた内部回路と，第１及び第２の電源配線との間に電位差が発生したときに第１及び第２の電源配線との間を電気的に導通するクランプ回路とを有する。そして，クランプ回路と第１の電源配線との間と，クランプ回路と第２の電源配線との間，のいずれか１つまたは両方に設けられ，クランプ回路が導通するときに電流を流す接合素子とを有する。 （もっと読む）

【課題】アナログディジタル変換器が半導体基板上で占める面積の低減する。また、アナログディジタル変換器の高精度化を図る。
【解決手段】半導体基板２００上には、Ｐチャネルトランジスタ１０４ａを有するアナログスイッチが形成されている。アナログスイッチの上層には、アナログスイッチに重なる領域に、櫛形電極４０１・４０２・５０１・５０２が形成され、キャパシタが構成されている。 （もっと読む）

【課題】多層構造のオンチップインダクタ素子において、インダクタの表皮効果を低減してＱ値を向上させる。
【解決手段】単一のインダクタ配線１から構成される、又は複数のインダクタ配線１を上下に積層して並列接続したものから構成されるインダクタ配線層を３層以上有し、各インダクタ配線層は上下に積層されて直列接続されており、最上層と最下層のインダクタ配線層を除く中間層の各インダクタ配線層の実効的な膜厚が、該最上層及び最下層のインダクタ配線層の実効的な膜厚よりも大きいことを特徴とする、半導体基板上絶縁膜中のオンチップインダクタである。 （もっと読む）

【課題】本発明は、コンデンサの電圧依存による誤差を補正することができるデジタル−アナログ変換器及びこれを用いたアナログ−デジタル変換器を提供することを目的とする。
【解決手段】個別に入力用金属配線５２が接続され、該入力用金属配線から入力信号が入力される入力電極２０と、該入力電極と対向して配置され、出力信号が出力される出力電極３０、３０ｃ、３０ｄ、２０ａ、２０ｂとを含む単位容量８０を複数有するキャパシタアレイ９０を備えたデジタル−アナログ変換器１００であって、
前記入力用金属配線は、前記出力電極又は前記出力電極に接続された出力用金属配線５３を上面視的に囲むか、又は上方から覆うように配置されたガード配線部６０を有し、
該ガード配線部と、前記出力電極又は前記出力金属配線との間で形成される寄生静電容量Ｃｐ１を各単位容量で調整し、前記キャパシタアレイが有する積分非直線性誤差を補正することを特徴とする。 （もっと読む）

【課題】半導体装置の所望部を容易に測定するために、半導体装置内の配線層と接続する配線構造を提供すること。
【解決手段】本明細書に開示する半導体装置３０は、リード線１１と、リード線１１が接続された面Ｐ１の対向面Ｐ２が半導体装置本体２０の外面に接着された接続部１３と、少なくとも一部が半導体装置本体２０の外面上に形成され、一端１２ａが半導体装置本体２０内の配線層２１に接続され、他端１２ｂが接続部１３に接続される配線１２と、接続部１３を半導体装置本体２０の外面に接着して立設する接着部１４と、を有する。 （もっと読む）

【課題】配線層の溶出、および酸化を抑制する半導体装置、およびその設計方法を提供する。
【解決手段】接続コンタクトに接続される金属配線の配置を決定するステップと、接続コンタクトを設けるためのスルーホールの配置を決定するステップとを具備する半導体装置に設計方法を適用する。ここで、金属配線の配置を決定するステップは、（ａ）スルーホールによって露出する金属配線の領域を特定するステップと、（ｂ）金属配線に付帯する容量を特定するステップと、（ｃ）容量が蓄える電荷が、領域を介して金属配線から極性溶媒に移動したときの領域の損傷を抑制するように、金属配線の配置を決定するステップとを含むものとする。 （もっと読む）

【課題】キャリブレーション用の測定パターンを必要とせずに、半導体容量を正確に測定できる半導体装置を提供すること。
【解決手段】第１導電型の半導体基板１００の表面部には、第２導電型のウェル１０６が形成されている。第２導電型のウェル１０６の表面部には、金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８が形成されている。金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８上には、それぞれコンタクト１０３−１〜１０３−３が形成されている。コンタクト１０３−１〜１０３−３上には、それぞれ金属配線層１０１−１〜１０１−３が形成されている。寄生容量１１１〜１１４を除く容量１０９をメータ１１０によって測定するために、金属配線層１０１−１〜１０１−３には、それぞれメータ１１０の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。 （もっと読む）

【課題】貫通電極を有する半導体基板の電極から供給する電源の劣化や、半導体基板側から発生する電源ノイズによる影響を低減できる固体撮像装置を提供する。
【解決手段】半導体基板１０の第１の主面に形成された撮像素子２１と、基板１０の第１の主面に対向する第２の主面上に形成されたハンダボール１８と、基板１０に空けられた貫通孔内に形成された絶縁膜３５と、貫通孔内の絶縁膜３５上に形成された貫通電極３７と、基板１０の第１の主面の貫通電極３７上に形成された内部電極３２とを備える。基板１０の第１の主面に対して垂直な方向から見たとき、絶縁膜３５と基板１０が接する外形は、内部電極３２の外形より大きい。 （もっと読む）

【課題】ＥＳＤによる半導体内部回路の破壊を防止し、かつミリ波・準ミリ波帯のような高周波領域において当該半導体内部回路の高周波特性が劣化しないＥＳＤ保護回路を提供する。
【解決手段】本発明の静電気放電保護回路は、半導体集積回路に接続され、静電気放電から前記半導体集積回路を保護する静電気放電保護回路であって、導電性半導体基板１０と、前記導電性半導体基板１０の上方に形成された誘電体層１３ｂと、前記誘電体層１３ｂの表面上に形成されている第２の配線層１５とを備え、前記第２の配線層１５は、一端がパッドに接続され、他端が前記半導体集積回路に接続された第１の信号線１７と、一端が前記第１の信号線１７に接続され、他端が接地された第２の信号線１８とを含む。 （もっと読む）

【課題】簡単な回路でラッシュカレントを抑制し、安定した電源電圧の供給を可能にする。
【解決手段】 入力電源線と出力電源線との間の導通を制御する１つ以上の第１のトランジスタＴＰ１と、前記入力電源線と前記出力電源線との間の導通を制御する１つ以上の第２のトランジスタＴＰ２と、前記第１のトランジスタに接続された第１の制御線に前記１つ以上の第１のトランジスタを駆動するための第１の制御信号を供給する第１のバッファＢ１と、前記第１の制御線を介して前記第１の制御信号が供給されて前記１つ以上の第２のトランジスタを駆動するための第２の制御信号を発生して前記１つ以上の第２のトランジスタに接続された第２の制御線に供給する第２のバッファＢ２と、前記第１の制御線と前記出力電源線との間に接続された１つ以上のコンデンサＣ１とを具備したことを特徴とする。 （もっと読む）

【課題】低歪み特性、低消費電流のスイッチ回路を提供する。
【解決手段】少なくとも１つの第１の端子、複数の第２の端子及び前記第１の端子を前記第２の端子のいずれか１つと接続させるスイッチ素子を有するスイッチ部と、外部からの端子切替信号により前記スイッチ素子を駆動するドライバ部と、負荷変動に対する応答特性が第１の状態と、負荷変動に対する応答特性が前記第１の状態よりも遅い第２の状態とを有し、前記ドライバ部に電源を供給するＤＣ−ＤＣ変換部と、前記端子切替信号の変化に対応した第１の時間は前記ＤＣ−ＤＣ変換部を前記第１の状態に制御し、前記第１の時間以外の第２の時間は前記ＤＣ−ＤＣ変換部を前記第２の状態に制御することにより前記ＤＣ−ＤＣ変換部の前記第２の状態を定常状態とするように制御する電源制御部と、を備えることを特徴とするスイッチ回路が提供される。 （もっと読む）

【課題】 半導体プロセスに対してコンタミの影響のない信号伝送装置の製造方法を提供
する。
【解決手段】 支持基板２上に所定の空隙をもって配置された第１のコイル８と、第１の
コイル８と絶縁層１０を介して対向配置された第２のコイル１１とを形成した後、軟磁性
体を第１のコイル８、第２のコイル１１および絶縁層１０の周囲に形成する。その後、第
１のコイル８および第２のコイルを送信回路３および受信回路４と電気的に接続し、信号
伝送装置を製造する。 （もっと読む）

【課題】誤動作しないＥＳＤ保護回路を提供する。
【解決手段】出力端と、低電圧端と、高電圧端と、前記出力端と前記低電圧端との間に接続された第１のトランジスタと、前記第１のトランジスタの制御電極と前記高電圧端との間に接続され、過電圧によりブレークダウンする第１のツェナーダイオードと、前記出力端と前記高電圧端との間に接続され、前記出力端に過電圧が印加されたとき前記高電圧端に電流を流す第１のダイオードと、を備えたことを特徴とするＥＳＤ保護回路が提供される。 （もっと読む）

上部ポストパッシベーション技術および底部構造技術を使用する、集積回路チップの頂部にオーバーパッシベーションスキームを、集積回路チップの底部に底部スキームを備える集積回路チップおよびチップパッケージが開示される。集積回路チップは、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板、またはセラミック基板などの外部回路もしくは構造に、オーバーパッシベーションスキームまたは底部スキームを通じて接続することができる。関係する加工技術も説明されている。 （もっと読む）