集積磁気膜強化インダクタ及び集積磁気膜強化インダクタの形成方法が開示される。集積磁気膜強化インダクタが、第一部分及び第二部分を有するインダクタ金属部（５３０）、インダクタ金属部に結合された上端金属部または底金属部（５３２）、及びインダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかで配置される分離膜（５４４）を備える。分離膜が、磁気膜のような磁気材料部（５３６）を備える。
（もっと読む）

【課題】本発明は、プラズマ原子層堆積法（プラズマＡＬＤ法）の下地の絶縁膜の絶縁性能を低下させず、プラズマＡＬＤ法での膜形成により高精度の抵抗素子の形成を可能にする。
【解決手段】表面が絶縁性（例えば絶縁層１２）を有する基板１０に、熱的原子層堆積法によって第１抵抗層２１を形成する第１工程と、プラズマ原子層堆積法によって前記第１抵抗層２１上に前記第１抵抗層２１と同種の第２抵抗層２２を形成する第２工程を有する。 （もっと読む）

【課題】半導体プロセス親和性に優れる酸化物イオン伝導体を適用し、且つ低電圧で駆動できるスイッチング素子、スイッチング素子の製造方法、電子デバイス、論理集積回路及びメモリ素子を提供する。
【解決手段】スイッチング素子は、第１電極１１と、第２電極１２と、第３電極１３と、酸化物を含有するイオン伝導層と、を有し、第１電極１１は、イオン伝導層に電子を供給し、第１及び第３電極の少なくとも１以上の電極は、イオン伝導層に金属イオンを供給し、金属イオンは、電子を受け取ってイオン伝導層中で金属を形成し、金属は、第１及び第２電極間を接続し、第３電極１３は、第１及び第２電極間を接続する金属の形成及び消去を制御し、イオン伝導層は、第１電極１１と第２電極１２と第３電極１３とに接して設けられ、酸化物の結晶化温度で結晶化した酸化物の結晶よりも小さい結晶である微結晶を含有し、微結晶は、結晶粒界を形成することを特徴とする。 （もっと読む）

【課題】信頼性の高い半導体装置を製造できるようにする。
【解決手段】半導体膜１１に不純物を注入する工程と、半導体膜１１上にレジストパターン１６を形成し、不純物を注入した半導体膜１１をエッチングによりパターニングして抵抗素子２３を形成する工程と、レジストパターン１６をアッシングにより除去すると共に抵抗素子２３の側面に保護膜２４を形成する工程と、抵抗素子２３をレジスト膜３０で覆う工程と、抵抗素子２３内から不純物が外方に拡散することを抑制し、抵抗素子２３の不純物濃度を所定値以上に保持する膜厚に保護膜２４の厚さを維持しながらレジスト膜３０を除去するウェットプロセスを行う工程を含む。 （もっと読む）

【課題】線形性に優れた半導体抵抗素子を提供する。
【解決手段】本発明の半導体装置は、ＧａＡｓ基板１０１上に形成され、３−５族化合物半導体から構成されるＨＢＴ１３０と、ＧａＡｓ基板１０１上に形成され、ＨＢＴ１３０を構成する半導体エピタキシャル層の少なくとも１層から構成される半導体抵抗素子１２０とを備え、半導体抵抗素子１２０は、ヘリウム不純物を含む。 （もっと読む）

【課題】従来の半導体装置では、寄生Ｔｒのオン電流が半導体層表面を流れることで、素子が熱破壊するという問題があった。
【解決手段】本発明の半導体装置では、ドレイン領域としてのＮ型の拡散層９にＰ型の拡散層１４及びドレイン導出領域としてのＮ型の拡散層１０が形成される。そして、Ｐ型の拡散層１４は、ＭＯＳトランジスタ１のソース−ドレイン領域間に配置される。この構造により、ドレイン電極２８に正のＥＳＤサージが印加され、寄生Ｔｒ１のオン電流Ｉ１が流れた場合にも、寄生Ｔｒ１のオン電流Ｉ１の電流経路がエピタキシャル層深部側となることで、ＭＯＳトランジスタ１の熱破壊が防止される。 （もっと読む）

【課題】半導体装置の高集積化と供に、メモリ装置のキパシタで容量値の確保のために、酸素欠損のない高誘電率膜を形成する装置の製造方法を提供する。
【解決手段】誘電体膜を形成する工程と、酸化性ガスを供給して誘電体膜に対して酸化処理を行う工程を複数回、断続的に繰り返す熱処理工程と、を有する誘電体膜を備えた半導体装置の製造方法。 （もっと読む）

【課題】高誘電率でありかつリーク電流を低減することが可能なゲート絶縁膜を備えた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１１上に設けられ、かつランタンアルミシリコン酸化物若しくは酸窒化物を含む第１の誘電体膜２３と、第１の誘電体膜２３上に設けられ、かつハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び希土類金属のうち少なくとも１つを含む酸化物若しくは酸窒化物を含む第２の誘電体膜２４と、第２の誘電体膜２４上に設けられた電極１４とを含む。 （もっと読む）

【課題】高耐圧のノイズやサージから内部回路を守るＥＳＤ保護素子であり、要求される条件により合わせ込みやすい構造のＥＳＤ保護素子を提供する。
【解決手段】高耐圧を有する半導体装置をノイズやサージから守るＬＯＣＯＳオフセット型Ｎチャネル型ＭＯＳを利用したＥＳＤ保護素子１００において、ドレイン側のＬＯＣＯＳ酸化膜-コンタクト間距離１４の内側に抵抗領域１５を設け、この抵抗領域１５の距離を変えることにより、ＥＳＤ保護素子の動作時における寄生バイポーラトランジスタのオン状態を保持する保持電圧を容易に調整することが可能となる。 （もっと読む）

【課題】デプレッション型ＭＯＳトランジスタとエンハンス型ＭＯＳトランジスタによって形成される基準電圧発生回路装置の面積を大きくすることなく基準電圧の温度特性を向上させる。
【解決手段】デプレッション型ＭＯＳトランジスタの濃度プロファイルを、第一導電型チャネル領域の基板表面側の不純物濃度が薄く、かつ前記第一導電型チャネル領域と第二導電型の基板領域もしくはウェル領域にて形成されるＰＮ接合付近の前記第一導電型チャネル領域の不純物濃度が濃くなるように制御することで基準電圧の温度特性を向上させる。 （もっと読む）

【課題】電気特性の制御された酸化物半導体層を用いて作製された抵抗素子及び薄膜トランジスタを利用した論理回路、並びに該論理回路を利用した半導体装置を提供する。
【解決手段】抵抗素子３５４に適用される酸化物半導体層９０５上にシラン（ＳｉＨ_４）及びアンモニア（ＮＨ_３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって形成された窒化シリコン層９１０が直接接するように設けられ、且つ薄膜トランジスタ３５５に適用される酸化物半導体層９０６には、バリア層として機能する酸化シリコン層９０９を介して、窒化シリコン層９１０が設けられる。そのため、酸化物半導体層９０５には、酸化物半導体層９０６よりも高濃度に水素が導入される。結果として、抵抗素子３５４に適用される酸化物半導体層９０５の抵抗値が、薄膜トランジスタ３５５に適用される酸化物半導体層９０６の抵抗値よりも低くなる。 （もっと読む）

【課題】高い誘電率を示すキャパシタ用絶縁膜は、キャパシタに用いられた際にリーク電流が増大する。
【解決手段】２つの電極の間に挟まれて用いられるキャパシタ用絶縁膜を、チタン酸ストロンチウム又はチタン酸バリウムストロンチウムのチタンサイトの一部がハフニウム元素で置換された結晶から形成する。 （もっと読む）

基板（基材）上で論理デバイスを製造すること、論理デバイスの表面上に中間半導体基板を形成すること、およびその中間半導体基板上にキャパシタレスメモリセルを製造することを含む集積回路を製造するための方法である。論理デバイスの表面上に形成されるキャパシタレスメモリセルを備える集積回路もまた開示される。それらは、そのような集積回路を含むマルチコアマイクロプロセッサとして使用される。
（もっと読む）

【課題】ＰＩＮダイオードとＭＩＭキャパシタとを備え、その製造工程の短縮を可能とする構造を有する半導体装置を提供する。
【解決手段】ＧａＡｓ基板１０Ａ上に、オーミック電極４２ａ、４４ａを備えたＰＩＮダイオードと、下側電極４５と上側電極４８ｃとの間に誘電体層４６が介在するＭＩＭキャパシタとが設けられた半導体装置であって、ＰＩＮダイオードは、ＧａＡｓ基板１０Ａ上に設けられたｎ型半導体層３２およびｐ型半導体層３８と、ｎ型半導体層３２上に設けられた第１のオーミック電極４２ａと、ｐ型半導体層３８上に設けられた第２のオーミック電極４４ａとを具備し、下側電極４５は第１のオーミック電極４２ａと同じ構造を有し、かつ、ＧａＡｓ基板１０Ａと下側電極４５との間には絶縁膜４０が設けられている。 （もっと読む）

【課題】垂直ＭＯＳＦＥＴデバイス及び容量に関連したプロセス及び構成を提供する。
【解決手段】半導体デバイスは半導体材料の第１の層と、第１の層中に形成された第１のソース／ドレイン領域を有する電界効果トランジスタを含む。チャネル領域は、第１の層上に形成され、第２のソース／ドレイン領域２３５はチャネル領域上に形成される。集積回路構造は底部プレート２６６、誘電体層２５８及び最上部容量プレート２５９を有する容量を更に含む。作製方法において、電界効果トランジスタのソース領域及びドレイン領域から成るグループから選択された第１のデバイス領域が、半導体層上に形成される。第１の電界効果トランジスタゲート領域２６５が、第１のデバイス領域上に形成される。間にはさまれた誘電体層を有する最上部及び底部層も、半導体層上に形成される。別の実施例において、容量層は半導体層中に形成された溝又は窓内に形成される。 （もっと読む）

【課題】 誘電体キャパシタを構成する電極として好適に用いることができる新規な金属薄膜およびその製造方法を提供する。
【解決手段】 本発明の金属薄膜は、
所与の基体の上方に設けられた面心立方型結晶構造を有する金属の薄膜であって、
前記薄膜は、（１１１）面が優先配向し、かつ、その表面には、前記基体の表面と平行ではない（１００）面が表出している。また。本発明の金属薄膜において、前記面心立方型結晶構造を有する金属は、Ｐｔ、ＩｒおよびＲｕの群から選ばれる少なくとも１つを含むことができる。 （もっと読む）

【課題】
厚い配線を形成すると、絶縁膜との間に剥離が生じやすい。
【解決手段】
半導体装置は、複数の半導体素子を形成した半導体基板と、半導体基板上方において、半導体基板表面とほぼ平行な第１レベルに延在する第１の配線パターンであって、異なるレベルの配線またはパッドとの接続領域を含む平面形状を有し、第１の厚さを有する主配線領域と主配線領域の側壁から１つ以上の段差を形成して外側に張り出し、第１の厚さより薄い第２の厚さを有し、主配線領域から連続する張り出し配線領域とを有する第１の配線パターンと、第１の配線パターンを囲む第１の絶縁領域と、を有する。 （もっと読む）

【課題】高い信頼性を有し、微細化に好適な構造の保護ダイオードを備えた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板３２の第１領域１１に形成された絶縁ゲート電界効果トランジスタ１２と、第１領域１１に隣接する第２領域１３に形成され、絶縁ゲート電界効果トランジスタ１２のゲート絶縁膜３４より厚く、且つ高濃度に不純物を含有するシリコン酸化膜４０と、シリコン酸化膜４０上に形成されたポリシリコン層内に複数のＰＮ接合を有するとともに、絶縁ゲート電界効果トランジスタ１２のゲートとソースとの間に接続され、絶縁ゲート電界効果トランジスタ１２のゲート破壊を防止する保護ダイオード１４と、を具備する。 （もっと読む）

【課題】トランジスタのリーク電流の低減。
【解決手段】半導体材料の表面に沿って互いに隣接する、シリサイド化される金属を含有する複数の電気素子要素と、複数の電気素子要素を覆い、電気素子要素に含まれる金属が実質的にシリサイド化しない温度で薄膜形成したシリコンを含む保護絶縁膜と、を備える半導体装置が提供される。上記半導体装置において、保護絶縁膜は、シリコンおよび窒素を含有できる。保護絶縁膜は、２６０℃以下の温度で薄膜形成した窒化シリコン膜であってよく、好ましくは１００℃以下の温度で薄膜形成した窒化シリコン膜である。 （もっと読む）

【課題】トランジスタのリーク電流の低減。
【解決手段】半導体材料の表面に沿って互いに隣接する複数の電気素子要素と、複数の電気素子要素を覆う、シリコンを含まない下層保護絶縁膜と、下層保護絶縁膜の上に配置され、シリコンを含む上層保護絶縁膜と、を備える半導体装置が提供される。上記半導体装置において、複数の電気素子要素の少なくとも一つは、シリサイド化される金属を含有でき、下層保護絶縁膜は、電気素子要素に含有される金属と上層保護絶縁膜に含有されるシリコンとの接触を阻害できる。下層保護絶縁膜は、比誘電率が１０以上の高誘電体層を有してよい。上層保護絶縁膜は、シリコンおよび窒素を含有することができる。 （もっと読む）