【課題】製造効率を向上すると共に、内部回路の保護を的確に行うことを容易に可能にする。
【解決手段】ＥＳＤ保護素子１０１の高濃度不純物領域１２１ＳＨ，１２０ＤＨ，１２２ＳＨを、ゲート電極１１１Ｇ，１１２Ｇの下方に形成しない。高濃度不純物領域１２１ＳＨ，１２０ＤＨ，１２２ＳＨを、半導体基板１００の面（ｘｙ面）にて、少なくとも低濃度不純物領域１２１ＳＬ，１２１ＤＬ，１２２ＤＬ，１２２ＳＬを介してゲート電極１１１Ｇ，１１２Ｇの側部に位置するように形成する。また、高濃度不純物領域１２１ＳＨ，１２０ＤＨ，１２２ＳＨを、低濃度不純物領域１２１ＳＬ，１２１ＤＬ，１２２ＤＬ，１２２ＳＬおよび不純物領域１２１ＳＭ，１２０ＤＭ，１２２ＳＭよりも深い位置まで形成する。 （もっと読む）

【課題】 チップ面積を大きくし過ぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供する。
【解決手段】 本発明の電界効果トランジスタは、
半導体層上に、ゲート電極１１０と、ドレイン電極１０９と、ソース電極１０８と、保護ダイオード（保護ダイオード電極）１１１とが配置され、
ドレイン電極１０９が、保護ダイオード１１１の周囲の一部もしくは全部を囲む状態で形成されているか、または、
ドレイン電極１０９は、複数であり、複数のドレイン電極１０９の少なくとも一対のドレイン電極間に、保護ダイオード１１１が配置されるように形成されていることを特徴とする。 （もっと読む）

【課題】保護膜の平坦化を図ると共に、保護膜から第１及び第２の抵抗層に導入される水素イオンの量を同じにして、両者の抵抗値を同じにする。
【解決手段】半導体基板１０上に、互いに隣接して線状に延びる第１及び第２の抵抗層１２Ａ，１２Ｂが形成され、それらを覆って、層間絶縁膜１３が形成されている。層間絶縁膜１３上には、複数のダミーメタル１５が形成され、それらを覆って水素イオンを含むプラズマ窒化膜１６が形成されている。ダミーメタル１５と第１の抵抗層１２Ａのオーバーラップ部ＯＬＡと、ダミーメタル１５と第２の抵抗層１２Ｂのオーバーラップ部ＯＬＢは同一パターンとなっている。 （もっと読む）

【課題】リーク電流の少ない静電気保護素子を提供する。
【解決手段】半導体基板１００ｎと、半導体基板内に形成され、第１の導電型の不純物が拡散された第１のウェル１０１と、第１のウェル内に、第１のウェルの一部の領域を挟んで形成され、第２の導電型の不純物が拡散されたコレクタ領域１１０及びエミッタ領域１１２と、第１のウェル内に、前記エミッタ領域と分離する第１の分離領域１０２を挟んで形成され、第１のウェル内に拡散された不純物の濃度よりも高い濃度の、第１の導電型の不純物が拡散されたベース拡散領域１１４と、前記エミッタ領域下方から前記エミッタ領域と前記ベース拡散領域との間までの第１のウェル内の領域に形成され、第２の導電型の不純物が拡散された拡散領域１０３ａとを備えた静電気保護素子。 （もっと読む）

【課題】ＳＯＳ基板の異方性を低減して半導体装置のデバイス特性の面内均一性を向上する。
【解決手段】絶縁体基板１０１の主面上にＳｉ層（またはＳｉ基板）１００を有する半導体装置１０において、絶縁体基板１０１はサファイア基板１０１であり、絶縁体基板１０１の主面はｃ面である。サファイア基板１０１において異方性の少ないｃ面にＳｉ層１００を形成するので、Ｓｉ層１００上に形成された半導体装置１０のデバイス特性の面内均一性を向上することができる。 （もっと読む）

【課題】Ｎ、Ｏ、Ｔａの元素組成プロファイルが安定し、抵抗膜中にＮを安定して含有し、Ｏが少なく、化学量論的な組成に近いＴａＮ膜が得られ、耐酸化性が優れていて信頼性が高いオーディオ用抵抗体の製造方法を提供する。
【解決手段】基板上に絶縁膜を形成し、前記絶縁膜上に、ＴａＮ膜を含む抵抗膜をパターン形成する。そして、前記抵抗膜上に層間絶縁膜を形成し、その後、前記抵抗膜を７５０乃至１１００℃で焼鈍する。その後、前記層間絶縁膜上に、前記抵抗膜に接続された抵抗引き出し用の電極を形成する。 （もっと読む）

【課題】Ｔｉ及びＡｌを含有するほかに、Ｎを任意成分として含むことがあるアモルファス膜を導電性バリア層として用いる。
【解決手段】基板２２の第１主面２２ａの上側に、導電性バリア層１４と、導電性バリア層の上側に形成された下部電極１６と、下部電極の上側に形成された強誘電性の金属酸化物からなるキャパシタ絶縁膜１８とを備え、及び導電性バリア層が、Ｔｉ及びＡｌを含むほかに、任意成分としてＮを含むことがあるアモルファス膜である。 （もっと読む）

【課題】 従来のポリシリコン層を抵抗層とする抵抗素子は、抵抗素子のシート抵抗を例えば１０ＭΩ／□以上に高くしたい場合、所望のシート抵抗が得られない問題があった。この原因は、製造工程中にポリシリコン層上の絶縁膜が帯電することが考えられ、このため設計値より２桁以上も低い値となってしまっていた。また、同一ウエハ内であっても抵抗素子毎に抵抗層のばらつきが大きくなる問題があった。
【解決手段】 ポリシリコン層を抵抗層とする抵抗素子において、抵抗層を被覆する絶縁膜の上に、保護層を設ける。保護層は金属層であり、抵抗素子の配線層や、電極等の金属層と同一金属層で形成できる。保護層は、ポリシリコン層の曲折部が露出するパターンに設ける。また、保護層に固定電位を印加する。固定電位に応じて、異なるシート抵抗が得られる。 （もっと読む）

【課題】クロックゲーティングを行う論理回路において、待機電力を低減すること又は誤動作を抑制すること。
【解決手段】論理回路は、クロック信号が供給されない期間に渡って、ソース端子及びドレイン端子に電位差が存在する状態でオフするトランジスタを有する。該トランジスタのチャネル形成領域は、水素濃度が低減された酸化物半導体によって構成される。具体的には、当該酸化物半導体の水素濃度は、５×１０^１９（ａｔｏｍｓ／ｃｍ^３）以下である。そのため、当該トランジスタのリーク電流を低減することができる。その結果、当該論理回路の待機電力を低減すること及び誤動作を抑制することができる。 （もっと読む）

【課題】シリコン半導体の原理は解明されていることが多いが、酸化物半導体の原理は不明な部分が未だに多いため、酸化物半導体の評価方法も確立されていなかった。そこで、新たなたな酸化物半導体の評価方法を提供することを課題とする。
【解決手段】キャリア密度の量を評価するとともに水素濃度の量も評価する。具体的にはＭＯＳキャパシタ（ダイオード又はトライオード）を作製し、当該ＭＯＳキャパシタのＣＶ特性を取得する。そして、取得したＣＶ特性からキャリア密度を見積もる。 （もっと読む）

【課題】実質的なリーク電流を生じることなく膜厚を減少させることができる高品質で均一な酸化膜、窒化膜あるいは酸窒化膜の形成方法を提供する。
【解決手段】基板上に絶縁膜を形成する工程と、前記絶縁膜をＫｒあるいはＡｒを不活性ガスとしたプラズマに伴い生成された原子状酸素Ｏ*あるいは原子状窒化水素ＮＨ*に曝し、膜質を改変する工程とよりなる絶縁膜の形成方法を提供する。 （もっと読む）

【課題】強誘電性を示すペロブスカイト構造のＰＺＴ（チタン酸ジルコン酸鉛）薄膜をダイヤモンド単結晶上に直接成長させることが困難なため、従来技術では、酸化物薄膜（例えばＡｌ_２Ｏ_３／ＳｒＴｉＯ_３連続膜）を緩衝層として用いていたが、強誘電特性は不十分であった。
【解決手段】ダイヤモンド単結晶基板またはエピタキシャル薄膜上にフッ化物（ＣａＦ_２、ＢａＦ_２、ＭｇＦ_２の内一つ）を緩衝層として用いることにより、抗電界を同じ大きさ（３３ｋＶ／ｃｍ）に保ちながら、従来の２倍の残留分極電荷（６８μＣ／ｃｍ^２）を持つ優れた強誘電性のＰＺＴ薄膜を提供する。更に、ｐ型ダイヤモンド（１３）／フッ化物（１４）／ＰＺＴ（１５）／金属（１６）構造からなるキャパシタを提供する。 （もっと読む）

【課題】マイクロトランス素子を小型化することと、マイクロトランス素子の特性を確保することとを両立する。
【解決手段】 トランス素子は、第１導電型の半導体層を備えた半導体基板と、第１導電型の半導体層の表面側に設けられた第２導電型の半導体層からなる半導体層コイルと、半導体層コイルと並列に接続されており、半導体層コイルのコイル配線間の第１導電型の半導体層に形成されたトレンチと、トレンチ内面に設けられたトレンチ絶縁膜と、そのトレンチ絶縁膜によって被覆されている導電層有するトレンチコイルと、第１導電型の半導体層の表面側に設けられ、半導体層コイルおよびトレンチコイルを被覆するコイル絶縁層と、コイル絶縁層の表面に設けられており、半導体層コイルおよびトレンチコイルと対向している金属層コイルとを備えている。並列接続された半導体層コイルとトレンチコイルによって、第１コイルの抵抗が低減し、トランス素子の小型化と特性確保を両立できる。 （もっと読む）

【課題】絶縁層上の半導体層に形成された部分空乏型のトランジスターにおいて、高いＯＮ／ＯＦＦ比と、安定動作を同時に実現できるようにした半導体装置を提供する。
【解決手段】絶縁層上の半導体層に形成された部分空乏型の第１トランジスターと、前記半導体層に形成された第２トランジスターと、前記半導体層に形成された第３トランジスターと、を備え、前記第１トランジスターは、第１導電型の第１ソース又は第１ドレインを有し、前記第２トランジスターは、第１導電型の第２ソース又は第２ドレインを有し、前記第３トランジスターは、第２導電型の第３ソース又は第３ドレインを有し、前記第１ソース又は第１ドレインの一方と、前記第２ソース又は第２ドレインの一方とが電気的に接続され、前記第２ソース又は第２ドレインの他方と、前記第１トランジスターのボディ領域と、前記第３ソース又は第３ドレインの一方とが互いに電気的に接続されている。 （もっと読む）

基板上のデバイスと基板内のクラックストップとを備える装置である。デバイスを形成する方法も開示される。これらの方法は、半導体デバイスのようなデバイスを第１の厚さを有する基板上に設けることと、基板の厚さを第２の厚さまで低減することと、クラックストップを基板内に設けることとを含み得る。基板の厚さを低減することは、この基板を支持用の担体基板に取り付けることと、その後、この担体基板を取り外すこととを含み得る。クラックストップは、クラックがデバイスに到達することを妨げ得る。
（もっと読む）

【課題】ＬＳＩやＣＰＵやメモリに用いるトランジスタのリーク電流及び寄生容量を低減することを課題の一とする。
【解決手段】酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成される薄膜トランジスタを用い、ＬＳＩやＣＰＵやメモリなどの半導体集積回路を作製する。水素濃度が十分に低減されて高純度化された酸化物半導体層を用いる薄膜トランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。 （もっと読む）

【課題】酸化物半導体層を用いた、表示装置に代表される半導体装置において、画面サイズの大型化や高精細化に対応し、表示品質が良く、安定して動作する信頼性のよい半導体装置を提供することを課題の一つとする。
【解決手段】引き回し距離の長い配線にＣｕを含む導電層を用いることで、配線抵抗の増大を抑える。また、Ｃｕを含む導電層を、ＴＦＴのチャネル領域が形成される酸化物半導体層と重ならないようにし、窒化珪素を含む絶縁層で包むことで、Ｃｕの拡散を防ぐことができ、信頼性の良い半導体装置を作製することができる。特に、半導体装置の一態様である表示装置を大型化または高精細化しても、表示品質が良く、安定して動作させることができる。 （もっと読む）

【課題】良好な電気的特性を有する半導体装置及びその設計方法並びに半導体装置の製造方法を提供する。
【解決手段】第１のトランジスタが形成される第１の活性領域のパターンと、第２のトランジスタが形成される第２の活性領域のパターンとを配置するステップＳ２と、第１の活性領域及び第２の活性領域と交差するゲート配線のパターンを配置するステップＳ３と、第１の活性領域とゲート配線とが重なり合う領域である第１の領域を抽出するステップＳ４と、第１の活性領域を含む領域上に、圧縮応力膜のパターンを配置するステップＳ５とを有し、第２の活性領域を含む領域上に、圧縮応力膜に隣接する引っ張り応力膜のパターンを配置するステップＳ６とをコンピュータに実行させることにより、半導体装置のレイアウトパターンを取得する工程を有し、圧縮応力膜のパターンを配置するステップでは、第１の領域の縁部の位置に基づいて、圧縮応力膜のパターンの縁部の位置が設定される。 （もっと読む）

【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子１０のメモリ層１２及び抵抗素子２０の抵抗層２２が同一材料によって構成される。そのため、メモリ層１２と、抵抗層２２とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子２０を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 （もっと読む）

塩素、臭素又はヨウ素と反応しやすい誘電体材料にフッ素を含むパッシベーション層を堆積する方法が本明細書に開示される。パッシベーション層は、反応しやすい誘電体層を保護することができ、それにより、パッシベーション層に塩素、臭素又はヨウ素を含む前駆体を用いて堆積が可能となる。 （もっと読む）