【課題】発光装置の信頼性を向上することを課題の一とする。
【解決手段】同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有する発光装置であり、駆動回路用トランジスタ及び画素用トランジスタは、酸化物絶縁層と一部接する酸化物半導体層を含む逆スタガ型のトランジスタである。画素部において酸化物絶縁層上にカラーフィルタ層と発光素子が設けられ、駆動回路用トランジスタにおいて、酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられる。なお、ゲート電極層、ソース電極層及びドレイン電極層は金属導電膜を用いる。 （もっと読む）

【課題】バンドギャップが狭い高誘電率膜を用いたキャパシタにおいて、リーク電流を低減するとともに、製造コストを削減することができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】ウエハ２上に形成された下部電極としてのＴｉＮ膜１００と、ＴｉＮ膜１００上に形成された第１の高誘電率絶縁膜としてのＨｆＯ_２膜１１０と、ＨｆＯ_２膜１１０上に形成され、ＨｆＯ_２膜１１０のバンドギャップよりも狭いバンドギャップを有する第２の高誘電率絶縁膜としてのＴｉＯ_２膜１２０と、ＴｉＯ_２膜１２０上に形成され、非貴金属であって４．８ｅＶよりも高い仕事関数を有する上部電極膜としてのＣｏ膜１３０と、により構成されている。 （もっと読む）

【課題】ＴｉＯ_２膜とＨｆＯ_２膜との相互拡散を抑制でき、リーク電流の増加を抑制させる。
【解決手段】基板上に第１の高誘電率絶縁膜を形成する工程と、第１の高誘電率絶縁膜上に絶縁膜を形成する工程と、絶縁膜上に第２の高誘電率絶縁膜を形成する工程と、第１の高誘電率絶縁膜、絶縁膜および第２の高誘電率絶縁膜が形成された基板に対して熱処理を行う工程と、を有し、第１の高誘電率絶縁膜、絶縁膜および第２の高誘電率絶縁膜は、それぞれが異なる物質で構成されると共に、絶縁膜は、酸化アルミニウム膜、窒化アルミニウム膜、または、窒化シリコン膜で構成される。 （もっと読む）

【課題】電気磁気素子を、平面コイル部を構成する導体ライン内部の渦電流損失を防止または抑制可能な構造とする。
【解決手段】少なくとも下面が平坦な一の導体ライン１２が側面同士で近接するように湾曲または屈曲する平面形状をもつ平面コイル部１７を備える。平面コイル部１７の導体ライン１２に磁性体層１３が設けられている。より詳細に、磁性体層１３は、導体ライン１２の長手方向周囲の外周面のうち、少なくとも、導体ライン１２の側面の一部であって互いに近接する２つの側面部それぞれに接して形成されている。 （もっと読む）

【課題】抵抗素子と、金属を含むゲート電極を有するＭＩＳＦＥＴとを備えた半導体装置において、ゲート電極の加工不良及びＭＩＳＦＥＴの特性の劣化を招くことなく、十分な抵抗値が得られる抵抗素子を実現する。
【解決手段】半導体装置は、抵抗素子ＲとＭＩＳＦＥＴとを備えた半導体装置である。抵抗素子Ｒは、半導体基板１０上に形成された金属を含む第１の導電膜１２ａと、第１の導電膜１２ａ上に形成されたシリコンを含む第２の導電膜１７ａと、第１の導電膜１２ａと第２の導電膜１７ａとの間に形成された絶縁膜１３ａとを有している。 （もっと読む）

【課題】動作速度を高速化できる ＳｉＣ ＭＩＳＦＥＴで構成された論理ゲート回路デバイスを得る。
【解決手段】ｎチャネルエンハンスメント型ＳｉＣ ＭＩＳＦＥＴ(２２)と、ｎチャネルデプリーション型ＳｉＣ ＭＩＳＦＥＴ(２２、２２ｂ)とでインバータ、ＮＡＮＤ/ＮＯＲ論理ゲート回路を構成する。 （もっと読む）

【課題】円筒型キャパシタ構造を採用することにより、静電容量を増大させることが可能な構造を有する円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供する。
【解決手段】上面にボンディングパッド１０４を備え、ボンディングパッド１０４を露出させる絶縁層１０６が形成されたウェーハチップ１０２と、ボンディングパッド１０４に連結された状態で絶縁層１０６の一側に延長される再配線層１０８と、再配線層１０８に連結され、内部に中空部を有する円筒状の外部電極１１４ｂと、中空部内に外部電極１１４ｂと分離されるように形成された円筒状の内部電極１１４ａと、外部電極１１４ｂと内部電極１１４ａとの間に形成される誘電体層１１６と、再配線層１０８、内部電極１１４ａ、外部電極１１４ｂ及び誘電体層１１６をカバーするように絶縁層１０６に形成され、内部電極１１４ａの上面を露出させる第１オープン部１２０ａを有する樹脂封止部１１８とを含んでなる。 （もっと読む）

【課題】 被保護素子であるＭＯＳＦＥＴと、静電保護用のＭＯＳＦＥＴを同一基板上に搭載する半導体装置において、高い保護能力を備えながらも少ない工程数で製造することができる半導体装置を提供する。
【解決手段】 低濃度領域６，１５，１６、ゲート電極１１，１２，１３を形成した後、全面に絶縁膜を成膜する。そして、レジストパターンをマスクにエッチングを行って、領域Ａ１及びＡ３内においては、ゲート電極の一部上方から低濃度領域の一部上方にかけてオーバーラップするように残存させ（２１ａ，２１ｃ）、領域Ａ２内においてはゲート電極の側壁に残存させる（２１ｂ）。その後、ゲート電極１１〜１３及び絶縁膜２１ａ〜２１ｃをマスクとして高濃度イオン注入を行った後、シリサイド化の工程を行う。 （もっと読む）

【課題】 求められる特性が異なる複数のキャパシタを同一基板上に混載するには、さらなる工夫が必要とされる。
【解決手段】 下部電極、上部電極、及び両者の間に配置された誘電体膜を含む下層キャパシタが、半導体基板の上に配置されている。第１の層間絶縁膜が、第１のキャパシタを覆う。複数の上層キャパシタが、第１の層間絶縁膜の上に配置されている。上層キャパシタは、下部電極、上部電極、及び両者の間に配置された誘電体膜を含み、平面視において、下層キャパシタに重なる。半導体基板の上に、上層キャパシタに対応して複数のトランジスタ配置されている。トランジスタは、上層キャパシタとともにメモリセルを構成する。 （もっと読む）

【課題】半導体チップのチップサイズを縮小化することができる技術を提供する。特に、ＬＣＤドライバを構成する長方形形状の半導体チップにおいて、短辺方向のレイアウト配置を工夫することにより、半導体チップのチップサイズを縮小化することができる技術を提供する。
【解決手段】ＬＣＤドライバを構成する半導体チップＣＨＰ２は、複数の入力用バンプ電極ＩＢＭＰのうち一部の入力用バンプ電極ＩＢＭＰの下層には入力保護回路３ａ〜３ｃが配置されている一方、複数の入力用バンプ電極ＩＢＭＰのうち他の一部の入力用バンプ電極ＩＢＭＰの下層には入力保護回路３ａ〜３ｃが配置されずにＳＲＡＭ２ａ〜２ｃ（内部回路）が配置されている。 （もっと読む）

【課題】高誘電率を有する誘電体膜の製造方法を提供する。
【解決手段】薄いシリコン酸化膜を形成したＳｉ基板上に、ＨｆＮ／Ｈｆ積層膜を形成し、アニール処理によりＨｆ、Ｓｉ、Ｏ、Ｎの混合物からなる金属酸窒化物とする誘電体膜の製造する。（１）ＥＯＴの低減が可能であり、（２）リーク電流がＪｇ＝１．０Ｅ−１Ａ／ｃｍ^２以下に低減され、（３）固定電荷の発生によるヒステリシスが抑制され、（４）７００℃以上の熱処理を行ってもＥＯＴの増加が無く耐熱性に優れる。 （もっと読む）

【課題】半導体装置に用いられる保護回路を効果的に機能させ、サージによる半導体装置の破壊を防ぐ。
【解決手段】端子電極と、保護回路と、集積回路と、それぞれを電気的に接続する配線を有し、保護回路は端子電極と集積回路の間に設けられ、端子電極と、保護回路と、集積回路を、配線を分岐することなく接続する半導体装置である。静電気放電による半導体装置の破壊を低減することができる。また、半導体装置の不良発生を低減することができる。 （もっと読む）

【課題】抵抗値のバラツキが小さく良好な特性を示す抵抗素子を有し、高速に動作可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１１内に形成された素子分離領域１２と、第１の活性領域１３Ａと、第２の活性領域１３Ｂと、第１の活性領域１３Ａ上に形成され、第１導電型不純物が導入されたシリコンからなる第１導電型ゲート電極１６Ａを有する第１導電型ＭＩＳトランジスタと、第２の活性領域１３Ｂ上に形成され、第２導電型不純物が導入されたシリコンからなる第２導電型ゲート電極１６Ｂを有する第２導電型ＭＩＳトランジスタと、素子分離領域１２上に形成され、ｐ型不純物が導入されたシリコンからなり、ｎ型ゲート電極１６Ａ及びｐ型ゲート電極１６Ｂよりも抵抗値の大きいｐ型抵抗体１６Ｄとを備えている。 （もっと読む）

【課題】金属薄膜抵抗体を備えた半導体装置において、金属薄膜抵抗体の抵抗値及び配線パターンとの接触抵抗の安定化を実現する。
【解決手段】下地絶縁膜５上に、金属薄膜抵抗体２３の両端部の形成予定領域に対応して配線パターン１１を形成する。配線パターン１１上を含む下地絶縁膜５上に平坦化された絶縁膜１９を形成する。平坦化された絶縁膜１９に、金属薄膜抵抗体２３の両端部の形成予定領域及び配線パターン１１に対応して接続孔２１を形成する。接続孔２１内を含み絶縁膜１９に対してＡｒスパッタエッチング技術によりエッチング処理を施して、接続孔２１の内壁にサイドウォール２２を形成するとともに、接続孔２１の上端部２１ａをテーパー形状にする。接続孔２１内及び絶縁膜１９上に金属薄膜抵抗体２３を形成するための金属薄膜を形成する。接続孔２１にも金属薄膜を残存させるように金属薄膜をパターニングして金属薄膜抵抗体２３を形成する。 （もっと読む）

【課題】ＥＳＤ耐量が大きく、かつ無効面積の少ないＥＳＤ保護ダイオードを備えた半導体装置を提供する。
【解決手段】半導体基板の上に絶縁膜を介して設けられ、過電圧によりブレークダウンする保護ダイオードが形成された半導体領域と、前記半導体領域に接続され前記保護ダイオードに電流を流す第１及び第２の電極と、を備え、前記保護ダイオードのＰＮ接合は、前記半導体領域の端面に露出し、前記第１及び第２の電極は、前記ＰＮ接合が露出した前記端面から離間して設けられたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】半導体素子の温度を迅速に、且つ感度よく検出できる温度検出用ダイオードを備えた半導体装置を提供することである。
【解決手段】本発明にかかる半導体装置は、半導体層１ａに形成された半導体素子と、半導体層１ａが有する凹部１１に絶縁膜５ａを介して形成された温度検出用のダイオード７と、を備える。半導体素子は、半導体素子の表面に設けられ、且つ半導体素子の出力を取り出す出力パッドＳＰを有し、ダイオード７は、半導体素子の平面視において、出力パッドＳＰの周囲に配置されている。 （もっと読む）

【課題】汎用性が高く、低コストで省資源である方法を採用し、実用性に富み、任意の場所、任意の形状に金属又は半導体を二次元的又は三次元的に形成できる半導体素子及びその製造装置を提供する。
【解決手段】炭素材料と金属酸化物材料又は半導体酸化物材料とを有する還元反応構造１Ａを持つ層構造３０Ａを準備し、還元反応構造１Ａに対して局所的にエネルギーを集中することが可能で、かつ還元反応構造１Ａに対して２次元的又は３次元的に走査することが可能な熱源を用い、この熱源によって酸化還元反応が起こる温度以上に還元反応構造１Ａの一部を走査しつつ選択的に加熱して、炭素材料により金属酸化物材料又は半導体酸化物材料をそれぞれ金属又は半導体に還元し、所望の形状の金属領域又は半導体領域（金属層又は半導体層３Ａ）を形成することによって製造されることを特徴とする半導体素子４０Ａとすることにより上記課題を解決する。 （もっと読む）

【課題】チップサイズの縮小化と抵抗値のばらつきの低減化とが両立された抵抗体を有する半導体装置及びその製造方法を提供する。
【解決手段】アナログ回路を構成する半導体装置２１であって、シリコン基板１と、シリコン基板１上に形成されたシリコンを主成分とする線状の抵抗体３と、抵抗体３の両端部のうちいずれかの端部に接して形成された金属シリサイドからなる複数のコンタクト形成領域７と、抵抗体３及び複数のコンタクト形成領域７の上に形成された層間絶縁膜４と、層間絶縁膜４を貫通し、複数のコンタクト形成領域７のそれぞれと層間絶縁膜４上に形成された金属配線６とを電気接続する複数のコンタクトプラグ５とを有し、複数のコンタクト形成領域７のそれぞれの面内パターンは、抵抗体３から、少なくとも２箇所で面内屈曲していることにより、コンタクト形成領域７の一部が抵抗体３に並行して形成されている。 （もっと読む）

【課題】 抵抗素子の抵抗値の選択範囲を拡大し、且つ抵抗層形成後にシリサイドブロックを形成せずに該抵抗層のシリサイド化を防止することを可能にする。
【解決手段】 半導体領域１１上に絶縁膜１５を形成し、絶縁膜１５を介して半導体領域１１に不純物のイオン注入１２を行う。これにより、絶縁膜１５の下に抵抗層１３が形成されるとともに、抵抗層１３に隣接して電極領域１４が形成される。その後、電極領域１４の表面にシリサイド膜１７を形成する。このとき、絶縁膜１５は、抵抗層１３がシリサイド化されることを防止するシリサイドブロックとして機能する。イオン注入１２として、同一半導体基板上に形成されるＭＯＳトランジスタのソース／ドレイン領域への不純物注入工程を利用し得る。 （もっと読む）

【課題】絶縁破壊に至らない微量の電荷の蓄積を抑制した半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成された半導体素子１及び保護ダイオード２を備えている。半導体基板１１の上には、半導体素子１及び保護ダイオード２を覆うように第１の層間絶縁膜２２が形成されている。第１の層間絶縁膜２２には、半導体素子１と電気的に接続された第１のプラグ２５と、保護ダイオード２と電気的に接続された第２のプラグ２３、２４とが形成されている。第２のプラグ２３、２４の上面の面積は、第１のプラグ２５の上面の面積よりも大きい。 （もっと読む）