発光装置及び発光装置の作製方法
【課題】発光装置の信頼性を向上することを課題の一とする。
【解決手段】同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有する発光装置であり、駆動回路用トランジスタ及び画素用トランジスタは、酸化物絶縁層と一部接する酸化物半導体層を含む逆スタガ型のトランジスタである。画素部において酸化物絶縁層上にカラーフィルタ層と発光素子が設けられ、駆動回路用トランジスタにおいて、酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられる。なお、ゲート電極層、ソース電極層及びドレイン電極層は金属導電膜を用いる。
【解決手段】同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有する発光装置であり、駆動回路用トランジスタ及び画素用トランジスタは、酸化物絶縁層と一部接する酸化物半導体層を含む逆スタガ型のトランジスタである。画素部において酸化物絶縁層上にカラーフィルタ層と発光素子が設けられ、駆動回路用トランジスタにおいて、酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられる。なお、ゲート電極層、ソース電極層及びドレイン電極層は金属導電膜を用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
有機化合物を含む層を発光層とする発光装置およびその作製方法に関する。例えば、有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、発光装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体として用いた発光素子は、次世代のフラットパネルディスプレイや、次世代の照明への応用が検討されている。特に、発光素子をマトリクス状に配置した表示装置は、従来の液晶表示装置と比較して、視野角が広く視認性が優れる点に優位性があると考えられている。
【０００４】
発光素子の発光機構は、一対の電極間にＥＬ層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔がＥＬ層の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に緩和する際にエネルギーを放出して発光するといわれている。励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起状態を経ても可能であると考えられている。
【０００５】
発光素子を構成するＥＬ層は、少なくとも発光層を有する。また、ＥＬ層は、発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを有する積層構造とすることもできる。
【０００６】
また、半導体特性を示す材料として金属酸化物が注目されている。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
【０００７】
また、酸化物半導体を適用したＴＦＴは、電界効果移動度が高い。そのため、当該ＴＦＴを用いて、表示装置などの駆動回路を構成することもできる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性が求められている。
【００１０】
酸化物半導体膜を用いる薄膜トランジスタにおいて、動作特性や信頼性を向上させることを課題の一つとする。
【００１１】
特に、駆動回路に用いる薄膜トランジスタの動作速度は、速い方が好ましい。
【００１２】
例えば、薄膜トランジスタのチャネル長（Ｌ）を短くする、またはチャネル幅Ｗを広くすると動作速度が高速化される。しかし、チャネル長を短くすると、スイッチング特性、例えばオンオフ比が小さくなる問題がある。また、チャネル幅Ｗを広くすると薄膜トランジスタ自身の容量負荷を上昇させる問題がある。
【００１３】
また、チャネル長が短くとも、安定した電気特性を有する薄膜トランジスタを備えた発光装置を提供することも課題の一とする。
【００１４】
また、絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一基板上に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特性、例えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには動作速度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、表示画像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作速度とすることが好ましい。
【００１５】
また、酸化物半導体膜を用いる薄膜トランジスタの電気特性のバラツキを低減することも課題の一つとする。
【課題を解決するための手段】
【００１６】
本発明の発光装置の一形態は、同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、駆動回路用トランジスタ及び画素用トランジスタはゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁層を有し、画素部において酸化物絶縁層上にカラーフィルタ層、カラーフィルタ層上に画素用トランジスタと電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、駆動回路用トランジスタにおいて、酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられ、ゲート電極層、ソース電極層及びドレイン電極層は金属導電膜である。
【００１７】
本発明の発光装置の他の一形態は、同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、駆動回路用トランジスタ及び画素用トランジスタはゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁層を有し、画素部において酸化物絶縁層上にカラーフィルタ層、カラーフィルタ層上に画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、駆動回路用トランジスタにおいて、酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられ、ゲート電極層、ソース電極層及びドレイン電極層は金属導電膜である。
【００１８】
画素用トランジスタ及び駆動回路用トランジスタとして、ボトムゲート構造の逆スタガ型トランジスタを用いる。画素用トランジスタ及び駆動回路用トランジスタはソース電極層及びドレイン電極層との間に露呈した酸化物半導体層に接する酸化物絶縁膜が設けられたチャネルエッチ型トランジスタである。
【００１９】
駆動回路用トランジスタは、酸化物半導体層をゲート電極と導電層で挟み込む構成とする。これにより、トランジスタのしきい値ばらつきを低減させることができ、安定した電気特性を有するトランジスタを備えた発光装置を提供することができる。導電層は、ゲート電極層と同電位としても良いし、フローティング電位でも良いし、固定電位、例えばＧＮＤ電位や０Ｖでもよい。また、導電層に任意の電位を与えることで、トランジスタのしきい値を制御することができる。
【００２０】
画素用トランジスタと画素電極は直接、接して形成されてもよいし、間に接続電極層を介して電気的に接続されてもよい。接続電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いることができる。
【００２１】
駆動回路用トランジスタの酸化物半導体層上に設けられる該導電層、第１の配線（端子または接続電極ともいう）、及び第２の配線（端子または接続電極ともいう）は、画素電極と同工程で酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛などの酸化物導電材料を用いて形成してもよいし、接続電極層と同工程でＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜などの金属材料を用いて形成してもよい。
【００２２】
また、同一基板上に複数種類の発光色の発光素子と、発光素子に電気的に接続する画素用トランジスタを形成して表示ディスプレイなどの発光装置を製造することができる。
【００２３】
また、白色の発光色の発光素子を複数設け、それぞれの発光素子の発光領域に重なるように光学フィルム、具体的にはカラーフィルタを設けてフルカラーの発光表示装置とすることもできる。なお、ここでカラーフィルタとはブラックマトリクスやオーバーコートを含めた３色のカラーフィルタ層（赤色カラーフィルタ、青色カラーフィルタ、緑色カラーフィルタなど）を備えたフィルム全体を指しているのではなく、一つの色のカラーフィルタを指している。
【００２４】
上記構造を実現するための本発明の発光装置の作製方法の一形態は、駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に、酸化物半導体層の一部と接する酸化物絶縁層を形成して駆動回路部に駆動回路用トランジスタ、及び画素部に画素用トランジスタを形成し、画素部において酸化物絶縁層上にカラーフィルタ層を形成し、カラーフィルタ層上に画素用トランジスタと電気的に接続する第１の電極層を形成し、第１の電極層上にＥＬ層、ＥＬ層上に第２の電極層を形成し、駆動回路部において、駆動回路用トランジスタのゲート電極層及び酸化物半導体層と重なる酸化物絶縁層上に、第１の電極層と同工程で導電層を形成する。
【００２５】
上記構造を実現するための本発明の発光装置の作製方法の一形態は、駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に、酸化物半導体層の一部と接する酸化物絶縁層を形成して駆動回路部に駆動回路用トランジスタ、及び画素部に画素用トランジスタを形成し、画素部において酸化物絶縁層上にカラーフィルタ層を形成し、カラーフィルタ層上に画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層を形成し、第１の電極層上にＥＬ層、ＥＬ層上に第２の電極層を形成し、駆動回路部において、駆動回路用トランジスタのゲート電極層及び酸化物半導体層と重なる酸化物絶縁層上に、接続電極層と同工程で導電層を形成する。
【００２６】
なお、前述の発光装置の作製工程におけるフォトリソグラフィ工程において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行っても良い。
【００２７】
多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００２８】
上記構成は、上記課題の少なくとも一つを解決する。
【００２９】
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００３０】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００３１】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−化など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成や、形成後に加熱処理を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させているとも言える。また、酸化物半導体層を酸素過剰な状態とする固相酸化を行っているとも呼べる。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を作製し、提供することが可能となる。
【００３２】
脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下の加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。また、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
【００３３】
脱水化または脱水素化の加熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが好ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で行っても良い。
【００３４】
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導体層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃付近に現れる１つのピークは検出されない程度の加熱処理条件とする。従って、脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
【００３５】
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、水または水素が再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ−など）させた後、高抵抗化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧（Ｖｔｈ）をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが半導体装置（発光装置）には望ましい。なお、薄膜トランジスタのしきい値電圧がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
【００３６】
また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
【００３７】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【００３８】
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００３９】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−化など）させる。
【００４０】
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。また、ソース電極層と重なる酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）が形成される。
【００４１】
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１８／ｃｍ３以上の範囲内であり、少なくともチャネル形成領域のキャリア濃度（１×１０１８／ｃｍ３未満）よりも高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求めたキャリア濃度の値を指す。
【００４２】
この後、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱水化または脱水素化した酸化物半導体層の一部を酸素過剰な状態とする処理としては、以下の方法のいずれかによって行う。脱水化または脱水素化した酸化物半導体層に接する酸化物絶縁膜をスパッタリング法で成膜する、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜し、さらに加熱処理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜し、さらに酸素を含む雰囲気で加熱処理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜した後に不活性ガス雰囲気下で加熱し、さらに酸素雰囲気下で冷却処理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜した後に不活性ガス雰囲気下で加熱し、さらに超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で冷却処理を行う。
【００４３】
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極層と重なる部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させることもできる。脱水化または脱水素化した酸化物半導体層上に接してＴｉなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層やドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態としてチャネル形成領域を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる第１の高抵抗ソース領域と、ドレイン電極層に重なる第２の高抵抗ドレイン領域とが形成され、第１の高抵抗ソース領域と第２の高抵抗ドレイン領域との間の領域がチャネル形成領域となる。即ち、チャネル形成領域がソース電極層及びドレイン電極層の間に自己整合的に形成される。
【００４４】
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を作製し、提供することが可能となる。
【００４５】
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、薄膜トランジスタの耐圧を向上させた構成とすることができる。
【００４６】
また、ドレイン電極層及びソース電極層と重畳した酸化物半導体層において、高抵抗ドレイン領域及び高抵抗ソース領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極層側の高抵抗ソース領域、ソース電極層の順となる。このときチャネル形成領域では、ドレイン電極層側の高抵抗ドレイン領域よりチャネル領域に流れるリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）でのリーク電流を低減することができる。
【００４７】
また、ソース電極層に重なる高抵抗ソース領域と、ドレイン電極層に重なる高抵抗ドレイン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
【００４８】
また、酸化物半導体層とソース電極及びドレイン電極の間に、酸化物導電層を形成してもよい。酸化物導電層は、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。例えば、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを用いることができる。酸化物導電層は、低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）としても機能する。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。酸化物導電層を酸化物半導体層とソース電極及びドレイン電極の間に設けることで、接触抵抗を低減でき、トランジスタの高速動作を実現することができるため、周辺回路（駆動回路）の周波数特性を向上させることができる。
【００４９】
酸化物導電層とソース電極及びドレイン電極を形成するための金属層は、連続成膜が可能である。
【００５０】
また、前述した第１の配線及び第２の配線を、ＬＲＮもしくはＬＲＤとして機能する酸化物導電層と同じ材料と金属材料によって構成された積層配線としてもよい。金属と酸化物導電層の積層とすることで、下層配線の乗り越えや開口などの段差に対する被覆性が改善し、配線抵抗を下げることができる。また、マイグレーションなどによる配線の局所的な高抵抗化や断線を防ぐ効果も期待できるため、信頼性の高い発光装置を提供することができる。
【００５１】
また、前述した第１の配線と第２の配線の接続に際しても、酸化物導電層を間に挟んで接続することにより、接続部（コンタクト部）の金属表面に絶縁性酸化物が形成されることによる接触抵抗（コンタクト抵抗）の増大を防ぐことが期待でき、信頼性の高い発光装置を提供することができる。
【００５２】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
【００５３】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００５４】
酸化物半導体層を用い、電気特性や信頼性に優れた薄膜トランジスタを備えた半導体装置である発光装置を実現できる。
【図面の簡単な説明】
【００５５】
【図１】発光装置を説明する図。
【図２】発光装置の作製方法を説明する図。
【図３】発光装置の作製方法を説明する図。
【図４】発光装置の作製方法を説明する図。
【図５】発光装置の作製方法を説明する図。
【図６】発光装置の作製方法を説明する図。
【図７】発光装置の作製方法を説明する図。
【図８】発光装置の作製方法を説明する図。
【図９】発光装置の作製方法を説明する図。
【図１０】発光装置を説明する図。
【図１１】発光装置を説明する図。
【図１２】発光装置のブロック図を説明する図。
【図１３】信号線駆動回路の構成を説明する図。
【図１４】シフトレジスタの構成を示す回路図。
【図１５】シフトレジスタの回路図及び動作を説明するタイミングチャート。
【図１６】発光装置を説明する図。
【図１７】発光装置の作製方法を説明する図。
【図１８】発光装置の作製方法を説明する図。
【図１９】発光装置の画素等価回路を説明する図
【図２０】発光装置を説明する図。
【図２１】発光素子を説明する図。
【図２２】発光装置を説明する図。
【図２３】電子機器を示す図。
【図２４】電子機器を示す図。
【図２５】電子機器を示す図。
【図２６】電子機器を示す図。
【発明を実施するための形態】
【００５６】
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００５７】
（実施の形態１）
薄膜トランジスタを含む発光装置、及びその作製工程について、図１乃至図５及び図１１を用いて説明する。
【００５８】
本発明の一形態である発光装置を図１に示す。図１の発光装置は、基板１００上に、発光素子、薄膜トランジスタ１７０及び容量１４７を含む画素部と、薄膜トランジスタ１８０を含む駆動回路部とが設けられており、さらにゲート配線の端子部には第１の端子１２１、接続電極１２０、及び接続用の端子電極１２８、ソース配線の端子部には第２の端子１２２及び接続用の端子電極１２９が設けられている。また、薄膜トランジスタ１８０及び薄膜トランジスタ１７０上には酸化物絶縁膜１０７及び保護絶縁層１０６が形成されている。
【００５９】
発光素子は、第１の電極層１１０、ＥＬ層１９４、及び第２の電極層１９５の積層によって構成され、薄膜トランジスタ１７０のドレイン電極層と第１の電極層１１０とが接して形成されることで、薄膜トランジスタ１７０と電気的に接続している。画素部において、保護絶縁層１０６上にはカラーフィルタ層１９１が形成され、カラーフィルタ層１９１はオーバーコート層１９２で覆われ、さらに保護絶縁層１０９によって覆われている。第１の電極層１１０は保護絶縁層１０９上に形成される。また、各発光素子の間を隔てる隔壁１９３が薄膜トランジスタ１７０上に形成されている。
【００６０】
駆動回路部において、薄膜トランジスタ１８０はゲート電極層及び半導体層の上方に導電層１１１が設けられ、ドレイン電極層１６５ｂはゲート電極層と同工程で形成される導電層１６２と電気的に接続している。
【００６１】
以下、図２乃至５、及び図１１を用いて作製方法を詳細に説明する。図２乃至図５は発光装置の断面図に相当する。
【００６２】
絶縁表面を有する基板である基板１００上に、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１）を形成する。図２（Ａ）のように、配線及び電極の端部にテーパー形状が形成されるようにエッチングすると、積層する膜の被覆性が向上するため好ましい。なお、ゲート電極層１０１、ゲート電極層１６１はそれぞれゲート配線に含まれる。
【００６３】
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を有する基板１００にはガラス基板を用いることができる。
【００６４】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００６５】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。本実施の形態で示す発光装置は基板１００側の面から発光を取り出す下面射出型であるので、基板１００としては透光性を有する基板を用いるが、基板１００とは逆側の面から発光を取り出す上面射出型である場合は基板１００として非透光性の金属基板等の基板を用いてもよい。
【００６６】
下地膜となる絶縁膜を基板１００とゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１との間に設けてもよい。下地膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００６７】
ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００６８】
例えば、ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムと珪素の合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層した積層とすることが好ましい。
【００６９】
次いで、ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１上にゲート絶縁層１０２を形成する（図２（Ａ）参照。）。
【００７０】
ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層１０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
【００７１】
本実施の形態では、ゲート絶縁層１０２としてプラズマＣＶＤ法により膜厚２００ｎｍ以下の窒化珪素層を形成する。
【００７２】
次いで、ゲート絶縁層１０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１３０を形成する（図２（Ｂ）参照。）。
【００７３】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００７４】
酸化物半導体膜１３０の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
【００７５】
酸化物半導体膜１３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜１３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜１３０に結晶化を阻害するＳｉＯｘ（ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【００７６】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ％］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【００７７】
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００７８】
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００７９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタリング装置がある。
【００８０】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００８１】
次に、酸化物半導体膜１３０上に第２のフォトリソグラフィ工程を行い、レジストマスク１３７を形成し、エッチングにより酸化物半導体膜１３０及びゲート絶縁層１０２の不要な部分を除去して、ゲート絶縁層１０２に、第１の端子１２１に達するコンタクトホール１１９と、導電層１６２に達するコンタクトホール１１８を形成する（図２（Ｃ）参照。）。
【００８２】
このように、酸化物半導体膜１３０をゲート絶縁層１０２全面に積層した状態で、ゲート絶縁層１０２にコンタクトホールを形成する工程を行うと、ゲート絶縁層１０２表面にレジストマスクが直接接しないため、ゲート絶縁層１０２表面の汚染（不純物等の付着など）を防ぐことができる。よって、ゲート絶縁層１０２と酸化物半導体膜１３０との界面状態を良好とすることができるため、信頼性向上につながる。
【００８３】
ゲート絶縁層に直接レジストパターンを形成してコンタクトホールの開口を行っても良い。その場合には、レジストを剥離した後で加熱処理を行い、ゲート絶縁膜表面の脱水化、脱水素化、脱水酸基化の処理を行うことが好ましい。例えば、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、酸素雰囲気下において加熱処理（４００℃以上７５０℃以下）を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去すればよい。
【００８４】
次いで、レジストマスク１３７を除去し、酸化物半導体膜１３０を第３のフォトリソグラフィ工程により形成したレジストマスク１３５ａ、１３５ｂを用いてエッチングして、島状の酸化物半導体層１３１、１３２を形成する（図３（Ａ）参照。）。また、島状の酸化物半導体層を形成するためのレジストマスク１３５ａ、１３５ｂをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００８５】
次いで、酸化物半導体層１３１、１３２の脱水化または脱水素化を行い、脱水化または脱水素化された酸化物半導体層１３３、１３４を形成する（図３（Ｂ）参照。）。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層１３３、１３４を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化を行う。
【００８６】
酸化物半導体層を４００℃から７００℃の温度で加熱処理することで、酸化物半導体層の脱水化、脱水素化が図られ、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
【００８７】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置は、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０℃で数分間加熱処理を行ってもよい。
【００８８】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。特に酸化物半導体層に対して、４００℃〜７５０℃で行われる脱水化、脱水素化の加熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００８９】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。
【００９０】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層１３１、１３２に加工する前の酸化物半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００９１】
酸化物半導体層に対する脱水化、脱水素化の加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にパッシベーション膜を形成した後、のいずれで行っても良い。
【００９２】
また、図２（Ｃ）に示すようなゲート絶縁層１０２にコンタクトホール１１８、１１９を形成する工程を、酸化物半導体膜１３０に脱水化または脱水素化処理を行った後に行ってもよい。
【００９３】
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【００９４】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【００９５】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【００９６】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【００９７】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００９８】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【００９９】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１００】
次に、酸化物半導体層１３３、１３４上に金属材料からなる金属導電膜をスパッタリング法や真空蒸着法で形成する。
【０１０１】
金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０１０２】
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持たせることが好ましい。
【０１０３】
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、金属導電膜のエッチングにより不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端子１２２を形成する（図３（Ｃ）参照。）。
【０１０４】
なお、金属導電膜のエッチングの際に、酸化物半導体層１３３、１３４は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１０５】
本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層１３３、１３４にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、酸化物半導体層１３３、１３４のエッチング液として、アンモニア過水（３１重量％過酸化水素：２８重量％アンモニア水：水＝５：２：２）などを用いる。
【０１０６】
この第４のフォトリソグラフィ工程において、ソース電極層１０５ａ、１６５ａ、ドレイン電極層１０５ｂ、１６５ｂと同じ材料である、接続電極１２０、第２の端子１２２をそれぞれ端子部に形成する。なお、第２の端子１２２はソース配線（ソース電極層１０５ａ、１６５ａを含むソース配線）と電気的に接続されている。また、接続電極１２０はコンタクトホール１１９において第１の端子１２１と接して形成され電気的に接続する。
【０１０７】
なお、ソース電極層及びドレイン電極層を形成するためのレジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１０８】
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを除去し、酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する。
【０１０９】
この段階で、酸化物半導体層１３３、１３４は、酸化物絶縁膜と接する領域が形成され、この領域のうち、ゲート電極層とゲート絶縁層を介して酸化物絶縁膜１０７と重なる領域がチャネル形成領域となる。
【０１１０】
酸化物絶縁膜１０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁膜１０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素雰囲気下でスパッタリング法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。
【０１１１】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状態で加熱される。
【０１１２】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。
【０１１３】
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領域１６６は、Ｉ型となり、ソース電極層１６５ａに重なる高抵抗ソース領域１６７ａと、ドレイン電極層１６５ｂに重なる高抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成される。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成領域１１６は、Ｉ型となり、ソース電極層１０５ａに重なる高抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂに重なる高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成される。
【０１１４】
なお、ドレイン電極層１０５ｂ、１６５ｂ（及びソース電極層１０５ａ、１６５ａ）と重畳した酸化物半導体層１０３、１６３において高抵抗ドレイン領域１１７ｂ、１６７ｂ（又は高抵抗ソース領域１１７ａ、１６７ａ）を形成することにより、回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域１１７ｂ、１６７ｂを形成することで、ドレイン電極層１０５ｂ、１６５ｂから高抵抗ドレイン領域１１７ｂ、１６７ｂ、チャネル形成領域１１６、１６６にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層１０５ｂ、１６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層１０１、１６１とドレイン電極層１０５ｂ、１６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０１１５】
また、ドレイン電極層１０５ｂ、１６５ｂ（及びソース電極層１０５ａ、１６５ａ）と重畳した酸化物半導体層１０３、１６３において高抵抗ドレイン領域１１７ｂ、１６７ｂ（又は高抵抗ソース領域１１７ａ、１６７ａ）を形成することにより、回路を形成した際のチャネル形成領域１１６、１６６でのリーク電流の低減を図ることができる。
【０１１６】
本実施の形態では、スパッタリング法により、酸化物絶縁膜１０７として酸化珪素膜を形成した後、２５０℃〜３５０℃の加熱処理をして、ソース領域とドレイン領域の間の酸化物半導体層の露出部分（チャネル形成領域）より、酸化物半導体層中へ酸素を含侵、拡散を行う。スパッタリング法で酸化珪素膜を作製することで、当該酸化珪素膜中に過剰な酸素を含ませることができ、その酸素を加熱処理により、酸化物半導体層中に含侵、拡散させることができる。酸化物半導体層中への酸素の含侵、拡散によりチャネル領域を高抵抗化（Ｉ型化）を図ることができる。それにより、ノーマリーオフとなる薄膜トランジスタを得ることができる。
【０１１７】
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し高抵抗ソース領域又は高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近い領域はＩ型とすることもできる。
【０１１８】
酸化物絶縁膜１０７上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタリング法を用いて窒化珪素膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態では、保護絶縁層として保護絶縁層１０６を窒化珪素膜を用いて形成する。（図４（Ａ）参照。）。
【０１１９】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８０、画素部に薄膜トランジスタ１７０、容量１４７を作製することができる。薄膜トランジスタ１７０、１８０は、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７０、１８０は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
【０１２０】
容量１４７は、容量部におけるゲート絶縁層１０２を誘電体として、容量配線層１０８と容量電極層１４９とで形成される。
【０１２１】
同一基板上に駆動回路と画素部を形成することによって、駆動回路と外部信号との接続配線が短縮でき、発光装置の小型化、低コスト化が可能である。
【０１２２】
次に、保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層としては緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフィルタ層などを用いることができ、緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフィルタ層を順次形成する。各カラーフィルタ層は、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。カラーフィルタ層を設けることによって、封止基板の貼り合わせ精度に依存することなくカラーフィルタ層と発光素子の発光領域との位置合わせを行うことができる。本実施の形態では第５、第６、第７のフォトリソグラフィ工程を行い、各緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフィルタ層を形成する。
【０１２３】
次いで、カラーフィルタ層（緑色のカラーフィルタ層、青色のカラーフィルタ層、及び赤色のカラーフィルタ層）を覆うオーバーコート層１９２を形成する。オーバーコート層１９２は透光性を有する樹脂を用いる。本実施の形態では第８のフォトリソグラフィ工程を行い、オーバーコート層１９２を形成する。
【０１２４】
ここではＲＧＢの３色を用いてフルカラー表示する例を示したが、特に限定されず、ＲＧＢＷの４色を用いてフルカラー表示を行ってもよい。
【０１２５】
次いで、オーバーコート層１９２及び保護絶縁層１０６を覆う保護絶縁層１０９を形成する（図４（Ｂ）参照。）。保護絶縁層１０９は、無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。保護絶縁層１０９としては、保護絶縁層１０６と同じ組成の絶縁膜とすると、後のコンタクトホール形成の際に１回の工程でエッチングすることができるため、好ましい。
【０１２６】
次に、第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７、保護絶縁層１０６、保護絶縁層１０９のエッチングにより、ドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除去する（図５（Ａ）参照。）。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。また、該コンタクトホールを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１２７】
次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。透光性を有する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の亜鉛の組成比（原子％）は、４７原子％以下とし、非単結晶膜中のアルミニウムの組成比（原子％）より大きく、非単結晶膜中のアルミニウムの組成比（原子％）は、非単結晶膜中の窒素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【０１２８】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
【０１２９】
次に、第１０のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより透光性を有する導電膜の不要な部分を除去して第１の電極層１１０、導電層１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する。
【０１３０】
ゲート絶縁層１０２を誘電体とし容量配線層１０８と容量電極層１４９とで形成される容量１４７も同一基板上に形成することができる。また、発光装置において、容量電極層１４９は、電源供給線の一部であり、容量配線層１０８は、駆動ＴＦＴのゲート電極層の一部である。
【０１３１】
端子部に形成された端子電極１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に接続電極１２０を介して形成された端子電極１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された端子電極１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【０１３２】
また、図１１（Ａ１）、図１１（Ａ２）は、この段階でのゲート配線端子部の断面図及び上面図をそれぞれ図示している。図１１（Ａ１）は図１１（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図１１（Ａ１）において、酸化物絶縁膜１０７上に形成される導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１０２を介して重なり直接接して導通させている。また、接続電極１５３と導電膜１５５が酸化物絶縁膜１０７に設けられたコンタクトホールを介して直接接して導通させている。
【０１３３】
また、図１１（Ｂ１）、及び図１１（Ｂ２）は、ソース配線端子部の断面図及び上面図をそれぞれ図示している。また、図１１（Ｂ１）は図１１（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図１１（Ｂ１）において、酸化物絶縁膜１０７上に形成される導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、酸化物絶縁膜１０７を介して導電膜１５５と電気的に接続している。
【０１３４】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１３５】
薄膜トランジスタと保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し、アクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１３６】
導電層１１１を酸化物半導体層のチャネル形成領域１６６と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１８０のしきい値電圧の変化量を低減することができる。また、導電層１１１は、電位がゲート電極層１６１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層１１１の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１３７】
次いで、第１の電極層１１０の周縁部を覆うように隔壁１９３を形成する。隔壁１９３は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜またはシロキサン系樹脂を用いて形成する。
【０１３８】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１３９】
隔壁１９３としては、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等も用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、隔壁１９３を形成してもよい。
【０１４０】
隔壁１９３の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。また、発光装置に用いる他の絶縁層として隔壁１９３の例として示した上記材料及び方法を用いてもよい。
【０１４１】
隔壁１９３は、特に感光性の樹脂材料を用い、第１の電極層１１０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成するとよい。隔壁１９３として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。本実施の形態では第１１のフォトリソグラフィ工程を行い、隔壁１９３を形成する。
【０１４２】
第１の電極層１１０上にＥＬ層１９４を形成し、ＥＬ層１９４上に第２の電極層１９５を形成して発光素子を形成する。なお、第２の電極層１９５は、共通電位線と電気的に接続する。第２の電極層１９５は様々な材料を用いることができるが、仕事関数が小さい材料、例えば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第２の電極層１９５としてアルミニウム膜を用いる。
【０１４３】
こうして１１回のフォトリソグラフィ工程により、１１枚のフォトマスクを使用して、薄膜トランジスタ１８０を有する駆動回路部、薄膜トランジスタ１７０、及び発光素子を有する画素部、保持容量を有する容量１４７、及び外部取り出し端子部を有する図１に示す本実施の形態の発光装置を作製することができる。
【０１４４】
また、本実施の形態では、酸化物絶縁膜１０７、保護絶縁層１０６、及び保護絶縁層１０９へのコンタクトホールの形成を一回のフォトリソグラフィ工程で行う例を示すが、異なるフォトマスクを用いて複数のフォトリソグラフィ工程にわけて行ってもよい。例えば、層間絶縁層となる酸化物絶縁膜１０７及び保護絶縁層１０６に先に第５のフォトリソグラフィ工程を行ってコンタクトホールを形成し、第６乃至第９のフォトリソグラフィ工程によって、ＲＧＢのカラーフィルタ層、オーバーコート層を形成した後、さらに第１０のフォトリソグラフィ工程を行って保護絶縁層１０９へのコンタクトホールの形成を行ってもよい。この場合、フォトリソグラフィ工程及びフォトマスク数は１つ増加し、発光装置の作製は１２回のフォトリソグラフィ工程及び１２枚のフォトマスクを用いることとなる。
【０１４５】
なお、前述のフォトリソグラフィ工程において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行っても良い。
【０１４６】
多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１４７】
また、発光装置を作製する場合、駆動用ＴＦＴのソース電極層と電気的に接続する電源供給線を設け、その電源供給線は、ゲート配線と交差し、かつソース配線と交差し、且つ、ゲート電極層と同じ材料、同じ工程で形成する。
【０１４８】
また、発光装置を作製する場合、発光素子の一方の電極は駆動用ＴＦＴのドレイン電極層と電気的に接続させ、発光素子のもう一方の電極と電気的に接続する共通電位線を設ける。なお、その共通電位線は、ゲート電極層と同じ材料、同じ工程で形成することができる。
【０１４９】
また、発光装置を作製する場合、１つの画素に複数の薄膜トランジスタを有し、一方の薄膜トランジスタのゲート電極層ともう一方のドレイン電極層とを接続する接続部が設けられる。
【０１５０】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、上記方法によって、酸化物半導体層に接して酸化物絶縁膜を形成することによって、安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を提供することができる。
【０１５１】
チャネル形成領域の半導体層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置とすることが可能となる。
【０１５２】
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、画素部の薄膜トランジスタ１７０と同じ工程で形成することも可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる。
【０１５３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５４】
（実施の形態２）
本実施の形態では、実施の形態１において、酸化物半導体層とソース電極層又はドレイン電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける例を図６及び図７に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図６及び図７は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０１５５】
まず、実施の形態１に従って、実施の形態１における図３（Ｂ）の工程まで行う。図６（Ａ）は、図３（Ｂ）と同一である。
【０１５６】
脱水化または脱水素化された酸化物半導体層１３３、１３４上に酸化物導電膜１４０を形成し、酸化物導電膜１４０上に金属導電材料からなる金属導電膜を積層する。
【０１５７】
酸化物導電膜１４０の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電膜１４０の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜１４０として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【０１５８】
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、エッチングにより金属導電膜の不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端子１２２を形成する（図６（Ｂ）参照。）。
【０１５９】
なお、金属導電膜のエッチングの際に、酸化物導電膜１４０及び酸化物半導体層１３３、１３４も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１６０】
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを除去し、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂをマスクとして、酸化物導電膜１４０をエッチングし、酸化物導電層１６４ａ、１６４ｂ、酸化物導電層１０４ａ、１０４ｂ、容量電極層１８５を形成する（図６（Ｃ）参照。）。酸化亜鉛を成分とする酸化物導電膜１４０は、例えばレジストの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。また同工程で、端子部にも酸化物導電層１３８、１３９が形成される。
【０１６１】
酸化物半導体層と酸化物導電層のエッチング速度の差を利用して、チャネル領域を形成するために酸化物導電層を分割するためのエッチング処理を行う。酸化物導電層のエッチング速度が酸化物半導体層と比較して速いことを利用して、酸化物半導体層上の酸化物導電層を選択的にエッチングする。
【０１６２】
よって、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇの除去は、アッシング工程によって除去することが好ましい。剥離液を用いたエッチングの場合は、酸化物導電膜１４０及び酸化物半導体層１３３、１３４が過剰にエッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチング時間）を適宜調整する。
【０１６３】
本実施の形態のように、酸化物半導体層を島状にエッチングした後に、酸化物導電膜と金属導電膜を積層させて、同一マスクでソース電極層及びドレイン電極層を含む配線パターンをエッチングすることにより、金属導電膜の配線パターンの下に、酸化物導電膜を残存させることができる。
【０１６４】
ゲート配線（導電層１６２）とソース配線（ドレイン電極層１６５ｂ）のコンタクトにおいても、ソース配線の下層に酸化物導電層１６４ｂが形成されていることにより、バッファとなり、厚さ分の直列抵抗のみであり、金属とは絶縁性の酸化物を作らないので好ましい
【０１６５】
酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜を、スパッタリング法を用いて成膜する。
【０１６６】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状態で加熱される。
【０１６７】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。
【０１６８】
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領域１６６は、Ｉ型となり、ソース電極層１６５ａ及び酸化物導電層１６４ａに重なる高抵抗ソース領域１６７ａと、ドレイン電極層１６５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成される。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成領域１１６は、Ｉ型となり、ソース電極層１０５ａ及び酸化物導電層１０４ａに重なる高抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成される。
【０１６９】
酸化物半導体層１０３、１６３と金属材料からなるドレイン電極層１０５ｂ、ドレイン電極層１６５ｂの間に設けられる酸化物導電層１０４ｂ、１６４ｂは低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）としても機能する。同様に、酸化物半導体層１０３、１６３と金属材料からなるソース電極層１０５ａ、ソース電極層１６５ａの間に設けられる酸化物導電層１０４ａ、１６４ａは低抵抗ソース領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＳ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。
【０１７０】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８１、画素部に薄膜トランジスタ１７１を作製することができる。薄膜トランジスタ１７１、１８１は、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７１、１８１は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
【０１７１】
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、酸化物導電層１０４ｂと同工程で形成される容量電極層１８５、ドレイン電極層１０５ｂと同工程で形成される容量電極層１４９との積層でなる容量１４６形成されている。
【０１７２】
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する。
【０１７３】
次に、実施の形態１と同様に第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除去する（図６（Ｄ）参照。）。また、ここでのエッチングにより接続電極１２０に達するコンタクトホール１２６、第２の端子１２２に達するコンタクトホール１２７も形成する。
【０１７４】
次に、透光性を有する導電膜を成膜し、第１０のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０、導電層１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する（図７（Ａ）参照。）。
【０１７５】
実施の形態１と同様に、第１１のフォトリソグラフィ工程を行って隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図７（Ｂ）参照。）。
【０１７６】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域として酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるために有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
【０１７７】
また、発光装置で配線材料の一部として用いられているモリブデン（Ｍｏ）は（例えば、Ｍｏ／Ａｌ／Ｍｏ）、酸化物半導体層との接触抵抗が高くて課題であった。これは、Ｔｉに比べＭｏは酸化しにくいため酸化物半導体層から酸素を引き抜く作用が弱く、Ｍｏと酸化物半導体層の接触界面がｎ型化しないためである。しかし、かかる場合でも、酸化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させることで接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる。
【０１７８】
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、より短チャネル化ができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、動作速度を高速化することができる。
【０１７９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１８０】
（実施の形態３）
本実施の形態では、実施の形態１又は実施の形態２において、酸化物半導体層とソース電極層又はドレイン電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける他の例を図８及び図９に示す。従って、他は実施の形態１又は実施の形態２と同様に行うことができ、実施の形態１又は実施の形態２と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図８及び図９は、図１乃至図７と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０１８１】
まず、実施の形態１に従って、基板１００上に金属導電膜を形成し、金属導電膜を第１のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第１の端子１２１、ゲート電極層１６１、導電層１６２、ゲート電極層１０１、容量配線層１０８を形成する。
【０１８２】
次に、第１の端子１２１、ゲート電極層１６１、導電層１６２、ゲート電極層１０１、容量配線層１０８上にゲート絶縁層１０２を形成し、酸化物半導体膜、酸化物導電膜を積層する。ゲート絶縁層、酸化物半導体膜、及び酸化物導電膜は大気に曝さずに連続的に成膜することができる。
【０１８３】
酸化物導電膜上に第２のフォトリソグラフィ工程によりレジストマスクを形成する。レジストマスクを用いてゲート絶縁層、酸化物半導体膜、及び酸化物導電膜をエッチングし、第１の端子１２１に達するコンタクトホール１１９、導電層１６２に達するコンタクトホール１１８を形成する。
【０１８４】
第２のフォトリソグラフィ工程によるレジストマスクを除去し、次に酸化物導電膜上に第３のフォトリソグラフィ工程によりレジストマスクを形成する。第３のフォトリソグラフィ工程によるレジストマスクを用いて島状の酸化物半導層及び酸化物導電層を形成する。
【０１８５】
このように、酸化物半導体膜及び酸化物導電膜をゲート絶縁層全面に積層した状態で、ゲート絶縁層にコンタクトホールを形成する工程を行うと、ゲート絶縁層表面にレジストマスクが直接接しないため、ゲート絶縁層表面の汚染（不純物等の付着など）を防ぐことができる。よって、ゲート絶縁層と酸化物半導体膜、酸化物導電膜との界面状態を良好とすることができるため、信頼性向上につながる。
【０１８６】
次いで、酸化物半導体層及び酸化物導電層を積層させた状態で脱水化、脱水素化の加熱処理を行う。４００℃から７００℃の温度で加熱処理することで、酸化物半導体層の脱水化、脱水素化が図られ、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
【０１８７】
この加熱処理により、酸化物導電層に酸化珪素のような結晶化阻害物質が含まれていない限り、酸化物導電層は結晶化する。酸化物導電層の結晶は下地面に対して柱状に成長する。その結果、ソース電極層及びドレイン電極層を形成するために、酸化物導電層の上層の金属導電膜をエッチングする場合、アンダーカットが形成されるのを防ぐことができる。
【０１８８】
また、酸化物半導体層の脱水化、脱水素化の加熱処理によって、酸化物導電層の導電性を向上させることができる。なお、酸化物導電層のみ酸化物半導体層の加熱処理より低温で加熱処理しても良い。
【０１８９】
また、酸化物半導体層及び酸化物導電層の第１の加熱処理は、島状の酸化物半導体層及び酸化物導電層に加工する前の酸化物半導体膜及び酸化物導電膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１９０】
以上の工程で、酸化物半導体層１３３、１３４、酸化物導電層１４２、１４３が得られる（図８（Ａ）参照。）。酸化物半導体層１３３及び酸化物導電層１４２、酸化物半導体層１３４及び酸化物導電層１４３はそれぞれ同じマスクを用いて形成された島状の積層である。
【０１９１】
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、エッチングにより金属導電膜の不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端子１２２を形成する（図８（Ｂ）参照。）。
【０１９２】
なお、金属導電膜のエッチングの際に、酸化物導電層１４２、１４３及び酸化物半導体層１３３、１３４も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１９３】
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを除去し、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂをマスクとして、酸化物導電層１４２、１４３をエッチングし、酸化物導電層１６４ａ、１６４ｂ、酸化物導電層１０４ａ、１０４ｂを形成する（図８（Ｃ）参照。）。酸化亜鉛を成分とする酸化物導電層１４２、１４３は、例えばレジストの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。
【０１９４】
よって、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇの除去は、アッシング工程によって除去することが好ましい。剥離液を用いたエッチングの場合は、酸化物導電層１４２、１４３及び酸化物半導体層１３３、１３４が過剰にエッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチング時間）を適宜調整する。
【０１９５】
酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜を、スパッタリング法を用いて成膜する。
【０１９６】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状態で加熱される。
【０１９７】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。
【０１９８】
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領域１６６は、Ｉ型となり、ソース電極層１６５ａ及び酸化物導電層１６４ａに重なる高抵抗ソース領域１６７ａと、ドレイン電極層１６５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成される。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成領域１１６は、Ｉ型となり、ソース電極層１０５ａ及び酸化物導電層１０４ａに重なる高抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成される。
【０１９９】
酸化物半導体層１０３、１６３と金属材料からなるドレイン電極層１０５ｂ、ドレイン電極層１６５ｂの間に設けられる酸化物導電層１０４ｂ、１６４ｂは低抵抗ドレイン領域（ＬＲＮ領域、ＬＲＤ領域とも呼ぶ）としても機能する。同様に、酸化物半導体層１０３、１６３と金属材料からなるソース電極層１０５ａ、ソース電極層１６５ａの間に設けられる酸化物導電層１０４ａ、１６４ａは低抵抗ソース領域（ＬＲＮ領域、ＬＲＳ領域とも呼ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。
【０２００】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８２、画素部に薄膜トランジスタ１７２を作製することができる。薄膜トランジスタ１７２、１８２は、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７２、１８２は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
【０２０１】
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、ドレイン電極層１０５ｂと同工程で形成される容量電極層１４９との積層でなる容量１４６形成されている。
【０２０２】
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する。
【０２０３】
次に、実施の形態１と同様に第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除去する（図８（Ｄ）参照。）。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。
【０２０４】
次に、透光性を有する導電膜を成膜し、第１０のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０、導電層１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する（図９（Ａ）参照。）。
【０２０５】
実施の形態１と同様に、第１１のフォトリソグラフィ工程を行って隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図９（Ｂ）参照。）。
【０２０６】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域として酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるために有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
【０２０７】
酸化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させることで接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる。
【０２０８】
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、よりチャネル長を短くすることができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、動作速度を高速化することができる。
【０２０９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１０】
（実施の形態４）
本実施の形態では、画素部の薄膜トランジスタと発光素子の第１の電極層とを接続電極層を間に介して電気的に接続する発光装置の例を図１６乃至図１８に示す。なお、本実施の形態においては、画素部のトランジスタと発光素子の第１の電極層の接続方法が異なる点以外は同様の材料、及び手法を用いることができる。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図１６乃至図１８は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２１１】
本実施の形態の発光装置を図１６に示す。画素部の薄膜トランジスタ１７０のドレイン電極層１０５ｂは接続電極層１９６を間に介して第１の電極層１１０と電気的に接続されている。図１７及び図１８を用いて図１６に示す発光装置の作製方法を説明する。
【０２１２】
まず、実施の形態１に従って、実施の形態１における図４（Ａ）の工程まで行う。図１７（Ａ）は、図４（Ａ）と同一である。
【０２１３】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７及び保護絶縁層１０６のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５、第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６を形成し、レジストマスクを除去する（図１７（Ｂ）参照。）。
【０２１４】
次に、導電膜を成膜し、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して接続電極層１９６、導電層１１２、端子電極１１３、１１４を形成し、レジストマスクを除去する（図１７（Ｃ）参照。）。導電膜としては金属導電膜を用いることができるので、接続電極層１９６、導電層１１２、端子電極１１３、１１４も金属導電層とすることができる。
【０２１５】
接続電極層１９６は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いることができる。よって本実施の形態のように導電層１１２、端子電極１１３、１１４を接続電極層１９６と同工程で形成する場合、導電層１１２、端子電極１１３、１１４にもＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いることができる。導電膜は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。また、導電膜の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いることができる。
【０２１６】
次いで、画素部において保護絶縁層１０６上に第７乃至９のフォトリソグラフィ工程を行いＲＧＢのカラーフィルタ層１９１を形成し、第１０のフォトリソグラフィ工程を行い、カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成する。接続電極層１９６、導電層１１２、端子電極１１３、１１４、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する（図１７（Ｄ）参照。）。
【０２１７】
次に、第１１のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０９のエッチングにより接続電極層１９６に達するコンタクトホール１２５を形成し、レジストマスクを除去する。また、ここでのエッチングにより端子電極１１３、１１４上の保護絶縁層１０９も除去し、端子電極１１３、１１４を露出させる（図１８（Ａ）参照。）。
【０２１８】
次に、透光性を有する導電膜を成膜し、第１２のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０を形成し、レジストマスクを除去する。
【０２１９】
実施の形態１と同様に、第１３のフォトリソグラフィ工程を行って隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図１８（Ｂ）参照。）。
【０２２０】
接続電極層１９６を形成する場合、電源供給線を接続電極層１９６と同じ材料、同じ工程で形成することができる。また、共通電位線も、接続電極層１９６と同じ材料、同じ工程で形成することができる。
【０２２１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することができる。
【０２２２】
（実施の形態５）
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態１と異なる例を図１０に示す。図１０は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２２３】
まず、実施の形態１に従って、基板上にゲート電極層、ゲート絶縁層を形成し、画素部において第２のフォトリソグラフィ工程を用いてゲート電極層に達するコンタクトホールを形成する（図示せず）。
【０２２４】
次に酸化物半導体膜１３０の形成を行い、酸化物半導体膜１３０を第３のフォトリソグラフィ工程により島状の酸化物半導体層１３１、１３２に加工する。
【０２２５】
次いで、酸化物半導体層１３１、１３２の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２２６】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０℃で数分間加熱処理を行ってもよい。
【０２２７】
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処理を行ってもよい。
【０２２８】
また、酸化物半導体層１３１、１３２の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０２２９】
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層１６８、１９８を得る。
【０２３０】
次いで、酸化物半導体層１６８、１９８上に、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層及びドレイン電極層を形成し、スパッタリング法で酸化物絶縁膜１０７を形成する。
【０２３１】
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０２３２】
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する。
【０２３３】
次に、第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、ゲート絶縁層１０２、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングにより第１の端子１２１、導電層１６２、ドレイン電極層１０５ｂ、第２の端子１２２に達するコンタクトホールを形成する。透光性を有する導電膜を形成した後、第１０のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って第１の電極層１１０、端子電極１２８、端子電極１２９、配線層１４５を形成する。
【０２３４】
本実施の形態では、第１の端子１２１と端子電極１２８との接続を、接続電極１２０を介さずに直接行う例である。また、ドレイン電極層１６５ｂと導電層１６２との接続は、配線層１４５を介して行う。
【０２３５】
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、ソース電極層及びドレイン電極層と同工程で形成される容量電極層１４９との積層でなる容量１４７が形成されている。
【０２３６】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８３、画素部に薄膜トランジスタ１７３を作製することができる。
【０２３７】
実施の形態１と同様に、隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図１０参照。）。
【０２３８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することができる。
【０２３９】
（実施の形態６）
本実施の形態では、実施の形態１乃至５に示した発光装置において、薄膜トランジスタと、エレクトロルミネッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製する一例を示す。
【０２４０】
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２４１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２４２】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２４３】
図１９は、発光装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２４４】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２４５】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２４６】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位よりも高電源電位が高い電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２４７】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２４８】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２４９】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１９と同じ画素構成を用いることができる。
【０２５０】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２５１】
なお、図１９に示す画素構成は、これに限定されない。例えば、図１９に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２５２】
次に、発光素子の構成について、図２０を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２０（Ａ）（Ｂ）（Ｃ）の発光装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１乃至５で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。
【０２５３】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２５４】
下面射出構造の発光素子について図２０（Ａ）を用いて説明する。
【０２５５】
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極層７０１３側に射出する場合の、画素の断面図を示す。図２０（Ａ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極層７０１３が形成されており、第１の電極層７０１３上にＥＬ層７０１４、第２の電極層７０１５が順に積層されている。なお、導電膜７０１７は、保護絶縁層７０３５、保護絶縁層７０３２、及び酸化物絶縁層７０３１に形成されたコンタクトホールを介して駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続されている。
【０２５６】
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
【０２５７】
また、発光素子の第１の電極層７０１３は様々な材料を用いることができる。例えば、第１の電極層７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図２０（Ａ）では、第１の電極層７０１３の膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極層７０１３として用いる。
【０２５８】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０１７と第１の電極層７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
【０２５９】
また、第１の電極層７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極層７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２６０】
また、第１の電極層７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極として機能する第１の電極層７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２６１】
また、上記積層順に限定されず、第１の電極層７０１３を陽極として機能させ、第１の電極層７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極層７０１３を陰極として機能させ、第１の電極層７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
【０２６２】
また、ＥＬ層７０１４上に形成する第２の電極層７０１５としては、様々な材料を用いることができる。例えば、第２の電極層７０１５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極層７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極層７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０２６３】
第１の電極層７０１３及び第２の電極層７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２０（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極層７０１３側に射出し、カラーフィルタ層７０３３を通過して外部へ射出する。
【０２６４】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２６５】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図２０（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０２６６】
次に、両面射出構造の発光素子について、図２０（Ｂ）を用いて説明する。
【０２６７】
図２０（Ｂ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極層７０２３が形成されており、第１の電極層７０２３上にＥＬ層７０２４、第２の電極層７０２５が順に積層されている。なお、導電膜７０２７は保護絶縁層７０４５、保護絶縁層７０４２、及び酸化物絶縁層７０４１に形成されたコンタクトホールを介して駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続されている。
【０２６８】
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
【０２６９】
また、第１の電極層７０２３は様々な材料を用いることができる。例えば、第１の電極層７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第１の電極層７０２３を陰極として用い、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極として用いる。
【０２７０】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０２７と第１の電極層７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
【０２７１】
また、第１の電極層７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極層７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２７２】
また、第１の電極層７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する第１の電極層７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２７３】
また、上記積層順に限定されず、第１の電極層７０２３を陽極として用い、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極層７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
【０２７４】
また、ＥＬ層７０２４上に形成する第２の電極層７０２５としては、様々な材料を用いることができる。例えば、第２の電極層７０２５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができる。本実施の形態では、第２の電極層７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜を形成する。
【０２７５】
第１の電極層７０２３及び第２の電極層７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図２０（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極層７０２５側と第１の電極層７０２３側の両方に射出する。
【０２７６】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２７７】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
【０２７８】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極層７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極層７０２５上方に設けることが好ましい。
【０２７９】
次に、上面射出構造の発光素子について、図２０（Ｃ）を用いて説明する。
【０２８０】
図２０（Ｃ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極層７００５側に抜ける場合の、画素の断面図を示す。図２０（Ｃ）では、ＴＦＴ７００１と電気的に接続された発光素子７００２の第１の電極層７００３が形成されており、第１の電極層７００３上にＥＬ層７００４、第２の電極層７００５が順に積層されている。
【０２８１】
また、第１の電極層７００３は様々な材料を用いることができる。例えば、第１の電極層７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０２８２】
また、第１の電極層７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極層７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８３】
また、第１の電極層７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極として用いる第１の電極層７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２８４】
また、上記積層順に限定されず、陽極として用いる第１の電極層７００３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０２８５】
図２０（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯ膜との積層を形成する。
【０２８６】
ただし、ＴＦＴ７００１がｎ型の場合、第１の電極層７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
【０２８７】
第２の電極層７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２８８】
第１の電極層７００３及び第２の電極層７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図２０（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極層７００５側に射出する。
【０２８９】
また、図２０（Ｃ）において、ＴＦＴ７００１のドレイン電極層は、酸化物絶縁層７０５１、保護絶縁層７０５２及び保護絶縁層７０５５に形成されたコンタクトホールを介して第１の電極層７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２９０】
また、第１の電極層７００３と、隣り合う画素の第１の電極層とを絶縁するために隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極層７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２９１】
また、図２０（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２を緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０２９２】
また、図２０（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
【０２９３】
図２０（Ａ）乃至（Ｃ）においては、薄膜トランジスタと第１の電極層とが直接接する例を示すが、実施の形態４のように薄膜トランジスタのドレイン電極層と、第１の電極層との間に接続電極層を間に介して電気的に接続する構成としてもよい。また、ＴＦＴ７００１、７０１１、７０２１も実施の形態２、実施の形態３、実施の形態５に示すような薄膜トランジスタを用いることもできる。
【０２９４】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０２９５】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０２９６】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２９７】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２９８】
本実施の形態は他の実施の形態と適宜組み合わせることができる。
【０２９９】
（実施の形態７）
本実施の形態では、実施の形態１乃至６に示した発光素子の素子構造の一例について説明する。
【０３００】
図２１（Ａ）に示す素子構造は、一対の電極（第１の電極１００１、第２の電極１００２）間に発光領域を含むＥＬ層１００３が挟まれた構造を有する。なお、以下の本実施の形態の説明においては、例として、第１の電極１００１を陽極として用い、第２の電極１００２を陰極として用いるものとする。
【０３０１】
また、ＥＬ層１００３は、少なくとも発光層を含んで形成されていればよく、発光層以外の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポーラ性（電子及び正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わせて用いることができる。
【０３０２】
図２１（Ａ）に示す発光素子は、第１の電極１００１と第２の電極１００２との間に生じた電位差により電流が流れ、ＥＬ層１００３において正孔と電子とが再結合し、発光するものである。つまりＥＬ層１００３に発光領域が形成されるような構成となっている。
【０３０３】
発光は、第１の電極１００１または第２の電極１００２のいずれか一方または両方を通って外部に取り出される。従って、第１の電極１００１または第２の電極１００２のいずれか一方または両方は、透光性を有する物質で成る。
【０３０４】
なお、ＥＬ層は図２１（Ｂ）のように第１の電極１００１と第２の電極１００２との間に複数積層されていても良い。ｎ（ｎは２以上の自然数）層の積層構造を有する場合には、ｍ（ｍは自然数、ｍは１以上ｎ−１以下）番目のＥＬ層と、（ｍ＋１）番目のＥＬ層との間には、それぞれ電荷発生層１００４を設けることが好ましい。
【０３０５】
電荷発生層１００４は、有機化合物と金属酸化物の複合材料、金属酸化物、有機化合物とアルカリ金属、アルカリ土類金属、またはこれらの化合物との複合材料の他、これらを適宜組み合わせて形成することができる。有機化合物と金属酸化物の複合材料としては、例えば、有機化合物とＶ２Ｏ５やＭｏＯ３やＷＯ３等の金属酸化物を含む。有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０−６ｃｍ２／Ｖｓ以上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、電荷発生層１００４に用いるこれらの材料は、キャリア注入性、キャリア輸送性に優れているため、発光素子の低電流駆動、および低電圧駆動を実現することができる。
【０３０６】
なお、電荷発生層１００４は、有機化合物と金属酸化物の複合材料と他の材料とを組み合わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わせて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜とを組み合わせて形成してもよい。
【０３０７】
このような構成を有する発光素子は、エネルギーの移動や消光などの問題が起こり難く、材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易である。また、一方のＥＬ層で燐光発光、他方で蛍光発光を得ることも容易である。
【０３０８】
なお、電荷発生層１００４とは、第１の電極１００１と第２の電極１００２に電圧を印加したときに、電荷発生層１００４に接して形成される一方のＥＬ層１００３に対して正孔を注入する機能を有し、他方のＥＬ層１００３に電子を注入する機能を有する。
【０３０９】
図２１（Ｂ）に示す発光素子は、発光層に用いる発光物質の種類を変えることにより様々な発光色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用いることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。
【０３１０】
図２１（Ｂ）に示す発光素子を用いて、白色発光を得る場合、複数の発光層の組み合わせとしては、赤、青及び緑色の光を含んで白色に発光する構成であればよく、例えば、青色の蛍光材料を発光物質として含む第１のＥＬ層と、緑色と赤色の燐光材料を発光物質として含む第２のＥＬ層を有する構成が挙げられる。また、赤色の発光を示す第１のＥＬ層と、緑色の発光を示す第２のＥＬ層と、青色の発光を示す第３のＥＬ層とを有する構成とすることもできる。または、補色の関係にある光を発する発光層を有する構成であっても白色発光が得られる。ＥＬ層が２層積層された積層型素子において、第１のＥＬ層から得られる発光の発光色と第２のＥＬ層から得られる発光の発光色を補色の関係にする場合、補色の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げられる。
【０３１１】
なお、上述した積層型素子の構成において、積層されるＥＬ層の間に電荷発生層を配置することにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することができる。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一発光が可能となる。
【０３１２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることができる。
【０３１３】
（実施の形態８）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図２２を用いて説明する。図２２（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図２２（Ｂ）は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。
【０３１４】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３１５】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０３１６】
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至５で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジスタ４５０９としては、実施の形態１乃至５で示した薄膜トランジスタ１８０、１８１、１８２、画素用の薄膜トランジスタ４５１０としては、薄膜トランジスタ１７０、１７１、１７２を用いることができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０３１７】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０３１８】
図示しないが、酸化物絶縁層４５４２と絶縁層４５４４との間に実施の形態１で示したような保護絶縁層１０６を設けてもよい。
【０３１９】
また、薄膜トランジスタ４５１０は、第１電極層４５１７と電気的に接続されている。
【０３２０】
酸化物絶縁層４５４２は実施の形態１で示した酸化物絶縁膜１０７と同様な材料及び方法で形成すればよい。
【０３２１】
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、酸化物絶縁層４５４２上に形成される。
【０３２２】
また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能するオーバーコート層４５４３で覆う構成となっている。
【０３２３】
また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。絶縁層４５４４は実施の形態１で示した保護絶縁層１０９と同様な材料及び方法で形成すればよい。
【０３２４】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１電極層４５１７、電界発光層４５１２、第２電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０３２５】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３２６】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０３２７】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０３２８】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０３２９】
接続端子電極４５１５が、発光素子４５１１が有する第１電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０３３０】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０３３１】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３３２】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０３３３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３３４】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図２２の構成に限定されない。
【０３３５】
以上の工程により、半導体装置として信頼性の高い発光装置（表示パネル）を作製することができる。
【０３３６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３３７】
（実施の形態９）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０３３８】
画素部に配置する薄膜トランジスタは、実施の形態１乃至５に従って形成する。また、実施の形態１乃至５に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０３３９】
アクティブマトリクス型表示装置のブロック図の一例を図１２（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
【０３４０】
図１２（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０３４１】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。タイミング制御回路５３０５は、信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
【０３４２】
図１２（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。したがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができる。
【０３４３】
また、実施の形態１乃至５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１３（Ａ）、図１３（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。
【０３４４】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、ｎチャネル型ＴＦＴである例を説明する。
【０３４５】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
【０３４６】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
【０３４７】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０３４８】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
【０３４９】
次に、図１３（Ａ）の信号線駆動回路の動作について、図１３（Ｂ）のタイミングチャートを参照して説明する。図１３（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
【０３５０】
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のために誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないものであることを付記する。
【０３５１】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
【０３５２】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
【０３５３】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃至５に示す薄膜トランジスタで構成される回路を用いることが可能である。
【０３５４】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図１４及び図１５を用いて説明する。
【０３５５】
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０３５６】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１４（Ａ）参照）。図１４（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路１０＿ｎ−１からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ以上２の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１４（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
【０３５７】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している（すなわち、互いに９０°位相がずれている）。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０３５８】
図１４（Ｂ）に図１４（Ａ）で示したパルス出力回路１０＿１〜１０＿Ｎの一つを示す。第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１４（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０３５９】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１４（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０３６０】
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。なお、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲート電極とも呼ぶ。
【０３６１】
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、しきい値電圧の制御を行うことのできる構成が好適である。４端子の薄膜トランジスタのしきい値電圧は、上方及び／または下方のゲート電極の電位を制御することにより所望の値に制御することができる。
【０３６２】
次に、図１４（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１４（Ｃ）で説明する。
【０３６３】
図１４（Ｃ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。また、第１の出力端子２６及び第２の出力端子２７へ信号等が出力される。ここで、図１４（Ｃ）における各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、４端子の薄膜トランジスタを用いることが好ましい。第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことによりパルス出力回路の誤動作を低減することができるトランジスタである。そのため、４端子の薄膜トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とすることができる。
【０３６４】
図１４（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。
【０３６５】
図１４（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする。
【０３６６】
図１５（Ａ）に、図１４（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及び第２の出力端子２７に入力または出力される信号を示している。
【０３６７】
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルス（ＳＰ１）が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力される。
【０３６８】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソースの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
【０３６９】
なお図１４（Ｃ）、図１５（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
【０３７０】
ここで、図１５（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図１５（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図１５（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【０３７１】
なお、図１５（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
【０３７２】
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
【０３７３】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減することが利点がある。
【０３７４】
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【０３７５】
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図１５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図１５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減され、またノイズを低減することが出来るからである。
【０３７６】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
【０３７７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３７８】
（実施の形態１０）
本明細書に開示する発光装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３７９】
図２３（Ａ）は、携帯電話機の一例を示している。携帯電話機１１００は、筐体１１０１に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１０４、スピーカー１１０５、マイク１１０６などを備えている。
【０３８０】
図２３（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１１０２を指などで触れることにより行うことができる。
【０３８１】
表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３８２】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１１０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３８３】
また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表示部１１０２の画面表示を自動的に切り替えるようにすることができる。
【０３８４】
また、画面モードの切り替えは、表示部１１０２を触れること、又は筐体１１０１の操作ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３８５】
また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３８６】
表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３８７】
表示部１１０２に実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０３８８】
図２３（Ｂ）は携帯型情報端末の一例である。図２３（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
【０３８９】
図２３（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８０１には、表示パネル１８０２、スピーカー１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端子１８０８などを備え、筐体１８００には、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８００または１８０１内部に内蔵されている。
【０３９０】
また、表示パネル１８０２はタッチパネルを備えており、図２３（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
【０３９１】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
【０３９２】
発光装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えているため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体１８０１は、スライドし、図２３（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０３９３】
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０３９４】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０３９５】
図２４（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３９６】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３９７】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３９８】
表示部９６０３には、実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０３９９】
図２４（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０４００】
表示部９７０３には、実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０４０１】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０４０２】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０４０３】
図２５は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
【０４０４】
表示部９８８２および９８８３には、実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０４０５】
また、図２５に示す携帯型遊技機は、その他、スピーカー部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２５に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２５に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０４０６】
図２６は、上記実施の形態を適用して形成される発光装置を、室内の照明装置３００１として用いた例である。上記実施の形態で示した発光装置は大面積化も可能であるため、大面積の照明装置として用いることができる。また、上記実施の形態２で示した発光装置は、卓上照明器具３０００として用いることも可能である。なお、照明器具には天井固定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含まれる。
【０４０７】
以上のように、実施の形態１乃至９で示した発光装置は、上記のような様々な電子機器の表示パネルに配置することができ、信頼性の高い電子機器を提供することができる。
【符号の説明】
【０４０８】
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０６ 保護絶縁層
１０７ 酸化物絶縁膜
１０８ 容量配線層
１０９ 保護絶縁層
１１０ 電極層
１１１ 導電層
１１２ 導電層
１１３ 端子電極
１１６ チャネル形成領域
１１８ コンタクトホール
１１９ コンタクトホール
１２０ 接続電極
１２１ 端子
１２２ 端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 端子電極
１２９ 端子電極
１３０ 酸化物半導体膜
１３１ 酸化物半導体層
１３３ 酸化物半導体層
１３４ 酸化物半導体層
１３７ レジストマスク
１３８ 酸化物導電層
１４０ 酸化物導電膜
１４２ 酸化物導電層
１４３ 酸化物導電層
１４５ 配線層
１４６ 容量
１４７ 容量
１４９ 容量電極層
１５０ 端子
１５１ 端子
１５３ 接続電極
１５５ 導電膜
１５６ 電極
１６１ ゲート電極層
１６２ 導電層
１６３ 酸化物半導体層
１６６ チャネル形成領域
１６８ 酸化物半導体層
１７０ 薄膜トランジスタ
１７１ 薄膜トランジスタ
１７２ 薄膜トランジスタ
１７３ 薄膜トランジスタ
１８０ 薄膜トランジスタ
１８１ 薄膜トランジスタ
１８２ 薄膜トランジスタ
１８３ 薄膜トランジスタ
１８５ 容量電極層
１９１ カラーフィルタ層
１９２ オーバーコート層
１９３ 隔壁
１９４ ＥＬ層
１９５ 電極層
１９６ 接続電極層
１９８ 酸化物半導体層
１００１ 電極
１００２ 電極
１００３ ＥＬ層
１００４ 電荷発生層
１０４ａ 酸化物導電層
１０４ｂ 酸化物導電層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１１００ 携帯電話機
１１０１ 筐体
１１０２ 表示部
１１０３ 操作ボタン
１１０４ 外部接続ポート
１１０５ スピーカー
１１０６ マイク
１１７ａ 高抵抗ソース領域
１１７ｂ 高抵抗ドレイン領域
１３５ａ レジストマスク
１３６ａ レジストマスク
１６４ａ 酸化物導電層
１６４ｂ 酸化物導電層
１６５ａ ソース電極層
１６５ｂ ドレイン電極層
１６７ａ 高抵抗ソース領域
１６７ｂ 高抵抗ドレイン領域
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカー
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ用レンズ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
３０００ 卓上照明器具
３００１ 照明装置
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４２ 酸化物絶縁層
４５４３ オーバーコート層
４５４４ 絶縁層
４５４５ カラーフィルタ層
４５４６ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 電極層
７００４ ＥＬ層
７００５ 電極層
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 電極層
７０１４ ＥＬ層
７０１５ 電極層
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 電極層
７０２４ ＥＬ層
７０２５ 電極層
７０２６ 電極層
７０２７ 導電膜
７０２９ 隔壁
７０３１ 酸化物絶縁層
７０３２ 保護絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４１ 酸化物絶縁層
７０４２ 保護絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５１ 酸化物絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 保護絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカー部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
【技術分野】
【０００１】
有機化合物を含む層を発光層とする発光装置およびその作製方法に関する。例えば、有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、発光装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体として用いた発光素子は、次世代のフラットパネルディスプレイや、次世代の照明への応用が検討されている。特に、発光素子をマトリクス状に配置した表示装置は、従来の液晶表示装置と比較して、視野角が広く視認性が優れる点に優位性があると考えられている。
【０００４】
発光素子の発光機構は、一対の電極間にＥＬ層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔がＥＬ層の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に緩和する際にエネルギーを放出して発光するといわれている。励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起状態を経ても可能であると考えられている。
【０００５】
発光素子を構成するＥＬ層は、少なくとも発光層を有する。また、ＥＬ層は、発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを有する積層構造とすることもできる。
【０００６】
また、半導体特性を示す材料として金属酸化物が注目されている。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
【０００７】
また、酸化物半導体を適用したＴＦＴは、電界効果移動度が高い。そのため、当該ＴＦＴを用いて、表示装置などの駆動回路を構成することもできる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性が求められている。
【００１０】
酸化物半導体膜を用いる薄膜トランジスタにおいて、動作特性や信頼性を向上させることを課題の一つとする。
【００１１】
特に、駆動回路に用いる薄膜トランジスタの動作速度は、速い方が好ましい。
【００１２】
例えば、薄膜トランジスタのチャネル長（Ｌ）を短くする、またはチャネル幅Ｗを広くすると動作速度が高速化される。しかし、チャネル長を短くすると、スイッチング特性、例えばオンオフ比が小さくなる問題がある。また、チャネル幅Ｗを広くすると薄膜トランジスタ自身の容量負荷を上昇させる問題がある。
【００１３】
また、チャネル長が短くとも、安定した電気特性を有する薄膜トランジスタを備えた発光装置を提供することも課題の一とする。
【００１４】
また、絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一基板上に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特性、例えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには動作速度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、表示画像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作速度とすることが好ましい。
【００１５】
また、酸化物半導体膜を用いる薄膜トランジスタの電気特性のバラツキを低減することも課題の一つとする。
【課題を解決するための手段】
【００１６】
本発明の発光装置の一形態は、同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、駆動回路用トランジスタ及び画素用トランジスタはゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁層を有し、画素部において酸化物絶縁層上にカラーフィルタ層、カラーフィルタ層上に画素用トランジスタと電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、駆動回路用トランジスタにおいて、酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられ、ゲート電極層、ソース電極層及びドレイン電極層は金属導電膜である。
【００１７】
本発明の発光装置の他の一形態は、同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、駆動回路用トランジスタ及び画素用トランジスタはゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁層を有し、画素部において酸化物絶縁層上にカラーフィルタ層、カラーフィルタ層上に画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、駆動回路用トランジスタにおいて、酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられ、ゲート電極層、ソース電極層及びドレイン電極層は金属導電膜である。
【００１８】
画素用トランジスタ及び駆動回路用トランジスタとして、ボトムゲート構造の逆スタガ型トランジスタを用いる。画素用トランジスタ及び駆動回路用トランジスタはソース電極層及びドレイン電極層との間に露呈した酸化物半導体層に接する酸化物絶縁膜が設けられたチャネルエッチ型トランジスタである。
【００１９】
駆動回路用トランジスタは、酸化物半導体層をゲート電極と導電層で挟み込む構成とする。これにより、トランジスタのしきい値ばらつきを低減させることができ、安定した電気特性を有するトランジスタを備えた発光装置を提供することができる。導電層は、ゲート電極層と同電位としても良いし、フローティング電位でも良いし、固定電位、例えばＧＮＤ電位や０Ｖでもよい。また、導電層に任意の電位を与えることで、トランジスタのしきい値を制御することができる。
【００２０】
画素用トランジスタと画素電極は直接、接して形成されてもよいし、間に接続電極層を介して電気的に接続されてもよい。接続電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いることができる。
【００２１】
駆動回路用トランジスタの酸化物半導体層上に設けられる該導電層、第１の配線（端子または接続電極ともいう）、及び第２の配線（端子または接続電極ともいう）は、画素電極と同工程で酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛などの酸化物導電材料を用いて形成してもよいし、接続電極層と同工程でＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜などの金属材料を用いて形成してもよい。
【００２２】
また、同一基板上に複数種類の発光色の発光素子と、発光素子に電気的に接続する画素用トランジスタを形成して表示ディスプレイなどの発光装置を製造することができる。
【００２３】
また、白色の発光色の発光素子を複数設け、それぞれの発光素子の発光領域に重なるように光学フィルム、具体的にはカラーフィルタを設けてフルカラーの発光表示装置とすることもできる。なお、ここでカラーフィルタとはブラックマトリクスやオーバーコートを含めた３色のカラーフィルタ層（赤色カラーフィルタ、青色カラーフィルタ、緑色カラーフィルタなど）を備えたフィルム全体を指しているのではなく、一つの色のカラーフィルタを指している。
【００２４】
上記構造を実現するための本発明の発光装置の作製方法の一形態は、駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に、酸化物半導体層の一部と接する酸化物絶縁層を形成して駆動回路部に駆動回路用トランジスタ、及び画素部に画素用トランジスタを形成し、画素部において酸化物絶縁層上にカラーフィルタ層を形成し、カラーフィルタ層上に画素用トランジスタと電気的に接続する第１の電極層を形成し、第１の電極層上にＥＬ層、ＥＬ層上に第２の電極層を形成し、駆動回路部において、駆動回路用トランジスタのゲート電極層及び酸化物半導体層と重なる酸化物絶縁層上に、第１の電極層と同工程で導電層を形成する。
【００２５】
上記構造を実現するための本発明の発光装置の作製方法の一形態は、駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に、酸化物半導体層の一部と接する酸化物絶縁層を形成して駆動回路部に駆動回路用トランジスタ、及び画素部に画素用トランジスタを形成し、画素部において酸化物絶縁層上にカラーフィルタ層を形成し、カラーフィルタ層上に画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層を形成し、第１の電極層上にＥＬ層、ＥＬ層上に第２の電極層を形成し、駆動回路部において、駆動回路用トランジスタのゲート電極層及び酸化物半導体層と重なる酸化物絶縁層上に、接続電極層と同工程で導電層を形成する。
【００２６】
なお、前述の発光装置の作製工程におけるフォトリソグラフィ工程において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行っても良い。
【００２７】
多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００２８】
上記構成は、上記課題の少なくとも一つを解決する。
【００２９】
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００３０】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００３１】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−化など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成や、形成後に加熱処理を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させているとも言える。また、酸化物半導体層を酸素過剰な状態とする固相酸化を行っているとも呼べる。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を作製し、提供することが可能となる。
【００３２】
脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下の加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。また、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
【００３３】
脱水化または脱水素化の加熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが好ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で行っても良い。
【００３４】
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導体層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃付近に現れる１つのピークは検出されない程度の加熱処理条件とする。従って、脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
【００３５】
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、水または水素が再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ−など）させた後、高抵抗化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧（Ｖｔｈ）をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが半導体装置（発光装置）には望ましい。なお、薄膜トランジスタのしきい値電圧がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
【００３６】
また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
【００３７】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【００３８】
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００３９】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−化など）させる。
【００４０】
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。また、ソース電極層と重なる酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）が形成される。
【００４１】
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１８／ｃｍ３以上の範囲内であり、少なくともチャネル形成領域のキャリア濃度（１×１０１８／ｃｍ３未満）よりも高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求めたキャリア濃度の値を指す。
【００４２】
この後、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱水化または脱水素化した酸化物半導体層の一部を酸素過剰な状態とする処理としては、以下の方法のいずれかによって行う。脱水化または脱水素化した酸化物半導体層に接する酸化物絶縁膜をスパッタリング法で成膜する、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜し、さらに加熱処理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜し、さらに酸素を含む雰囲気で加熱処理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜した後に不活性ガス雰囲気下で加熱し、さらに酸素雰囲気下で冷却処理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜した後に不活性ガス雰囲気下で加熱し、さらに超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で冷却処理を行う。
【００４３】
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極層と重なる部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させることもできる。脱水化または脱水素化した酸化物半導体層上に接してＴｉなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層やドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態としてチャネル形成領域を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる第１の高抵抗ソース領域と、ドレイン電極層に重なる第２の高抵抗ドレイン領域とが形成され、第１の高抵抗ソース領域と第２の高抵抗ドレイン領域との間の領域がチャネル形成領域となる。即ち、チャネル形成領域がソース電極層及びドレイン電極層の間に自己整合的に形成される。
【００４４】
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を作製し、提供することが可能となる。
【００４５】
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、薄膜トランジスタの耐圧を向上させた構成とすることができる。
【００４６】
また、ドレイン電極層及びソース電極層と重畳した酸化物半導体層において、高抵抗ドレイン領域及び高抵抗ソース領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極層側の高抵抗ソース領域、ソース電極層の順となる。このときチャネル形成領域では、ドレイン電極層側の高抵抗ドレイン領域よりチャネル領域に流れるリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）でのリーク電流を低減することができる。
【００４７】
また、ソース電極層に重なる高抵抗ソース領域と、ドレイン電極層に重なる高抵抗ドレイン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
【００４８】
また、酸化物半導体層とソース電極及びドレイン電極の間に、酸化物導電層を形成してもよい。酸化物導電層は、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。例えば、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを用いることができる。酸化物導電層は、低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）としても機能する。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。酸化物導電層を酸化物半導体層とソース電極及びドレイン電極の間に設けることで、接触抵抗を低減でき、トランジスタの高速動作を実現することができるため、周辺回路（駆動回路）の周波数特性を向上させることができる。
【００４９】
酸化物導電層とソース電極及びドレイン電極を形成するための金属層は、連続成膜が可能である。
【００５０】
また、前述した第１の配線及び第２の配線を、ＬＲＮもしくはＬＲＤとして機能する酸化物導電層と同じ材料と金属材料によって構成された積層配線としてもよい。金属と酸化物導電層の積層とすることで、下層配線の乗り越えや開口などの段差に対する被覆性が改善し、配線抵抗を下げることができる。また、マイグレーションなどによる配線の局所的な高抵抗化や断線を防ぐ効果も期待できるため、信頼性の高い発光装置を提供することができる。
【００５１】
また、前述した第１の配線と第２の配線の接続に際しても、酸化物導電層を間に挟んで接続することにより、接続部（コンタクト部）の金属表面に絶縁性酸化物が形成されることによる接触抵抗（コンタクト抵抗）の増大を防ぐことが期待でき、信頼性の高い発光装置を提供することができる。
【００５２】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
【００５３】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００５４】
酸化物半導体層を用い、電気特性や信頼性に優れた薄膜トランジスタを備えた半導体装置である発光装置を実現できる。
【図面の簡単な説明】
【００５５】
【図１】発光装置を説明する図。
【図２】発光装置の作製方法を説明する図。
【図３】発光装置の作製方法を説明する図。
【図４】発光装置の作製方法を説明する図。
【図５】発光装置の作製方法を説明する図。
【図６】発光装置の作製方法を説明する図。
【図７】発光装置の作製方法を説明する図。
【図８】発光装置の作製方法を説明する図。
【図９】発光装置の作製方法を説明する図。
【図１０】発光装置を説明する図。
【図１１】発光装置を説明する図。
【図１２】発光装置のブロック図を説明する図。
【図１３】信号線駆動回路の構成を説明する図。
【図１４】シフトレジスタの構成を示す回路図。
【図１５】シフトレジスタの回路図及び動作を説明するタイミングチャート。
【図１６】発光装置を説明する図。
【図１７】発光装置の作製方法を説明する図。
【図１８】発光装置の作製方法を説明する図。
【図１９】発光装置の画素等価回路を説明する図
【図２０】発光装置を説明する図。
【図２１】発光素子を説明する図。
【図２２】発光装置を説明する図。
【図２３】電子機器を示す図。
【図２４】電子機器を示す図。
【図２５】電子機器を示す図。
【図２６】電子機器を示す図。
【発明を実施するための形態】
【００５６】
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００５７】
（実施の形態１）
薄膜トランジスタを含む発光装置、及びその作製工程について、図１乃至図５及び図１１を用いて説明する。
【００５８】
本発明の一形態である発光装置を図１に示す。図１の発光装置は、基板１００上に、発光素子、薄膜トランジスタ１７０及び容量１４７を含む画素部と、薄膜トランジスタ１８０を含む駆動回路部とが設けられており、さらにゲート配線の端子部には第１の端子１２１、接続電極１２０、及び接続用の端子電極１２８、ソース配線の端子部には第２の端子１２２及び接続用の端子電極１２９が設けられている。また、薄膜トランジスタ１８０及び薄膜トランジスタ１７０上には酸化物絶縁膜１０７及び保護絶縁層１０６が形成されている。
【００５９】
発光素子は、第１の電極層１１０、ＥＬ層１９４、及び第２の電極層１９５の積層によって構成され、薄膜トランジスタ１７０のドレイン電極層と第１の電極層１１０とが接して形成されることで、薄膜トランジスタ１７０と電気的に接続している。画素部において、保護絶縁層１０６上にはカラーフィルタ層１９１が形成され、カラーフィルタ層１９１はオーバーコート層１９２で覆われ、さらに保護絶縁層１０９によって覆われている。第１の電極層１１０は保護絶縁層１０９上に形成される。また、各発光素子の間を隔てる隔壁１９３が薄膜トランジスタ１７０上に形成されている。
【００６０】
駆動回路部において、薄膜トランジスタ１８０はゲート電極層及び半導体層の上方に導電層１１１が設けられ、ドレイン電極層１６５ｂはゲート電極層と同工程で形成される導電層１６２と電気的に接続している。
【００６１】
以下、図２乃至５、及び図１１を用いて作製方法を詳細に説明する。図２乃至図５は発光装置の断面図に相当する。
【００６２】
絶縁表面を有する基板である基板１００上に、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１）を形成する。図２（Ａ）のように、配線及び電極の端部にテーパー形状が形成されるようにエッチングすると、積層する膜の被覆性が向上するため好ましい。なお、ゲート電極層１０１、ゲート電極層１６１はそれぞれゲート配線に含まれる。
【００６３】
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を有する基板１００にはガラス基板を用いることができる。
【００６４】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００６５】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。本実施の形態で示す発光装置は基板１００側の面から発光を取り出す下面射出型であるので、基板１００としては透光性を有する基板を用いるが、基板１００とは逆側の面から発光を取り出す上面射出型である場合は基板１００として非透光性の金属基板等の基板を用いてもよい。
【００６６】
下地膜となる絶縁膜を基板１００とゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１との間に設けてもよい。下地膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００６７】
ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００６８】
例えば、ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムと珪素の合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層した積層とすることが好ましい。
【００６９】
次いで、ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１の端子１２１上にゲート絶縁層１０２を形成する（図２（Ａ）参照。）。
【００７０】
ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層１０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
【００７１】
本実施の形態では、ゲート絶縁層１０２としてプラズマＣＶＤ法により膜厚２００ｎｍ以下の窒化珪素層を形成する。
【００７２】
次いで、ゲート絶縁層１０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１３０を形成する（図２（Ｂ）参照。）。
【００７３】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００７４】
酸化物半導体膜１３０の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
【００７５】
酸化物半導体膜１３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜１３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜１３０に結晶化を阻害するＳｉＯｘ（ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【００７６】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ％］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【００７７】
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００７８】
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００７９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタリング装置がある。
【００８０】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００８１】
次に、酸化物半導体膜１３０上に第２のフォトリソグラフィ工程を行い、レジストマスク１３７を形成し、エッチングにより酸化物半導体膜１３０及びゲート絶縁層１０２の不要な部分を除去して、ゲート絶縁層１０２に、第１の端子１２１に達するコンタクトホール１１９と、導電層１６２に達するコンタクトホール１１８を形成する（図２（Ｃ）参照。）。
【００８２】
このように、酸化物半導体膜１３０をゲート絶縁層１０２全面に積層した状態で、ゲート絶縁層１０２にコンタクトホールを形成する工程を行うと、ゲート絶縁層１０２表面にレジストマスクが直接接しないため、ゲート絶縁層１０２表面の汚染（不純物等の付着など）を防ぐことができる。よって、ゲート絶縁層１０２と酸化物半導体膜１３０との界面状態を良好とすることができるため、信頼性向上につながる。
【００８３】
ゲート絶縁層に直接レジストパターンを形成してコンタクトホールの開口を行っても良い。その場合には、レジストを剥離した後で加熱処理を行い、ゲート絶縁膜表面の脱水化、脱水素化、脱水酸基化の処理を行うことが好ましい。例えば、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、酸素雰囲気下において加熱処理（４００℃以上７５０℃以下）を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去すればよい。
【００８４】
次いで、レジストマスク１３７を除去し、酸化物半導体膜１３０を第３のフォトリソグラフィ工程により形成したレジストマスク１３５ａ、１３５ｂを用いてエッチングして、島状の酸化物半導体層１３１、１３２を形成する（図３（Ａ）参照。）。また、島状の酸化物半導体層を形成するためのレジストマスク１３５ａ、１３５ｂをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００８５】
次いで、酸化物半導体層１３１、１３２の脱水化または脱水素化を行い、脱水化または脱水素化された酸化物半導体層１３３、１３４を形成する（図３（Ｂ）参照。）。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層１３３、１３４を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化を行う。
【００８６】
酸化物半導体層を４００℃から７００℃の温度で加熱処理することで、酸化物半導体層の脱水化、脱水素化が図られ、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
【００８７】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置は、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０℃で数分間加熱処理を行ってもよい。
【００８８】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。特に酸化物半導体層に対して、４００℃〜７５０℃で行われる脱水化、脱水素化の加熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００８９】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。
【００９０】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層１３１、１３２に加工する前の酸化物半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００９１】
酸化物半導体層に対する脱水化、脱水素化の加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にパッシベーション膜を形成した後、のいずれで行っても良い。
【００９２】
また、図２（Ｃ）に示すようなゲート絶縁層１０２にコンタクトホール１１８、１１９を形成する工程を、酸化物半導体膜１３０に脱水化または脱水素化処理を行った後に行ってもよい。
【００９３】
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【００９４】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【００９５】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【００９６】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【００９７】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００９８】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【００９９】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１００】
次に、酸化物半導体層１３３、１３４上に金属材料からなる金属導電膜をスパッタリング法や真空蒸着法で形成する。
【０１０１】
金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０１０２】
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持たせることが好ましい。
【０１０３】
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、金属導電膜のエッチングにより不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端子１２２を形成する（図３（Ｃ）参照。）。
【０１０４】
なお、金属導電膜のエッチングの際に、酸化物半導体層１３３、１３４は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１０５】
本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層１３３、１３４にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、酸化物半導体層１３３、１３４のエッチング液として、アンモニア過水（３１重量％過酸化水素：２８重量％アンモニア水：水＝５：２：２）などを用いる。
【０１０６】
この第４のフォトリソグラフィ工程において、ソース電極層１０５ａ、１６５ａ、ドレイン電極層１０５ｂ、１６５ｂと同じ材料である、接続電極１２０、第２の端子１２２をそれぞれ端子部に形成する。なお、第２の端子１２２はソース配線（ソース電極層１０５ａ、１６５ａを含むソース配線）と電気的に接続されている。また、接続電極１２０はコンタクトホール１１９において第１の端子１２１と接して形成され電気的に接続する。
【０１０７】
なお、ソース電極層及びドレイン電極層を形成するためのレジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１０８】
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを除去し、酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する。
【０１０９】
この段階で、酸化物半導体層１３３、１３４は、酸化物絶縁膜と接する領域が形成され、この領域のうち、ゲート電極層とゲート絶縁層を介して酸化物絶縁膜１０７と重なる領域がチャネル形成領域となる。
【０１１０】
酸化物絶縁膜１０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁膜１０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素雰囲気下でスパッタリング法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。
【０１１１】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状態で加熱される。
【０１１２】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。
【０１１３】
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領域１６６は、Ｉ型となり、ソース電極層１６５ａに重なる高抵抗ソース領域１６７ａと、ドレイン電極層１６５ｂに重なる高抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成される。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成領域１１６は、Ｉ型となり、ソース電極層１０５ａに重なる高抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂに重なる高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成される。
【０１１４】
なお、ドレイン電極層１０５ｂ、１６５ｂ（及びソース電極層１０５ａ、１６５ａ）と重畳した酸化物半導体層１０３、１６３において高抵抗ドレイン領域１１７ｂ、１６７ｂ（又は高抵抗ソース領域１１７ａ、１６７ａ）を形成することにより、回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域１１７ｂ、１６７ｂを形成することで、ドレイン電極層１０５ｂ、１６５ｂから高抵抗ドレイン領域１１７ｂ、１６７ｂ、チャネル形成領域１１６、１６６にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層１０５ｂ、１６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層１０１、１６１とドレイン電極層１０５ｂ、１６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０１１５】
また、ドレイン電極層１０５ｂ、１６５ｂ（及びソース電極層１０５ａ、１６５ａ）と重畳した酸化物半導体層１０３、１６３において高抵抗ドレイン領域１１７ｂ、１６７ｂ（又は高抵抗ソース領域１１７ａ、１６７ａ）を形成することにより、回路を形成した際のチャネル形成領域１１６、１６６でのリーク電流の低減を図ることができる。
【０１１６】
本実施の形態では、スパッタリング法により、酸化物絶縁膜１０７として酸化珪素膜を形成した後、２５０℃〜３５０℃の加熱処理をして、ソース領域とドレイン領域の間の酸化物半導体層の露出部分（チャネル形成領域）より、酸化物半導体層中へ酸素を含侵、拡散を行う。スパッタリング法で酸化珪素膜を作製することで、当該酸化珪素膜中に過剰な酸素を含ませることができ、その酸素を加熱処理により、酸化物半導体層中に含侵、拡散させることができる。酸化物半導体層中への酸素の含侵、拡散によりチャネル領域を高抵抗化（Ｉ型化）を図ることができる。それにより、ノーマリーオフとなる薄膜トランジスタを得ることができる。
【０１１７】
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し高抵抗ソース領域又は高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近い領域はＩ型とすることもできる。
【０１１８】
酸化物絶縁膜１０７上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタリング法を用いて窒化珪素膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態では、保護絶縁層として保護絶縁層１０６を窒化珪素膜を用いて形成する。（図４（Ａ）参照。）。
【０１１９】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８０、画素部に薄膜トランジスタ１７０、容量１４７を作製することができる。薄膜トランジスタ１７０、１８０は、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７０、１８０は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
【０１２０】
容量１４７は、容量部におけるゲート絶縁層１０２を誘電体として、容量配線層１０８と容量電極層１４９とで形成される。
【０１２１】
同一基板上に駆動回路と画素部を形成することによって、駆動回路と外部信号との接続配線が短縮でき、発光装置の小型化、低コスト化が可能である。
【０１２２】
次に、保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層としては緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフィルタ層などを用いることができ、緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフィルタ層を順次形成する。各カラーフィルタ層は、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。カラーフィルタ層を設けることによって、封止基板の貼り合わせ精度に依存することなくカラーフィルタ層と発光素子の発光領域との位置合わせを行うことができる。本実施の形態では第５、第６、第７のフォトリソグラフィ工程を行い、各緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフィルタ層を形成する。
【０１２３】
次いで、カラーフィルタ層（緑色のカラーフィルタ層、青色のカラーフィルタ層、及び赤色のカラーフィルタ層）を覆うオーバーコート層１９２を形成する。オーバーコート層１９２は透光性を有する樹脂を用いる。本実施の形態では第８のフォトリソグラフィ工程を行い、オーバーコート層１９２を形成する。
【０１２４】
ここではＲＧＢの３色を用いてフルカラー表示する例を示したが、特に限定されず、ＲＧＢＷの４色を用いてフルカラー表示を行ってもよい。
【０１２５】
次いで、オーバーコート層１９２及び保護絶縁層１０６を覆う保護絶縁層１０９を形成する（図４（Ｂ）参照。）。保護絶縁層１０９は、無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。保護絶縁層１０９としては、保護絶縁層１０６と同じ組成の絶縁膜とすると、後のコンタクトホール形成の際に１回の工程でエッチングすることができるため、好ましい。
【０１２６】
次に、第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７、保護絶縁層１０６、保護絶縁層１０９のエッチングにより、ドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除去する（図５（Ａ）参照。）。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。また、該コンタクトホールを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１２７】
次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。透光性を有する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の亜鉛の組成比（原子％）は、４７原子％以下とし、非単結晶膜中のアルミニウムの組成比（原子％）より大きく、非単結晶膜中のアルミニウムの組成比（原子％）は、非単結晶膜中の窒素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【０１２８】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
【０１２９】
次に、第１０のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより透光性を有する導電膜の不要な部分を除去して第１の電極層１１０、導電層１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する。
【０１３０】
ゲート絶縁層１０２を誘電体とし容量配線層１０８と容量電極層１４９とで形成される容量１４７も同一基板上に形成することができる。また、発光装置において、容量電極層１４９は、電源供給線の一部であり、容量配線層１０８は、駆動ＴＦＴのゲート電極層の一部である。
【０１３１】
端子部に形成された端子電極１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に接続電極１２０を介して形成された端子電極１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された端子電極１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【０１３２】
また、図１１（Ａ１）、図１１（Ａ２）は、この段階でのゲート配線端子部の断面図及び上面図をそれぞれ図示している。図１１（Ａ１）は図１１（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図１１（Ａ１）において、酸化物絶縁膜１０７上に形成される導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１０２を介して重なり直接接して導通させている。また、接続電極１５３と導電膜１５５が酸化物絶縁膜１０７に設けられたコンタクトホールを介して直接接して導通させている。
【０１３３】
また、図１１（Ｂ１）、及び図１１（Ｂ２）は、ソース配線端子部の断面図及び上面図をそれぞれ図示している。また、図１１（Ｂ１）は図１１（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図１１（Ｂ１）において、酸化物絶縁膜１０７上に形成される導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、酸化物絶縁膜１０７を介して導電膜１５５と電気的に接続している。
【０１３４】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１３５】
薄膜トランジスタと保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し、アクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１３６】
導電層１１１を酸化物半導体層のチャネル形成領域１６６と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１８０のしきい値電圧の変化量を低減することができる。また、導電層１１１は、電位がゲート電極層１６１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層１１１の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１３７】
次いで、第１の電極層１１０の周縁部を覆うように隔壁１９３を形成する。隔壁１９３は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜またはシロキサン系樹脂を用いて形成する。
【０１３８】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１３９】
隔壁１９３としては、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等も用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、隔壁１９３を形成してもよい。
【０１４０】
隔壁１９３の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。また、発光装置に用いる他の絶縁層として隔壁１９３の例として示した上記材料及び方法を用いてもよい。
【０１４１】
隔壁１９３は、特に感光性の樹脂材料を用い、第１の電極層１１０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成するとよい。隔壁１９３として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。本実施の形態では第１１のフォトリソグラフィ工程を行い、隔壁１９３を形成する。
【０１４２】
第１の電極層１１０上にＥＬ層１９４を形成し、ＥＬ層１９４上に第２の電極層１９５を形成して発光素子を形成する。なお、第２の電極層１９５は、共通電位線と電気的に接続する。第２の電極層１９５は様々な材料を用いることができるが、仕事関数が小さい材料、例えば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第２の電極層１９５としてアルミニウム膜を用いる。
【０１４３】
こうして１１回のフォトリソグラフィ工程により、１１枚のフォトマスクを使用して、薄膜トランジスタ１８０を有する駆動回路部、薄膜トランジスタ１７０、及び発光素子を有する画素部、保持容量を有する容量１４７、及び外部取り出し端子部を有する図１に示す本実施の形態の発光装置を作製することができる。
【０１４４】
また、本実施の形態では、酸化物絶縁膜１０７、保護絶縁層１０６、及び保護絶縁層１０９へのコンタクトホールの形成を一回のフォトリソグラフィ工程で行う例を示すが、異なるフォトマスクを用いて複数のフォトリソグラフィ工程にわけて行ってもよい。例えば、層間絶縁層となる酸化物絶縁膜１０７及び保護絶縁層１０６に先に第５のフォトリソグラフィ工程を行ってコンタクトホールを形成し、第６乃至第９のフォトリソグラフィ工程によって、ＲＧＢのカラーフィルタ層、オーバーコート層を形成した後、さらに第１０のフォトリソグラフィ工程を行って保護絶縁層１０９へのコンタクトホールの形成を行ってもよい。この場合、フォトリソグラフィ工程及びフォトマスク数は１つ増加し、発光装置の作製は１２回のフォトリソグラフィ工程及び１２枚のフォトマスクを用いることとなる。
【０１４５】
なお、前述のフォトリソグラフィ工程において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行っても良い。
【０１４６】
多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１４７】
また、発光装置を作製する場合、駆動用ＴＦＴのソース電極層と電気的に接続する電源供給線を設け、その電源供給線は、ゲート配線と交差し、かつソース配線と交差し、且つ、ゲート電極層と同じ材料、同じ工程で形成する。
【０１４８】
また、発光装置を作製する場合、発光素子の一方の電極は駆動用ＴＦＴのドレイン電極層と電気的に接続させ、発光素子のもう一方の電極と電気的に接続する共通電位線を設ける。なお、その共通電位線は、ゲート電極層と同じ材料、同じ工程で形成することができる。
【０１４９】
また、発光装置を作製する場合、１つの画素に複数の薄膜トランジスタを有し、一方の薄膜トランジスタのゲート電極層ともう一方のドレイン電極層とを接続する接続部が設けられる。
【０１５０】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、上記方法によって、酸化物半導体層に接して酸化物絶縁膜を形成することによって、安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を提供することができる。
【０１５１】
チャネル形成領域の半導体層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置とすることが可能となる。
【０１５２】
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、画素部の薄膜トランジスタ１７０と同じ工程で形成することも可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる。
【０１５３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５４】
（実施の形態２）
本実施の形態では、実施の形態１において、酸化物半導体層とソース電極層又はドレイン電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける例を図６及び図７に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図６及び図７は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０１５５】
まず、実施の形態１に従って、実施の形態１における図３（Ｂ）の工程まで行う。図６（Ａ）は、図３（Ｂ）と同一である。
【０１５６】
脱水化または脱水素化された酸化物半導体層１３３、１３４上に酸化物導電膜１４０を形成し、酸化物導電膜１４０上に金属導電材料からなる金属導電膜を積層する。
【０１５７】
酸化物導電膜１４０の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電膜１４０の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜１４０として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【０１５８】
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、エッチングにより金属導電膜の不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端子１２２を形成する（図６（Ｂ）参照。）。
【０１５９】
なお、金属導電膜のエッチングの際に、酸化物導電膜１４０及び酸化物半導体層１３３、１３４も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１６０】
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを除去し、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂをマスクとして、酸化物導電膜１４０をエッチングし、酸化物導電層１６４ａ、１６４ｂ、酸化物導電層１０４ａ、１０４ｂ、容量電極層１８５を形成する（図６（Ｃ）参照。）。酸化亜鉛を成分とする酸化物導電膜１４０は、例えばレジストの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。また同工程で、端子部にも酸化物導電層１３８、１３９が形成される。
【０１６１】
酸化物半導体層と酸化物導電層のエッチング速度の差を利用して、チャネル領域を形成するために酸化物導電層を分割するためのエッチング処理を行う。酸化物導電層のエッチング速度が酸化物半導体層と比較して速いことを利用して、酸化物半導体層上の酸化物導電層を選択的にエッチングする。
【０１６２】
よって、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇの除去は、アッシング工程によって除去することが好ましい。剥離液を用いたエッチングの場合は、酸化物導電膜１４０及び酸化物半導体層１３３、１３４が過剰にエッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチング時間）を適宜調整する。
【０１６３】
本実施の形態のように、酸化物半導体層を島状にエッチングした後に、酸化物導電膜と金属導電膜を積層させて、同一マスクでソース電極層及びドレイン電極層を含む配線パターンをエッチングすることにより、金属導電膜の配線パターンの下に、酸化物導電膜を残存させることができる。
【０１６４】
ゲート配線（導電層１６２）とソース配線（ドレイン電極層１６５ｂ）のコンタクトにおいても、ソース配線の下層に酸化物導電層１６４ｂが形成されていることにより、バッファとなり、厚さ分の直列抵抗のみであり、金属とは絶縁性の酸化物を作らないので好ましい
【０１６５】
酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜を、スパッタリング法を用いて成膜する。
【０１６６】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状態で加熱される。
【０１６７】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。
【０１６８】
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領域１６６は、Ｉ型となり、ソース電極層１６５ａ及び酸化物導電層１６４ａに重なる高抵抗ソース領域１６７ａと、ドレイン電極層１６５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成される。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成領域１１６は、Ｉ型となり、ソース電極層１０５ａ及び酸化物導電層１０４ａに重なる高抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成される。
【０１６９】
酸化物半導体層１０３、１６３と金属材料からなるドレイン電極層１０５ｂ、ドレイン電極層１６５ｂの間に設けられる酸化物導電層１０４ｂ、１６４ｂは低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）としても機能する。同様に、酸化物半導体層１０３、１６３と金属材料からなるソース電極層１０５ａ、ソース電極層１６５ａの間に設けられる酸化物導電層１０４ａ、１６４ａは低抵抗ソース領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＳ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。
【０１７０】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８１、画素部に薄膜トランジスタ１７１を作製することができる。薄膜トランジスタ１７１、１８１は、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７１、１８１は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
【０１７１】
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、酸化物導電層１０４ｂと同工程で形成される容量電極層１８５、ドレイン電極層１０５ｂと同工程で形成される容量電極層１４９との積層でなる容量１４６形成されている。
【０１７２】
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する。
【０１７３】
次に、実施の形態１と同様に第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除去する（図６（Ｄ）参照。）。また、ここでのエッチングにより接続電極１２０に達するコンタクトホール１２６、第２の端子１２２に達するコンタクトホール１２７も形成する。
【０１７４】
次に、透光性を有する導電膜を成膜し、第１０のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０、導電層１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する（図７（Ａ）参照。）。
【０１７５】
実施の形態１と同様に、第１１のフォトリソグラフィ工程を行って隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図７（Ｂ）参照。）。
【０１７６】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域として酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるために有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
【０１７７】
また、発光装置で配線材料の一部として用いられているモリブデン（Ｍｏ）は（例えば、Ｍｏ／Ａｌ／Ｍｏ）、酸化物半導体層との接触抵抗が高くて課題であった。これは、Ｔｉに比べＭｏは酸化しにくいため酸化物半導体層から酸素を引き抜く作用が弱く、Ｍｏと酸化物半導体層の接触界面がｎ型化しないためである。しかし、かかる場合でも、酸化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させることで接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる。
【０１７８】
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、より短チャネル化ができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、動作速度を高速化することができる。
【０１７９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１８０】
（実施の形態３）
本実施の形態では、実施の形態１又は実施の形態２において、酸化物半導体層とソース電極層又はドレイン電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける他の例を図８及び図９に示す。従って、他は実施の形態１又は実施の形態２と同様に行うことができ、実施の形態１又は実施の形態２と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図８及び図９は、図１乃至図７と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０１８１】
まず、実施の形態１に従って、基板１００上に金属導電膜を形成し、金属導電膜を第１のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第１の端子１２１、ゲート電極層１６１、導電層１６２、ゲート電極層１０１、容量配線層１０８を形成する。
【０１８２】
次に、第１の端子１２１、ゲート電極層１６１、導電層１６２、ゲート電極層１０１、容量配線層１０８上にゲート絶縁層１０２を形成し、酸化物半導体膜、酸化物導電膜を積層する。ゲート絶縁層、酸化物半導体膜、及び酸化物導電膜は大気に曝さずに連続的に成膜することができる。
【０１８３】
酸化物導電膜上に第２のフォトリソグラフィ工程によりレジストマスクを形成する。レジストマスクを用いてゲート絶縁層、酸化物半導体膜、及び酸化物導電膜をエッチングし、第１の端子１２１に達するコンタクトホール１１９、導電層１６２に達するコンタクトホール１１８を形成する。
【０１８４】
第２のフォトリソグラフィ工程によるレジストマスクを除去し、次に酸化物導電膜上に第３のフォトリソグラフィ工程によりレジストマスクを形成する。第３のフォトリソグラフィ工程によるレジストマスクを用いて島状の酸化物半導層及び酸化物導電層を形成する。
【０１８５】
このように、酸化物半導体膜及び酸化物導電膜をゲート絶縁層全面に積層した状態で、ゲート絶縁層にコンタクトホールを形成する工程を行うと、ゲート絶縁層表面にレジストマスクが直接接しないため、ゲート絶縁層表面の汚染（不純物等の付着など）を防ぐことができる。よって、ゲート絶縁層と酸化物半導体膜、酸化物導電膜との界面状態を良好とすることができるため、信頼性向上につながる。
【０１８６】
次いで、酸化物半導体層及び酸化物導電層を積層させた状態で脱水化、脱水素化の加熱処理を行う。４００℃から７００℃の温度で加熱処理することで、酸化物半導体層の脱水化、脱水素化が図られ、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
【０１８７】
この加熱処理により、酸化物導電層に酸化珪素のような結晶化阻害物質が含まれていない限り、酸化物導電層は結晶化する。酸化物導電層の結晶は下地面に対して柱状に成長する。その結果、ソース電極層及びドレイン電極層を形成するために、酸化物導電層の上層の金属導電膜をエッチングする場合、アンダーカットが形成されるのを防ぐことができる。
【０１８８】
また、酸化物半導体層の脱水化、脱水素化の加熱処理によって、酸化物導電層の導電性を向上させることができる。なお、酸化物導電層のみ酸化物半導体層の加熱処理より低温で加熱処理しても良い。
【０１８９】
また、酸化物半導体層及び酸化物導電層の第１の加熱処理は、島状の酸化物半導体層及び酸化物導電層に加工する前の酸化物半導体膜及び酸化物導電膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１９０】
以上の工程で、酸化物半導体層１３３、１３４、酸化物導電層１４２、１４３が得られる（図８（Ａ）参照。）。酸化物半導体層１３３及び酸化物導電層１４２、酸化物半導体層１３４及び酸化物導電層１４３はそれぞれ同じマスクを用いて形成された島状の積層である。
【０１９１】
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、エッチングにより金属導電膜の不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端子１２２を形成する（図８（Ｂ）参照。）。
【０１９２】
なお、金属導電膜のエッチングの際に、酸化物導電層１４２、１４３及び酸化物半導体層１３３、１３４も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１９３】
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを除去し、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６５ａ、ドレイン電極層１６５ｂをマスクとして、酸化物導電層１４２、１４３をエッチングし、酸化物導電層１６４ａ、１６４ｂ、酸化物導電層１０４ａ、１０４ｂを形成する（図８（Ｃ）参照。）。酸化亜鉛を成分とする酸化物導電層１４２、１４３は、例えばレジストの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。
【０１９４】
よって、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇの除去は、アッシング工程によって除去することが好ましい。剥離液を用いたエッチングの場合は、酸化物導電層１４２、１４３及び酸化物半導体層１３３、１３４が過剰にエッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチング時間）を適宜調整する。
【０１９５】
酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜を、スパッタリング法を用いて成膜する。
【０１９６】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状態で加熱される。
【０１９７】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。
【０１９８】
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領域１６６は、Ｉ型となり、ソース電極層１６５ａ及び酸化物導電層１６４ａに重なる高抵抗ソース領域１６７ａと、ドレイン電極層１６５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成される。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成領域１１６は、Ｉ型となり、ソース電極層１０５ａ及び酸化物導電層１０４ａに重なる高抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂ及び酸化物導電層１６４ｂに重なる高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成される。
【０１９９】
酸化物半導体層１０３、１６３と金属材料からなるドレイン電極層１０５ｂ、ドレイン電極層１６５ｂの間に設けられる酸化物導電層１０４ｂ、１６４ｂは低抵抗ドレイン領域（ＬＲＮ領域、ＬＲＤ領域とも呼ぶ）としても機能する。同様に、酸化物半導体層１０３、１６３と金属材料からなるソース電極層１０５ａ、ソース電極層１６５ａの間に設けられる酸化物導電層１０４ａ、１６４ａは低抵抗ソース領域（ＬＲＮ領域、ＬＲＳ領域とも呼ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。
【０２００】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８２、画素部に薄膜トランジスタ１７２を作製することができる。薄膜トランジスタ１７２、１８２は、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７２、１８２は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
【０２０１】
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、ドレイン電極層１０５ｂと同工程で形成される容量電極層１４９との積層でなる容量１４６形成されている。
【０２０２】
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する。
【０２０３】
次に、実施の形態１と同様に第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除去する（図８（Ｄ）参照。）。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。
【０２０４】
次に、透光性を有する導電膜を成膜し、第１０のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０、導電層１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する（図９（Ａ）参照。）。
【０２０５】
実施の形態１と同様に、第１１のフォトリソグラフィ工程を行って隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図９（Ｂ）参照。）。
【０２０６】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域として酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるために有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
【０２０７】
酸化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させることで接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる。
【０２０８】
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、よりチャネル長を短くすることができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、動作速度を高速化することができる。
【０２０９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１０】
（実施の形態４）
本実施の形態では、画素部の薄膜トランジスタと発光素子の第１の電極層とを接続電極層を間に介して電気的に接続する発光装置の例を図１６乃至図１８に示す。なお、本実施の形態においては、画素部のトランジスタと発光素子の第１の電極層の接続方法が異なる点以外は同様の材料、及び手法を用いることができる。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図１６乃至図１８は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２１１】
本実施の形態の発光装置を図１６に示す。画素部の薄膜トランジスタ１７０のドレイン電極層１０５ｂは接続電極層１９６を間に介して第１の電極層１１０と電気的に接続されている。図１７及び図１８を用いて図１６に示す発光装置の作製方法を説明する。
【０２１２】
まず、実施の形態１に従って、実施の形態１における図４（Ａ）の工程まで行う。図１７（Ａ）は、図４（Ａ）と同一である。
【０２１３】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１０７及び保護絶縁層１０６のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５、第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６を形成し、レジストマスクを除去する（図１７（Ｂ）参照。）。
【０２１４】
次に、導電膜を成膜し、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して接続電極層１９６、導電層１１２、端子電極１１３、１１４を形成し、レジストマスクを除去する（図１７（Ｃ）参照。）。導電膜としては金属導電膜を用いることができるので、接続電極層１９６、導電層１１２、端子電極１１３、１１４も金属導電層とすることができる。
【０２１５】
接続電極層１９６は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いることができる。よって本実施の形態のように導電層１１２、端子電極１１３、１１４を接続電極層１９６と同工程で形成する場合、導電層１１２、端子電極１１３、１１４にもＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いることができる。導電膜は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。また、導電膜の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いることができる。
【０２１６】
次いで、画素部において保護絶縁層１０６上に第７乃至９のフォトリソグラフィ工程を行いＲＧＢのカラーフィルタ層１９１を形成し、第１０のフォトリソグラフィ工程を行い、カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成する。接続電極層１９６、導電層１１２、端子電極１１３、１１４、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する（図１７（Ｄ）参照。）。
【０２１７】
次に、第１１のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０９のエッチングにより接続電極層１９６に達するコンタクトホール１２５を形成し、レジストマスクを除去する。また、ここでのエッチングにより端子電極１１３、１１４上の保護絶縁層１０９も除去し、端子電極１１３、１１４を露出させる（図１８（Ａ）参照。）。
【０２１８】
次に、透光性を有する導電膜を成膜し、第１２のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０を形成し、レジストマスクを除去する。
【０２１９】
実施の形態１と同様に、第１３のフォトリソグラフィ工程を行って隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図１８（Ｂ）参照。）。
【０２２０】
接続電極層１９６を形成する場合、電源供給線を接続電極層１９６と同じ材料、同じ工程で形成することができる。また、共通電位線も、接続電極層１９６と同じ材料、同じ工程で形成することができる。
【０２２１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することができる。
【０２２２】
（実施の形態５）
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態１と異なる例を図１０に示す。図１０は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２２３】
まず、実施の形態１に従って、基板上にゲート電極層、ゲート絶縁層を形成し、画素部において第２のフォトリソグラフィ工程を用いてゲート電極層に達するコンタクトホールを形成する（図示せず）。
【０２２４】
次に酸化物半導体膜１３０の形成を行い、酸化物半導体膜１３０を第３のフォトリソグラフィ工程により島状の酸化物半導体層１３１、１３２に加工する。
【０２２５】
次いで、酸化物半導体層１３１、１３２の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２２６】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０℃で数分間加熱処理を行ってもよい。
【０２２７】
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処理を行ってもよい。
【０２２８】
また、酸化物半導体層１３１、１３２の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０２２９】
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層１６８、１９８を得る。
【０２３０】
次いで、酸化物半導体層１６８、１９８上に、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層及びドレイン電極層を形成し、スパッタリング法で酸化物絶縁膜１０７を形成する。
【０２３１】
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０２３２】
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って保護絶縁層１０９を形成する。
【０２３３】
次に、第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、ゲート絶縁層１０２、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングにより第１の端子１２１、導電層１６２、ドレイン電極層１０５ｂ、第２の端子１２２に達するコンタクトホールを形成する。透光性を有する導電膜を形成した後、第１０のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って第１の電極層１１０、端子電極１２８、端子電極１２９、配線層１４５を形成する。
【０２３４】
本実施の形態では、第１の端子１２１と端子電極１２８との接続を、接続電極１２０を介さずに直接行う例である。また、ドレイン電極層１６５ｂと導電層１６２との接続は、配線層１４５を介して行う。
【０２３５】
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、ソース電極層及びドレイン電極層と同工程で形成される容量電極層１４９との積層でなる容量１４７が形成されている。
【０２３６】
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８３、画素部に薄膜トランジスタ１７３を作製することができる。
【０２３７】
実施の形態１と同様に、隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図１０参照。）。
【０２３８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することができる。
【０２３９】
（実施の形態６）
本実施の形態では、実施の形態１乃至５に示した発光装置において、薄膜トランジスタと、エレクトロルミネッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製する一例を示す。
【０２４０】
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２４１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２４２】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２４３】
図１９は、発光装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２４４】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２４５】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２４６】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位よりも高電源電位が高い電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２４７】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２４８】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２４９】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１９と同じ画素構成を用いることができる。
【０２５０】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２５１】
なお、図１９に示す画素構成は、これに限定されない。例えば、図１９に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２５２】
次に、発光素子の構成について、図２０を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２０（Ａ）（Ｂ）（Ｃ）の発光装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１乃至５で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。
【０２５３】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２５４】
下面射出構造の発光素子について図２０（Ａ）を用いて説明する。
【０２５５】
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極層７０１３側に射出する場合の、画素の断面図を示す。図２０（Ａ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極層７０１３が形成されており、第１の電極層７０１３上にＥＬ層７０１４、第２の電極層７０１５が順に積層されている。なお、導電膜７０１７は、保護絶縁層７０３５、保護絶縁層７０３２、及び酸化物絶縁層７０３１に形成されたコンタクトホールを介して駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続されている。
【０２５６】
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
【０２５７】
また、発光素子の第１の電極層７０１３は様々な材料を用いることができる。例えば、第１の電極層７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図２０（Ａ）では、第１の電極層７０１３の膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極層７０１３として用いる。
【０２５８】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０１７と第１の電極層７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
【０２５９】
また、第１の電極層７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極層７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２６０】
また、第１の電極層７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極として機能する第１の電極層７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２６１】
また、上記積層順に限定されず、第１の電極層７０１３を陽極として機能させ、第１の電極層７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極層７０１３を陰極として機能させ、第１の電極層７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
【０２６２】
また、ＥＬ層７０１４上に形成する第２の電極層７０１５としては、様々な材料を用いることができる。例えば、第２の電極層７０１５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極層７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極層７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０２６３】
第１の電極層７０１３及び第２の電極層７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２０（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極層７０１３側に射出し、カラーフィルタ層７０３３を通過して外部へ射出する。
【０２６４】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２６５】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図２０（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０２６６】
次に、両面射出構造の発光素子について、図２０（Ｂ）を用いて説明する。
【０２６７】
図２０（Ｂ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極層７０２３が形成されており、第１の電極層７０２３上にＥＬ層７０２４、第２の電極層７０２５が順に積層されている。なお、導電膜７０２７は保護絶縁層７０４５、保護絶縁層７０４２、及び酸化物絶縁層７０４１に形成されたコンタクトホールを介して駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続されている。
【０２６８】
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
【０２６９】
また、第１の電極層７０２３は様々な材料を用いることができる。例えば、第１の電極層７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第１の電極層７０２３を陰極として用い、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極として用いる。
【０２７０】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０２７と第１の電極層７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
【０２７１】
また、第１の電極層７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極層７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２７２】
また、第１の電極層７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する第１の電極層７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２７３】
また、上記積層順に限定されず、第１の電極層７０２３を陽極として用い、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極層７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
【０２７４】
また、ＥＬ層７０２４上に形成する第２の電極層７０２５としては、様々な材料を用いることができる。例えば、第２の電極層７０２５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができる。本実施の形態では、第２の電極層７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜を形成する。
【０２７５】
第１の電極層７０２３及び第２の電極層７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図２０（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極層７０２５側と第１の電極層７０２３側の両方に射出する。
【０２７６】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２７７】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
【０２７８】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極層７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極層７０２５上方に設けることが好ましい。
【０２７９】
次に、上面射出構造の発光素子について、図２０（Ｃ）を用いて説明する。
【０２８０】
図２０（Ｃ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極層７００５側に抜ける場合の、画素の断面図を示す。図２０（Ｃ）では、ＴＦＴ７００１と電気的に接続された発光素子７００２の第１の電極層７００３が形成されており、第１の電極層７００３上にＥＬ層７００４、第２の電極層７００５が順に積層されている。
【０２８１】
また、第１の電極層７００３は様々な材料を用いることができる。例えば、第１の電極層７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０２８２】
また、第１の電極層７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極層７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８３】
また、第１の電極層７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極として用いる第１の電極層７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２８４】
また、上記積層順に限定されず、陽極として用いる第１の電極層７００３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０２８５】
図２０（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯ膜との積層を形成する。
【０２８６】
ただし、ＴＦＴ７００１がｎ型の場合、第１の電極層７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
【０２８７】
第２の電極層７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２８８】
第１の電極層７００３及び第２の電極層７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図２０（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極層７００５側に射出する。
【０２８９】
また、図２０（Ｃ）において、ＴＦＴ７００１のドレイン電極層は、酸化物絶縁層７０５１、保護絶縁層７０５２及び保護絶縁層７０５５に形成されたコンタクトホールを介して第１の電極層７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２９０】
また、第１の電極層７００３と、隣り合う画素の第１の電極層とを絶縁するために隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極層７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２９１】
また、図２０（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２を緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０２９２】
また、図２０（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
【０２９３】
図２０（Ａ）乃至（Ｃ）においては、薄膜トランジスタと第１の電極層とが直接接する例を示すが、実施の形態４のように薄膜トランジスタのドレイン電極層と、第１の電極層との間に接続電極層を間に介して電気的に接続する構成としてもよい。また、ＴＦＴ７００１、７０１１、７０２１も実施の形態２、実施の形態３、実施の形態５に示すような薄膜トランジスタを用いることもできる。
【０２９４】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０２９５】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０２９６】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２９７】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２９８】
本実施の形態は他の実施の形態と適宜組み合わせることができる。
【０２９９】
（実施の形態７）
本実施の形態では、実施の形態１乃至６に示した発光素子の素子構造の一例について説明する。
【０３００】
図２１（Ａ）に示す素子構造は、一対の電極（第１の電極１００１、第２の電極１００２）間に発光領域を含むＥＬ層１００３が挟まれた構造を有する。なお、以下の本実施の形態の説明においては、例として、第１の電極１００１を陽極として用い、第２の電極１００２を陰極として用いるものとする。
【０３０１】
また、ＥＬ層１００３は、少なくとも発光層を含んで形成されていればよく、発光層以外の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポーラ性（電子及び正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わせて用いることができる。
【０３０２】
図２１（Ａ）に示す発光素子は、第１の電極１００１と第２の電極１００２との間に生じた電位差により電流が流れ、ＥＬ層１００３において正孔と電子とが再結合し、発光するものである。つまりＥＬ層１００３に発光領域が形成されるような構成となっている。
【０３０３】
発光は、第１の電極１００１または第２の電極１００２のいずれか一方または両方を通って外部に取り出される。従って、第１の電極１００１または第２の電極１００２のいずれか一方または両方は、透光性を有する物質で成る。
【０３０４】
なお、ＥＬ層は図２１（Ｂ）のように第１の電極１００１と第２の電極１００２との間に複数積層されていても良い。ｎ（ｎは２以上の自然数）層の積層構造を有する場合には、ｍ（ｍは自然数、ｍは１以上ｎ−１以下）番目のＥＬ層と、（ｍ＋１）番目のＥＬ層との間には、それぞれ電荷発生層１００４を設けることが好ましい。
【０３０５】
電荷発生層１００４は、有機化合物と金属酸化物の複合材料、金属酸化物、有機化合物とアルカリ金属、アルカリ土類金属、またはこれらの化合物との複合材料の他、これらを適宜組み合わせて形成することができる。有機化合物と金属酸化物の複合材料としては、例えば、有機化合物とＶ２Ｏ５やＭｏＯ３やＷＯ３等の金属酸化物を含む。有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０−６ｃｍ２／Ｖｓ以上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、電荷発生層１００４に用いるこれらの材料は、キャリア注入性、キャリア輸送性に優れているため、発光素子の低電流駆動、および低電圧駆動を実現することができる。
【０３０６】
なお、電荷発生層１００４は、有機化合物と金属酸化物の複合材料と他の材料とを組み合わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わせて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜とを組み合わせて形成してもよい。
【０３０７】
このような構成を有する発光素子は、エネルギーの移動や消光などの問題が起こり難く、材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易である。また、一方のＥＬ層で燐光発光、他方で蛍光発光を得ることも容易である。
【０３０８】
なお、電荷発生層１００４とは、第１の電極１００１と第２の電極１００２に電圧を印加したときに、電荷発生層１００４に接して形成される一方のＥＬ層１００３に対して正孔を注入する機能を有し、他方のＥＬ層１００３に電子を注入する機能を有する。
【０３０９】
図２１（Ｂ）に示す発光素子は、発光層に用いる発光物質の種類を変えることにより様々な発光色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用いることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。
【０３１０】
図２１（Ｂ）に示す発光素子を用いて、白色発光を得る場合、複数の発光層の組み合わせとしては、赤、青及び緑色の光を含んで白色に発光する構成であればよく、例えば、青色の蛍光材料を発光物質として含む第１のＥＬ層と、緑色と赤色の燐光材料を発光物質として含む第２のＥＬ層を有する構成が挙げられる。また、赤色の発光を示す第１のＥＬ層と、緑色の発光を示す第２のＥＬ層と、青色の発光を示す第３のＥＬ層とを有する構成とすることもできる。または、補色の関係にある光を発する発光層を有する構成であっても白色発光が得られる。ＥＬ層が２層積層された積層型素子において、第１のＥＬ層から得られる発光の発光色と第２のＥＬ層から得られる発光の発光色を補色の関係にする場合、補色の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げられる。
【０３１１】
なお、上述した積層型素子の構成において、積層されるＥＬ層の間に電荷発生層を配置することにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することができる。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一発光が可能となる。
【０３１２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることができる。
【０３１３】
（実施の形態８）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図２２を用いて説明する。図２２（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図２２（Ｂ）は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。
【０３１４】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３１５】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０３１６】
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至５で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジスタ４５０９としては、実施の形態１乃至５で示した薄膜トランジスタ１８０、１８１、１８２、画素用の薄膜トランジスタ４５１０としては、薄膜トランジスタ１７０、１７１、１７２を用いることができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０３１７】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０３１８】
図示しないが、酸化物絶縁層４５４２と絶縁層４５４４との間に実施の形態１で示したような保護絶縁層１０６を設けてもよい。
【０３１９】
また、薄膜トランジスタ４５１０は、第１電極層４５１７と電気的に接続されている。
【０３２０】
酸化物絶縁層４５４２は実施の形態１で示した酸化物絶縁膜１０７と同様な材料及び方法で形成すればよい。
【０３２１】
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、酸化物絶縁層４５４２上に形成される。
【０３２２】
また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能するオーバーコート層４５４３で覆う構成となっている。
【０３２３】
また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。絶縁層４５４４は実施の形態１で示した保護絶縁層１０９と同様な材料及び方法で形成すればよい。
【０３２４】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１電極層４５１７、電界発光層４５１２、第２電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０３２５】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３２６】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０３２７】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０３２８】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０３２９】
接続端子電極４５１５が、発光素子４５１１が有する第１電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０３３０】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０３３１】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３３２】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０３３３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３３４】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図２２の構成に限定されない。
【０３３５】
以上の工程により、半導体装置として信頼性の高い発光装置（表示パネル）を作製することができる。
【０３３６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３３７】
（実施の形態９）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０３３８】
画素部に配置する薄膜トランジスタは、実施の形態１乃至５に従って形成する。また、実施の形態１乃至５に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０３３９】
アクティブマトリクス型表示装置のブロック図の一例を図１２（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
【０３４０】
図１２（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０３４１】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。タイミング制御回路５３０５は、信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
【０３４２】
図１２（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。したがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができる。
【０３４３】
また、実施の形態１乃至５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１３（Ａ）、図１３（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。
【０３４４】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、ｎチャネル型ＴＦＴである例を説明する。
【０３４５】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
【０３４６】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
【０３４７】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０３４８】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
【０３４９】
次に、図１３（Ａ）の信号線駆動回路の動作について、図１３（Ｂ）のタイミングチャートを参照して説明する。図１３（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
【０３５０】
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のために誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないものであることを付記する。
【０３５１】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
【０３５２】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
【０３５３】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃至５に示す薄膜トランジスタで構成される回路を用いることが可能である。
【０３５４】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図１４及び図１５を用いて説明する。
【０３５５】
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０３５６】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１４（Ａ）参照）。図１４（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路１０＿ｎ−１からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ以上２の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１４（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
【０３５７】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している（すなわち、互いに９０°位相がずれている）。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０３５８】
図１４（Ｂ）に図１４（Ａ）で示したパルス出力回路１０＿１〜１０＿Ｎの一つを示す。第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１４（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０３５９】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１４（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０３６０】
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。なお、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲート電極とも呼ぶ。
【０３６１】
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、しきい値電圧の制御を行うことのできる構成が好適である。４端子の薄膜トランジスタのしきい値電圧は、上方及び／または下方のゲート電極の電位を制御することにより所望の値に制御することができる。
【０３６２】
次に、図１４（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１４（Ｃ）で説明する。
【０３６３】
図１４（Ｃ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。また、第１の出力端子２６及び第２の出力端子２７へ信号等が出力される。ここで、図１４（Ｃ）における各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、４端子の薄膜トランジスタを用いることが好ましい。第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことによりパルス出力回路の誤動作を低減することができるトランジスタである。そのため、４端子の薄膜トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とすることができる。
【０３６４】
図１４（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。
【０３６５】
図１４（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする。
【０３６６】
図１５（Ａ）に、図１４（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及び第２の出力端子２７に入力または出力される信号を示している。
【０３６７】
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルス（ＳＰ１）が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力される。
【０３６８】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソースの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
【０３６９】
なお図１４（Ｃ）、図１５（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
【０３７０】
ここで、図１５（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図１５（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図１５（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【０３７１】
なお、図１５（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
【０３７２】
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
【０３７３】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減することが利点がある。
【０３７４】
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【０３７５】
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図１５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図１５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減され、またノイズを低減することが出来るからである。
【０３７６】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
【０３７７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３７８】
（実施の形態１０）
本明細書に開示する発光装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３７９】
図２３（Ａ）は、携帯電話機の一例を示している。携帯電話機１１００は、筐体１１０１に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１０４、スピーカー１１０５、マイク１１０６などを備えている。
【０３８０】
図２３（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１１０２を指などで触れることにより行うことができる。
【０３８１】
表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３８２】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１１０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３８３】
また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表示部１１０２の画面表示を自動的に切り替えるようにすることができる。
【０３８４】
また、画面モードの切り替えは、表示部１１０２を触れること、又は筐体１１０１の操作ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３８５】
また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３８６】
表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３８７】
表示部１１０２に実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０３８８】
図２３（Ｂ）は携帯型情報端末の一例である。図２３（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
【０３８９】
図２３（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８０１には、表示パネル１８０２、スピーカー１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端子１８０８などを備え、筐体１８００には、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８００または１８０１内部に内蔵されている。
【０３９０】
また、表示パネル１８０２はタッチパネルを備えており、図２３（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
【０３９１】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
【０３９２】
発光装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えているため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体１８０１は、スライドし、図２３（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０３９３】
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０３９４】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０３９５】
図２４（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３９６】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３９７】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３９８】
表示部９６０３には、実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０３９９】
図２４（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０４００】
表示部９７０３には、実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０４０１】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０４０２】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０４０３】
図２５は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
【０４０４】
表示部９８８２および９８８３には、実施の形態１乃至９に示す発光装置を用いるため信頼性を高くすることができる。
【０４０５】
また、図２５に示す携帯型遊技機は、その他、スピーカー部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２５に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２５に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０４０６】
図２６は、上記実施の形態を適用して形成される発光装置を、室内の照明装置３００１として用いた例である。上記実施の形態で示した発光装置は大面積化も可能であるため、大面積の照明装置として用いることができる。また、上記実施の形態２で示した発光装置は、卓上照明器具３０００として用いることも可能である。なお、照明器具には天井固定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含まれる。
【０４０７】
以上のように、実施の形態１乃至９で示した発光装置は、上記のような様々な電子機器の表示パネルに配置することができ、信頼性の高い電子機器を提供することができる。
【符号の説明】
【０４０８】
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０６ 保護絶縁層
１０７ 酸化物絶縁膜
１０８ 容量配線層
１０９ 保護絶縁層
１１０ 電極層
１１１ 導電層
１１２ 導電層
１１３ 端子電極
１１６ チャネル形成領域
１１８ コンタクトホール
１１９ コンタクトホール
１２０ 接続電極
１２１ 端子
１２２ 端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 端子電極
１２９ 端子電極
１３０ 酸化物半導体膜
１３１ 酸化物半導体層
１３３ 酸化物半導体層
１３４ 酸化物半導体層
１３７ レジストマスク
１３８ 酸化物導電層
１４０ 酸化物導電膜
１４２ 酸化物導電層
１４３ 酸化物導電層
１４５ 配線層
１４６ 容量
１４７ 容量
１４９ 容量電極層
１５０ 端子
１５１ 端子
１５３ 接続電極
１５５ 導電膜
１５６ 電極
１６１ ゲート電極層
１６２ 導電層
１６３ 酸化物半導体層
１６６ チャネル形成領域
１６８ 酸化物半導体層
１７０ 薄膜トランジスタ
１７１ 薄膜トランジスタ
１７２ 薄膜トランジスタ
１７３ 薄膜トランジスタ
１８０ 薄膜トランジスタ
１８１ 薄膜トランジスタ
１８２ 薄膜トランジスタ
１８３ 薄膜トランジスタ
１８５ 容量電極層
１９１ カラーフィルタ層
１９２ オーバーコート層
１９３ 隔壁
１９４ ＥＬ層
１９５ 電極層
１９６ 接続電極層
１９８ 酸化物半導体層
１００１ 電極
１００２ 電極
１００３ ＥＬ層
１００４ 電荷発生層
１０４ａ 酸化物導電層
１０４ｂ 酸化物導電層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１１００ 携帯電話機
１１０１ 筐体
１１０２ 表示部
１１０３ 操作ボタン
１１０４ 外部接続ポート
１１０５ スピーカー
１１０６ マイク
１１７ａ 高抵抗ソース領域
１１７ｂ 高抵抗ドレイン領域
１３５ａ レジストマスク
１３６ａ レジストマスク
１６４ａ 酸化物導電層
１６４ｂ 酸化物導電層
１６５ａ ソース電極層
１６５ｂ ドレイン電極層
１６７ａ 高抵抗ソース領域
１６７ｂ 高抵抗ドレイン領域
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカー
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ用レンズ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
３０００ 卓上照明器具
３００１ 照明装置
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４２ 酸化物絶縁層
４５４３ オーバーコート層
４５４４ 絶縁層
４５４５ カラーフィルタ層
４５４６ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 電極層
７００４ ＥＬ層
７００５ 電極層
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 電極層
７０１４ ＥＬ層
７０１５ 電極層
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 電極層
７０２４ ＥＬ層
７０２５ 電極層
７０２６ 電極層
７０２７ 導電膜
７０２９ 隔壁
７０３１ 酸化物絶縁層
７０３２ 保護絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４１ 酸化物絶縁層
７０４２ 保護絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５１ 酸化物絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 保護絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカー部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
【特許請求の範囲】
【請求項１】
同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、
前記駆動回路用トランジスタ及び前記画素用トランジスタはゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁層を有し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層、前記カラーフィルタ層上に前記画素用トランジスタと電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、
前記駆動回路用トランジスタにおいて、前記酸化物絶縁層上に前記ゲート電極層及び前記酸化物半導体層と重なる導電層が設けられ、
前記ゲート電極層、前記ソース電極層及び前記ドレイン電極層は金属導電膜であることを特徴とする発光装置。
【請求項２】
請求項１において、前記導電層は前記第１の電極層と同工程で形成される透光性の導電膜であることを特徴とする発光装置。
【請求項３】
同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、
前記駆動回路用トランジスタ及び前記画素用トランジスタはゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁層を有し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層、前記カラーフィルタ層上に前記画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、
前記駆動回路用トランジスタにおいて、前記酸化物絶縁層上に前記ゲート電極層及び前記酸化物半導体層と重なる導電層が設けられ、
前記ゲート電極層、前記ソース電極層及び前記ドレイン電極層は金属導電膜であることを特徴とする発光装置。
【請求項４】
請求項３において、前記導電層は前記接続電極層と同工程で形成される金属導電膜であることを特徴とする発光装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記酸化物半導体層と前記ソース電極層との間、及び前記酸化物半導体層と前記ドレイン電極層との間にそれぞれ酸化物導電層を有することを特徴とする発光装置。
【請求項６】
駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、前記酸化物半導体層への水や水素の再混入を防ぎ、
前記酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、
前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に、前記酸化物半導体層の一部と接する酸化物絶縁層を形成して前記駆動回路部に駆動回路用トランジスタ、及び前記画素部に画素用トランジスタを形成し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層を形成し、
前記カラーフィルタ層上に前記画素用トランジスタと電気的に接続する第１の電極層を形成し、
前記第１の電極層上にＥＬ層、前記ＥＬ層上に第２の電極層を形成し、
前記駆動回路部において、前記駆動回路用トランジスタの前記ゲート電極層及び前記酸化物半導体層と重なる前記酸化物絶縁層上に、前記第１の電極層と同工程で導電層を形成することを特徴とする発光装置の作製方法。
【請求項７】
駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、前記酸化物半導体層への水や水素の再混入を防ぎ、
前記酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、
前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に、前記酸化物半導体層の一部と接する酸化物絶縁層を形成して前記駆動回路部に駆動回路用トランジスタ、及び前記画素部に画素用トランジスタを形成し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層を形成し、
前記カラーフィルタ層上に前記画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層を形成し、
前記第１の電極層上にＥＬ層、前記ＥＬ層上に第２の電極層を形成し、
前記駆動回路部において、前記駆動回路用トランジスタの前記ゲート電極層及び前記酸化物半導体層と重なる前記酸化物絶縁層上に、前記接続電極層と同工程で導電層を形成することを特徴とする発光装置の作製方法。
【請求項８】
請求項６又は請求項７において、前記酸化物半導体層と前記ソース電極層との間、及び前記酸化物半導体層と前記ドレイン電極層との間にそれぞれ酸化物導電層を形成することを特徴とする発光装置の作製方法。
【請求項９】
請求項６乃至８のいずれか一項において、前記酸化物絶縁層は、スパッタリング法で形成される酸化珪素膜、または、酸化アルミニウム膜を用いることを特徴とする発光装置の作製方法。
【請求項１】
同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、
前記駆動回路用トランジスタ及び前記画素用トランジスタはゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁層を有し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層、前記カラーフィルタ層上に前記画素用トランジスタと電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、
前記駆動回路用トランジスタにおいて、前記酸化物絶縁層上に前記ゲート電極層及び前記酸化物半導体層と重なる導電層が設けられ、
前記ゲート電極層、前記ソース電極層及び前記ドレイン電極層は金属導電膜であることを特徴とする発光装置。
【請求項２】
請求項１において、前記導電層は前記第１の電極層と同工程で形成される透光性の導電膜であることを特徴とする発光装置。
【請求項３】
同一基板上に駆動回路用トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、
前記駆動回路用トランジスタ及び前記画素用トランジスタはゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁層を有し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層、前記カラーフィルタ層上に前記画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層、ＥＬ層、第２の電極層の積層が設けられ、
前記駆動回路用トランジスタにおいて、前記酸化物絶縁層上に前記ゲート電極層及び前記酸化物半導体層と重なる導電層が設けられ、
前記ゲート電極層、前記ソース電極層及び前記ドレイン電極層は金属導電膜であることを特徴とする発光装置。
【請求項４】
請求項３において、前記導電層は前記接続電極層と同工程で形成される金属導電膜であることを特徴とする発光装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記酸化物半導体層と前記ソース電極層との間、及び前記酸化物半導体層と前記ドレイン電極層との間にそれぞれ酸化物導電層を有することを特徴とする発光装置。
【請求項６】
駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、前記酸化物半導体層への水や水素の再混入を防ぎ、
前記酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、
前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に、前記酸化物半導体層の一部と接する酸化物絶縁層を形成して前記駆動回路部に駆動回路用トランジスタ、及び前記画素部に画素用トランジスタを形成し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層を形成し、
前記カラーフィルタ層上に前記画素用トランジスタと電気的に接続する第１の電極層を形成し、
前記第１の電極層上にＥＬ層、前記ＥＬ層上に第２の電極層を形成し、
前記駆動回路部において、前記駆動回路用トランジスタの前記ゲート電極層及び前記酸化物半導体層と重なる前記酸化物絶縁層上に、前記第１の電極層と同工程で導電層を形成することを特徴とする発光装置の作製方法。
【請求項７】
駆動回路部及び画素部を含む絶縁表面を有する基板上に金属導電膜を用いてゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、前記酸化物半導体層への水や水素の再混入を防ぎ、
前記酸化物半導体層上に金属導電膜を用いてソース電極層及びドレイン電極層を形成し、
前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に、前記酸化物半導体層の一部と接する酸化物絶縁層を形成して前記駆動回路部に駆動回路用トランジスタ、及び前記画素部に画素用トランジスタを形成し、
前記画素部において前記酸化物絶縁層上にカラーフィルタ層を形成し、
前記カラーフィルタ層上に前記画素用トランジスタと接続電極層を介して電気的に接続する第１の電極層を形成し、
前記第１の電極層上にＥＬ層、前記ＥＬ層上に第２の電極層を形成し、
前記駆動回路部において、前記駆動回路用トランジスタの前記ゲート電極層及び前記酸化物半導体層と重なる前記酸化物絶縁層上に、前記接続電極層と同工程で導電層を形成することを特徴とする発光装置の作製方法。
【請求項８】
請求項６又は請求項７において、前記酸化物半導体層と前記ソース電極層との間、及び前記酸化物半導体層と前記ドレイン電極層との間にそれぞれ酸化物導電層を形成することを特徴とする発光装置の作製方法。
【請求項９】
請求項６乃至８のいずれか一項において、前記酸化物絶縁層は、スパッタリング法で形成される酸化珪素膜、または、酸化アルミニウム膜を用いることを特徴とする発光装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１１−７７５１２（Ｐ２０１１−７７５１２Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２０１０−１９６５７３（Ｐ２０１０−１９６５７３）
【出願日】平成２２年９月２日（２０１０．９．２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２２年９月２日（２０１０．９．２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]