【課題】無線で電力を供給する半導体装置を用いた表示機能付きＩＣカードを提供する。
【解決手段】アンテナとして機能する導電膜と、アンテナとして機能する導電膜に電気的に接続された電源生成回路と、集積回路と表示素子と、を同一基板上に有する半導体装置であって、アンテナで受信した信号から電源生成回路で電力を生成し、電力を用いて集積回路と表示素子を駆動する半導体装置を用いた表示機能付きＩＣカードを提供する。なお、上記半導体装置の電源生成回路、集積回路、表示素子は同一工程で作製される。 （もっと読む）

【課題】金属酸化物層の表面のアモルファス層を低減し、金属酸化物層の誘電率を向上させること。
【解決手段】金属酸化物の前駆体層を分解して金属酸化物層を形成する工程と、金属酸化物層にレーザを照射して前記金属酸化物層を結晶化する工程と、結晶化された金属酸化物層に対して、１０〜３００Ｈｚの間隔で、最初のパルスの照射フルエンスを６０〜１００ｍＪ／ｃｍ^２とし、最後のパルスの照射フルエンスを１０ｍＪ／ｃｍ^２以下とし、照射フルエンスの減少速度Ｖが−１５０≦Ｖ［ｍＪ／（ｃｍ^２ｍｉｎ）］＜０となるように、各パルスの照射フルエンスを減少させながらパルスレーザを照射する除冷工程と、を備える金属酸化物層の製造方法。 （もっと読む）

【課題】簡便な方法により、マスク側壁への反応生成物の堆積を防止することができる半導体装置を製造する方法を提供する。
【解決手段】下部電極２１、強誘電体、常誘電体、反強誘電体等による誘電体層２２、及び上部電極２３を含むキャパシタを複数備える半導体装置の製造方法は、上部電極層をパターニングして、複数の上部電極２３、２３’、２３”を形成する工程と、複数の上部電極２３、２３”を被覆し、かつ最端に配置された上部電極２３’の少なくとも一方側の端部を露出する第１マスクパターンを形成する工程と、第１マスクパターンを用いて、誘電体層２２をパターニングする工程とを有する。 （もっと読む）

【課題】面積を増大させることなく、過電圧に対する耐性を高めることを課題の一つとする。
【解決手段】第１の端子部１００に設けられ、第１のｎ型不純物領域１０６と、平面視において前記第１のｎ型不純物領域１０６の内周部に設けられた第１の抵抗領域１０７と、平面視において前記第１の抵抗領域１０７の内周部に設けられた第１のｐ型不純物領域１０８と、を有する第１の半導体領域１０３と、前記第２の端子部１０１に設けられ、第２のｐ型不純物領域１０９と、平面視において前記第２のｐ型不純物領域１０９の内周部に設けられた第２の抵抗領域１１０と、前記第２の抵抗領域１１０の内周部に設けられた第２のｎ型不純物領域１１１と、を有する第２の半導体領域１０４と、有する構成である。 （もっと読む）

【課題】高周波デバイスを形成する複数の素子を一つのチップに形成できる技術を提供する。
【解決手段】
基板１上にて抵抗素子および容量素子の下部電極を同一の多結晶シリコン膜から形成し、前記多結晶シリコン膜とは異なる同一の多結晶シリコン膜およびＷＳｉ膜からパワーＭＩＳＦＥＴのゲート電極、容量素子の上部電極、ｎチャネル型ＭＩＳＦＥＴのゲート電極およびｐチャネル型ＭＩＳＦＥＴのゲート電極を形成し、領域ＭＩＭにおいては基板１上に堆積された酸化シリコン膜３０上に形成された配線を下部電極とし酸化シリコン膜３４上に形成された配線を上部電極とする容量素子ＭＩＭＣを形成し、酸化シリコン膜３４上に堆積された酸化シリコン膜３７上に堆積された同一のアルミニウム合金膜を用い領域ＩＮＤにて配線３９Ａからなるスパイラルコイルを形成し、領域ＰＡＤでは配線３９Ｂからなるボンディングパッドを形成する。 （もっと読む）

【課題】集積回路の高性能化、小型化を妨げることなく、集積回路のＥＳＤ（静電気放電）に対する耐性を向上する。
【解決手段】２つの入出力端子の間に保護回路１０４が挿入されている。ＥＳＤが発生したとき、保護回路によって２つの入出力端子を短絡して、回路１０３に過電圧が印加されることを防ぐ。回路は、接続配線１１０，１２０を介して、入出力端子に電気的に接続されている。回路は、接続配線との複数の電気的な接続部を有しており、各接続部と入出力端子間の配線抵抗が等しくなるように、接続配線を形成する。これにより、ＥＳＤが発生しても、１つの接続部に電圧が集中して印加することが回避されるため、ＥＳＤによって回路が破壊される確率が低減される。 （もっと読む）

【課題】多層配線の形成後に、熱履歴に起因するビア不良を検出するビア不良検出構造を提供する。
【解決手段】 ビア不良検出構造は、半導体基板上の第１配線、前記第１配線の上方に位置する第２配線、及び前記第１配線と第２配線を電気的に接続する第１ビアを含むビアチェーン（１５）と、前記ビアチェーンの一端側に接続される検査領域（Ｃ）と、前記ビアチェーンを、前記半導体基板と電気的に接続するコンタクト領域（Ｂ）と、を含み、前記検査領域は、前記ビアチェーンの一端側から引き出され、前記第１配線よりも大きなサイズの引き出し配線（２２Ｃ、２３Ｃ、２４Ｃ）が前記ビアチェーンの第２配線よりも上層まで積層された多層引き出し配線と、前記多層引き出し配線を各層間で接続する引き出し配線ビア（３２、３３）とを含む。 （もっと読む）

【課題】アナログ回路を構成する抵抗体において、抵抗体の抵抗長が縮小化されることがあっても、アナログ回路を構成する各抵抗体の抵抗値間にバラツキが生じることを抑制する。
【解決手段】アナログ回路を構成する抵抗体３を有する半導体装置であって、半導体基板１上に形成され、長手方向に延びるボディ部３ａと該ボディ部３ａの端部に連接するヘッド部３ｂとを有し、且つシリコンからなる抵抗体３と、抵抗体３のヘッド部３ｂの上部に形成された金属シリサイド膜６と、抵抗体３を覆う層間絶縁膜７中に形成され、金属シリサイド膜６を介して、抵抗体３と電気的に接続するコンタクトプラグ８とを備え、ボディ部３ａとヘッド部３ｂとの境界長は、抵抗体３の抵抗幅よりも大きい。 （もっと読む）

【課題】静電気破壊に対する耐性を向上させると共に、外部ストレスに対する耐性を向上させることを目的の一とする。又は、作製工程を簡略化し低コスト化を図ることを目的の一とする。
【解決手段】表面に第１の導電膜が形成された第１の有機樹脂層と表面に第２の導電膜が形成された第２の有機樹脂層の間に素子形成層を設け、当該第１の導電膜と第２の導電膜を有機樹脂層内に形成されたコンタクト用の導電体を用いて電気的に接続させる工程において、当該第１の有機樹脂層及び第２の有機樹脂層内に設けるコンタクト用の導電体を、有機樹脂を硬化させる前にペーストを浸透させ、その後有機樹脂層を硬化させることにより作製する。 （もっと読む）

【課題】薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有する信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。さらに低コストで生産性高く半導体装置を作製することを目的の一とする。
【解決手段】半導体集積回路を囲いこむように覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。導電性遮蔽体はめっき法により電気的に接続するように形成する。また、導電性遮蔽体の形成にめっき法を用いるために、低コストで生産性高く半導体装置を作製することができる。 （もっと読む）

【課題】次世代デバイスに求められる低リーク電流及び高キャパシタ容量を実現する高誘電体容量の製造方法の提供。
【解決手段】半導体基板の上に、ＴｉＡｌＮを含む第１の電極膜３０と、酸化タンタルを含む主誘電体膜３１とを形成する。第１の電体膜３０と主誘電体膜３１とが形成されている状態でアニールを行うことにより、第１の電極膜中のアルミニウム（Ａｌ）と主誘電体膜中の酸素（Ｏ）とを反応させて、第１の電極膜と主誘電体膜との界面に、酸化アルミニウムを含む副誘電体膜３５を形成する。主誘電体膜と副誘電体膜とを介して第１の電極膜に対向する位置に第２の電極膜３２を形成する。 （もっと読む）

【課題】メモリキャパシタなどのキャパシタとともに、大容量を有する平滑用キャパシタを備えた半導体装置において、チップサイズの増大及び製造コストの増加が抑制された半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１の上方に形成され、第１の下部電極１２Ａと第１の容量絶縁膜１３Ａと第１の上部電極１４Ａとからなるメモリキャパシタと、半導体基板における論理回路領域上に形成された論理回路トランジスタ４と、論理回路トランジスタ４の上方に形成され、第２の下部電極１２Ｂと第２の容量絶縁膜１３Ｂと第２の上部電極１４Ｂとからなる平滑用キャパシタとを備えている。第２の容量絶縁膜１３Ｂは、第１の容量絶縁膜１３Ａと同一組成の材料から構成され、且つ、第１の容量絶縁膜１３Ａの膜厚よりも大きい膜厚を有する。 （もっと読む）

【課題】薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有する信頼性の高い半導体装置を提供することを目的の一とする。または、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。
【解決手段】互いに対向するように設けられた第１の絶縁体及び第２の絶縁体と、対向する第１の絶縁体と第２の絶縁体との間に設けられた半導体集積回路及びアンテナと、第１の絶縁体の一表面に設けられた導電性遮蔽体と、第２の絶縁体の一表面に設けられた導電性遮蔽体とを設け、第１の絶縁体の一表面に設けられた導電性遮蔽体と、第２の絶縁体の一表面に設けられた導電性遮蔽体を電気的に接続する。 （もっと読む）

【課題】キャパシタ誘電体膜を薄膜化しても容量を確保できる薄膜キャパシタを提供する。
【解決手段】薄膜キャパシタは、基板と、前記基板上に形成された単結晶金属膜よりなる下部電極と、前記下部電極上にエピタキシャルに形成された、膜厚が１００ｎｍ以下のＡＢＯ₃ペロブスカイト構造を有するチタン酸バリウムストロンチウムの単結晶薄膜よりなるキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された上部電極とを含み、前記キャパシタ絶縁膜はスカンジウム（Ｓｃ）を含む。 （もっと読む）

【課題】 従来、半導体層内に高濃度不純物領域を埋め込む構造において、耐圧確保のためにその周囲に低濃度不純物領域を配置していたが、所望の耐圧を確保するために長時間で高温の熱処理工程が必要であった。
【解決手段】 埋め込み高濃度不純物領域の周囲に低濃度半導体層が配置される構造を採用する。半導体層の厚みで耐圧を確保する低濃度不純物領域の幅を調整できるので、従来の不純物の拡散による低濃度不純物領域を省くことができる。高温長時間の熱処理工程が不要となり、製造工程にかかる時間を短縮できる。また低濃度半導体層に追加して不純物拡散による埋め込み低濃度不純物領域を設けてもよく、この場合は従来より熱処理温度を短縮し、高い耐圧を得ることができる。 （もっと読む）

【課題】表面平坦性と金属汚染ゲタリング機能を確保しながら、ＳＴＩと共存できる製造工程で５００Ｖ以上の広い電圧領域の電気的アイソレイションを実現するとともに、貫通電極全体の深さにいたる物理的な金属移動の阻止のためのアイソレイシヨン構造を有する。
【解決手段】シリコン酸化膜を１ｕｍ以上の幅で１ｕｍ以上に深い溝を作り、溝の中にシリコン酸化膜を埋め、結晶欠陥のある基板でも５００Ｖ以上に耐圧のあるアイソレイションを実現する。これによりシャロートレンチアイソレイションで高速で動作する既存デバイスと同一基板に電力デバイスを混載させることが可能となる。また、厚いアイソレイション材料で囲まれたシリコンを除去した空洞にメタルを埋め、金属汚染の拡散を防止した基板貫通電極を形成することにより、基板の積層を可能にする。これにより、電源からの配線を基板貫通で供給することで、ヒートシンクを兼ねた電力給電と、これにより動作する大電力デバイスと高速高集積のデバイスを積層させたデバイスを実現させる。 （もっと読む）

【課題】誘電体膜の結晶化のための熱処理による下部電極の酸化、及び熱処理による誘電特性の劣化等の問題を解消することができる薄膜キャパシタ材の製造方法を提供する。
【解決手段】下記の工程（１）〜（３）を含むことを特徴とする。
工程（１）：１０〜５００μｍの厚さからなり、表面抵抗値が０．１〜１Ω、及び最大表面粗さ（Ｒｍａｘ）が１００〜７００ｎｍであるニッケル箔を準備する。
工程（２）：前記ニッケル箔の表面上に、次の（イ）〜（ハ）の手順を２〜５回繰り返し膜形成した後、これをカーボン製容器内に挿入して、非酸化性雰囲気下に７００〜８００℃の温度で加熱し、所望の厚さの誘電体膜を形成する。
（イ）誘電体の前駆体溶液を塗布する。
（ロ）次いで、大気下に３００〜３５０℃の温度で加熱する。
（ハ）続いて、大気下に４５０〜５００℃の温度で加熱する。
工程（３）：前記誘電体膜の表面上に、第１導電材を成膜する。 （もっと読む）

【課題】半導体基板と正極活物質との放電時の電子抵抗が小さくエネルギー密度の高い正極を有するリチウム二次電池を提供する。
【解決手段】正極活物質からなる正極と半導体基板とが、充電状態にある正極活物質のｐ型又はｎ型の種類と半導体基板のｐ型又はｎ型の種類とが同じ型になる組み合わせで直接積層されていて、半導体基板が集電体して用いられるリチウム二次電池。 （もっと読む）

【課題】集積回路の高集積化を妨げることなく、静電気放電（ＥＳＤ）による集積回路の破壊を防止するための保護回路を設ける。
【解決手段】高電源電位が印加される端子に電気的に接続される配線、および低電源電位が印加される端子に電気的に接続される配線を、それぞれ、誘電体を介して隣接させ、かつ集積回路を取り囲むように形成する。このことにより、端子と集積回路の間に配線抵抗が付加され、かつ２本の配線間に容量を付加することができる。ＥＳＤなどにより端子に過電圧が印加されても、そのエネルギーが配線抵抗および付加容量により消費されるため、集積回路の破壊を抑えることができる。 （もっと読む）

【課題】グレイン及びボイドの発生を抑制し、且つ低抵抗のキャパシタ電極を安定して形成することができる半導体装置の製造方法を提供するする。
【解決手段】本発明に係る半導体装置の製造方法は、キャパシタ下部電極２上にキャパシタ絶縁３膜を形成する工程と、前記キャパシタ絶縁膜上にＰｏｌｙ−Ｓｉ膜を形成する工程と、前記Ｐｏｌｙ−Ｓｉ膜上に保護膜５を形成する工程と、前記保護膜及び前記Ｐｏｌｙ−Ｓｉ膜を加工することにより、前記Ｐｏｌｙ−Ｓｉ膜からなるキャパシタ上部電極４を形成する工程と、前記キャパシタ上部電極の側壁を熱酸化することにより酸化膜７を形成する工程と、を具備し、前記Ｐｏｌｙ−Ｓｉ膜を形成する工程の後で且つ前記酸化膜を形成する工程の前に、前記Ｐｏｌｙ−Ｓｉ膜にリンをイオン注入する工程を有することを特徴とする。 （もっと読む）