【課題】無線通信によりデータの交信を行う半導体装置において、装置を大型化することなく、アンテナの感度を向上させ、チップをノイズから保護することを課題とする。
【解決手段】コイル状のアンテナと当該コイル状のアンテナに電気的に接続された半導体集積回路とを有する。コイル状のアンテナと重なるように半導体集積回路を配置する。このように、半導体装置内のコイル状のアンテナと半導体集積回路の配置を工夫することで、装置を大型化することなく、アンテナの感度を向上させて、半導体集積回路が動作するために十分な電力を得ることができる。 （もっと読む）

【課題】必要十分なキャパシティをもつ保持容量を備えた半導体装置を提供する。
【解決手段】金属表面を有する基板１１と、前記金属表面を有する基板上に形成された絶縁膜１２と、前記絶縁膜上に形成された画素部とを有する半導体装置において、前記画素部は、ＴＦＴと、該ＴＦＴと接続する配線２１とを有しており、保持容量は、前記金属表面を有する基板、前記絶縁膜および前記配線により構成されている。前記絶縁膜の膜厚が薄いほど、また、前記絶縁膜と前記配線の接する領域の面積が大きいほど、大きなキャパシティを得られるので有利である。 （もっと読む）

【課題】半導体装置を小型化することを課題の一とする。また、記憶素子を有する半導体装置の駆動回路の面積を縮小することを課題の一とする。
【解決手段】入力端子と出力端子の位置が固定された複数のセルを第１の方向に配置し、各セルの入力端子および出力端子とそれぞれ電気的に接続される配線を複数のセル上に積層させ、且つ、その配線の延在方向をセルが並べられた第１の方向と同方向とすることで、駆動回路の小型化を図った半導体装置を提供する。 （もっと読む）

【課題】シリコン以外の半導体で形成される半導体素子で使用可能なＴＥＧを有する半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ部２ａと、ＳＢＤ部２ａの電気特性を測定するためのＴＥＧ部３ａと、を備えた半導体装置１ａであって、ＳＢＤ部２ａは、ｎ型のＳｉＣドリフト層８と、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第１のショットキー電極１３と、を有し、ＴＥＧ部３ａは、ＳｉＣドリフト層８の表面９を含む箇所に形成されたｐ型のイオン注入層１８ａと、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第２のショットキー電極２１ａと、第２のショットキー電極２１ａと電気的に接続され、ＳｉＣドリフト層８とは接触しないようにイオン注入層１８ａ上に形成された電極パッド２２と、を有する （もっと読む）

【課題】半導体領域に酸化物半導体を用いた、高耐圧で、大電流の制御が可能であり、かつ量産性に優れた半導体素子を提供することを課題の一とする。また、該半導体素子を用いた半導体装置を提供することを課題の一とする。また、該半導体素子の作製方法を提供することを課題の一とする。
【解決手段】半導体領域に酸化物半導体を用いたトランジスタと、トランジスタのゲート電極層、ソース電極層及びドレイン電極層の各々と電気的に接続した貫通電極を備えた半導体チップを積層し、トランジスタを電気的に並列接続することによって、実質的にＷ長の長い半導体素子を提供する。 （もっと読む）

【課題】高い比精度が要求される複数のトランジスタの特性ばらつきを低減する。
【解決手段】本発明の半導体装置は、半導体基板上に配置されたトランジスタＴｒ１と、半導体基板上で見たキャリアのドリフト方向がトランジスタＴｒ１のキャリアのドリフト方向と同じ方向となる向きに配置されたトランジスタＴｒ２と、トランジスタＴｒ１，Ｔｒ２のキャリア供給側の拡散層５１ａ，５１ｂ同士を接続する拡散層５１ｃと、トランジスタＴｒ１，Ｔｒ２のキャリア供給側の拡散層５１ａ，５１ｂまたはその拡散層同士を接続する拡散層５１ｃの表面に接続され、拡散層５１ａ，５１ｂに給電するためのコンタクトプラグ６１と、を備える。 （もっと読む）

【課題】より低コストで、より信頼性の高いＭＩＭキャパシタを有する、より信頼性の高い半導体装置、およびその製造方法を提供する。
【解決手段】本製造方法は、半導体基板ＳＵＢを準備する工程と、半導体基板ＳＵＢの一方の主表面上に、アルミニウム層ＡＣ１を有する第１の金属電極ＬＥＬ１と、第１の金属電極ＬＥＬ１上の誘電体層ＤＥＣと、誘電体層ＤＥＣ上の第２の金属電極ＵＥＬとを形成する工程とを備える。第１の金属電極ＬＥＬ１を形成する工程においては、表面がＲｍａｘ＜８０ｎｍ、Ｒｍｓ＜１０ｎｍ、Ｒａ＜９ｎｍの関係を満たすように、アルミニウム層ＡＣ１が形成される。第１の金属電極ＬＥＬ１を形成する工程には、少なくとも１層の第１のバリア層Ｔ１を形成する工程と、第１のバリア層Ｔ１上に、アルミニウム層ＡＣ１を形成する工程と、アルミニウム層ＡＣ１を構成する結晶を再結晶化する工程とを含んでいる。 （もっと読む）

【課題】エッチング装置の経時変化や状態変化等によらずトレンチの深さのばらつきを低減することができる半導体装置の製造方法を得る。
【解決手段】まず、所望の深さよりも浅い深さを持つトレンチ１６をＳｉ基板１０の主面に形成する。次に、トレンチ１６の深さを測定する。トレンチ１６の底面からＳｉ基板１０に酸素イオン１８を注入する。この際に、測定したトレンチ１６の深さと所望の深さの差に基づいて酸素イオン１８の注入エネルギーを調整して、Ｓｉ基板１０の所望の深さに酸素イオン１８が注入されるようにする。次に、熱処理を行って酸素イオン１８を注入した位置にＳｉＯ_２膜２２を形成する。次に、ＳｉＯ_２膜２２をエッチングストッパとして用いて、トレンチ１６の底面からＳｉ基板１０を更にエッチングしてトレンチ２４を形成する。その後、ＳｉＯ_２膜２２を除去する。 （もっと読む）

【課題】薄膜キャパシタにおける諸特性低下の原因となるヒロックを抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造する。
【解決手段】下部電極を形成した後、３００℃よりも高い温度のアニール処理を行わずに薄膜形成前駆体溶液を下部電極上に塗布し、乾燥は室温〜４５０℃の範囲内の所定の温度で行い、焼成は乾燥温度よりも高い４５０〜８００℃の範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を１回又は２回以上行うか或いは塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、初回の焼成後に形成される誘電体薄膜の厚さは２０〜６００ｎｍにする。下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）は０．１０〜１５．０の範囲とするのが好ましい。 （もっと読む）

【課題】電力変換効率の向上を実現するＤＣＤＣコンバータの提供を目的の一とする。
【解決手段】出力電力を制御するためのスイッチング素子として機能するトランジスタが、通常のゲート電極に加えて、閾値電圧を制御するためのバックゲート電極を備える。そして、ＤＣＤＣコンバータから出力される出力電力の大きさに従って、バックゲート電極に与える電位の高さを制御するための、バックゲート制御回路を備える。バックゲート制御回路により、バックゲート電極に与える電位を制御することで、出力電力が大きい場合にはオン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合にはオフ電流が下がるように閾値電圧を調整することができる。さらに、スイッチング素子として機能するトランジスタが、オフ電流の極めて小さい絶縁ゲート電界効果型トランジスタである。 （もっと読む）

【課題】撮像画像の画像品質、装置の小型化、装置の信頼性、製造効率などの各特性について向上させる。
【解決手段】複数の転送電極３１が間を隔てて垂直方向ｙに並ぶように単一の導電材料層３１３を加工して形成する。また、第１キャパシタ電極Ｃ１１および第２キャパシタ電極Ｃ２１について、転送電極３１へ加工される導電材料層３１３から形成する。 （もっと読む）

【課題】電圧降下が小さい整流素子を得ること、及び、コンバータ回路の作製コストを抑制することを課題とする。
【解決手段】光電変換素子と、当該光電変換素子の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置において、当該スイッチング素子として、ノーマリオフの第１の酸化物半導体トランジスタと、当該整流素子として、ダイオード接続されたノーマリオンの第２の酸化物半導体トランジスタとを有する光電変換装置に関する。 （もっと読む）

【課題】ドレインオフセット領域を有する高周波増幅用ＭＯＳＦＥＴにおいて、微細化およびオン抵抗低減を図る。
【解決手段】ソース領域１０、ドレイン領域９およびリーチスルー層３（４）上に電極引き出し用の導体プラグ１３（ｐ１）が設けられている。その導体プラグ１３（ｐ１）にそれぞれ第１層配線１１ｓ、１１ｄ（Ｍ１）が接続され、さらにそれら第１層配線１１ｓ、１１ｄ（Ｍ１）に対して、導体プラグ１３（ｐ１）上で裏打ち用の第２層配線１２ｓ、１２ｄが接続されている。 （もっと読む）

【課題】設計工数をほとんど掛けないで、ＣＭＰ対策及び短時間光アニール対策の両対策に最適化されたダミーパターンを有する半導体集積回路装置を提供すること。
【解決手段】基板上に、メモリマクロ領域１０及び機能回路領域２０を有する半導体集積回路装置１において、機能回路領域２０間、及び、メモリマクロ領域１０と機能回路領域２０との間に配置されるとともにダミーパターン４１を含むダミーパターン領域４０を備え、ダミーパターン４１は、前記メモリセルアレイ領域におけるメモリセルパターン１１の拡散層１２、１３及びゲート電極１４と同等のパターンであり、ダミーパターン領域４０におけるダミー拡散層４２、４３及びダミーゲート電極４４の面積率は、メモリセルアレイ領域における拡散層１２、１３及びゲート電極１４の面積率と同等以上である。 （もっと読む）

【課題】占有面積を増大させずに、電源投入開始後のチップ動作時にＥＳＤ保護素子で発生するリーク電流を低減することができるＥＳＤ保護素子を提供する。
【解決手段】電源ライン及び接地ラインを含む電子回路が形成された半導体基板１０と、半導体基板１０において電源ライン（Ｖｄｄ）及び接地ライン（Ｖｓｓ）間に設けられ、サイリスタＳＣＲ及びサイリスタを駆動するトリガーダイオードＴＤを含む静電気放電保護素子とを有し、トリガーダイオードは、半導体基板１０に形成されたアノード拡散層２２と、アノード拡散層２２から離間して半導体基板１０に形成されたカソード拡散層２１と、アノード拡散層２２及びカソード拡散層２１間において半導体基板１０上にゲート絶縁膜１６を介して形成されたゲート電極１７とを有し、外部電源に接続された外部端子（パッド電極２７）がゲート電極１７に電気的に接続されている構成とする。 （もっと読む）

【課題】半導体基板の特性が変化しても、デジタル回路から他の回路へのノイズ伝播を安定して抑制する。
【解決手段】半導体基板１０に形成されるデジタル回路４１と半導体回路４２との間には、デジタル回路４１と半導体回路４２とを分離するように、分離部３０が形成される。分離部３０には、Ｎ＋層３Ｎ、シリコン１１およびＰ＋層３Ｐが、この順で、Ｘ方向に並んで配置される。 （もっと読む）

【課題】サリサイド構造を有するＭＩＳ型電界効果トランジスタにおいて、ゲート電極とソース・ドレインコンタクトとの間の短絡を防止する。
【解決手段】ゲート電極１７５上にはシリサイド層２３０が形成されている。シリサイド層２３０の上面は、シリサイド層２３０の中央から両端に向けて低くなっており、当該両端におけるシリサイド層２３０の上面の高さは、オフセットスペーサ１８０の高さ以下である。 （もっと読む）

【課題】高耐電圧により大電流化が可能で、オン抵抗が低く高速動作が可能で、高集積化と省エネルギーが可能で、素子間分離の容易な、電気熱変換素子駆動用の半導体装置を提供する。
【解決手段】電気熱変換素子とそれに通電するためのスイッチング素子とがｐ型半導体基体１に集積化されている。スイッチング素子は、半導体基体１の表面に設けられたｎ型ウェル領域２と、それに隣接して設けられチャネル領域を提供するｐ型ベース領域６と、その表面側に設けられたｎ型ソース領域７と、ｎ型ウェル領域２の表面側に設けられたｎ型ドレイン領域８，９と、チャネル領域上にゲート絶縁膜を介して設けられたゲート電極４とを有する絶縁ゲート型電界効果トランジスタである。ベース領域６は、ドレイン領域８，９を横方向に分離するように設けられた、ウェル領域２より不純物濃度の高い半導体からなる。 （もっと読む）

【課題】容量素子の平面形状を大きくせずに、その容量を大きくすることができ、かつ容量素子のリーク電流が増大することを抑制する。
【解決手段】下部電極４１０は、表層に、厚さが２ｎｍ以下の金属含有酸化層４１４を有している。金属含有酸化層４１４は、下部電極４１０の表面を酸化することにより形成されている。そして誘電膜４２０は、バルク状態において常温で出現する第１相と、バルク状態において第１相より高温で出現する第２相と、を含んでいる。第２相は第１相より比誘電率が高い。 （もっと読む）

【課題】経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供する。
【解決手段】半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、
下式
Ｍ１_xＭ２_1-x
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。 （もっと読む）