半導体装置およびその製造方法
【課題】経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供する。
【解決手段】半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、
下式
Ｍ１xＭ２1-x
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。
【解決手段】半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、
下式
Ｍ１xＭ２1-x
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に係り、特に酸化され易い材料からなる電極上に高温工程で誘電体膜を形成する工程を含む半導体装置に関する。さらには、誘電体キャパシタに関するものであり、特にその強誘電性の向上に関するものである。
【背景技術】
【０００２】
強誘電体メモリ（ＦＥＲＡＭ）は、不揮発性、定電力動作、高速書き込み、高書き換え耐性など、優れた特徴を有し、近年注目されているデバイスである。
【０００３】
この強誘電体メモリに用いられる強誘電体キャパシタは、例えば、図１７に示すように、シリコン基板１上に、形成された酸化シリコン層２にタングステンプラグ３を形成し、白金からなる下部電極５、ＰＺＴ（ＰｂＺｒXＴｉ1-XＯ3)膜からなる強誘電体層６、白金からなる上部電極７を積層してなるものである。
【０００４】
なお、ここで、下部電極５として白金を用いているのは、次のような理由によるものである。強誘電体膜６は、配向膜の上に形成しなければならない。アモルファス膜の上に形成すると、配向性が悪いため強誘電性が損なわれてしまうからである。一方、下部電極５は、シリコン基板１から絶縁した状態で形成しなければならない。このため、シリコン基板１上に酸化シリコン層２を形成している。この酸化シリコン層２はアモルファスである。一般に、アモルファスの上に形成した膜は無配向膜となるが、白金はアモルファス膜上に形成しても、配向膜となる性質を有している。このような理由から、下部電極として白金が用いられることが多い。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような従来の強誘電体キャパシタには、次のような問題点があった。
【０００６】
白金は酸素を透過しやすいため、強誘電体（ＰＺＴ）内の酸素の抜け出し、経年変化および分極反転の繰り返しによって強誘電性が低下するという問題があった。つまり、図１８に示すように、下部電極５を構成する白金の柱状結晶の間から、強誘電体膜６中の酸素が抜け出すおそれがあった。
【０００７】
また、このような問題は強誘電体メモリのみならず高誘電率を有する誘電体を用いたキャパシタにおいても同様に生じていた。
さらにまた、従来タンタルシリコンナイトライド（ＴａＳｉＮ）が配線バリア層として提案されているが、酸化されるとチッ素が発生する上、このような配線においても後の熱処理により酸化膜が形成されて導電性が低下するという問題があった。
【０００８】
本発明は、上記の問題点を解決して、下地材料の酸化を防止し、製造時のみならず、経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供することを目的とする。
また本発明は、比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
なお、この発明において、「キャパシタ」とは絶縁体の両側に電極が設けられた構造を指すものであり、電荷の蓄積に用いられると否とにかかわらず、この構造を有するものを含むものとする。
【００１０】
本発明の第１は、半導体基板表面上に形成された電極を含み、
前記電極が、配向性を有する導電体層からなり、
前記電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、
Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。
【００１１】
また上記半導体装置において、前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定されていることを特徴とする。
【００１２】
上記半導体装置において、前記半導体基板表面は、半導体基板上に形成された、タングステンプラグ、銅プラグ、ポリシリコンプラグのいずれかであることを特徴とする。
【００１３】
上記半導体装置において、前記半導体基板表面は、上層に形成する誘電体層の結晶化温度で酸化が進行しうる材料で構成されていることを特徴とする。
【００１４】
上記半導体装置において、前記配向性を有する導電体層は、白金、イリジウム層、イリジウム層あるいは白金とイリジウムの合金のうちのいずれかで構成され、さらにチタン、タングステン、コバルト、モリブデン、銅、これらのシリサイドまたは合金、あるいはポリシリコンの少なくとも一種を含むことを特徴とする。
【００１５】
上記半導体装置において、さらに前記電極表面に誘電体層を形成してなることを特徴とする。
【００１６】
上記半導体装置において、前記誘電体層は、ＰＺＴであることを特徴とする。
【００１７】
上記半導体装置において、半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、前記下部電極は、配向性を有する導電体層からなり、
前記下部電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備したことを特徴とする。
【００１８】
上記半導体装置において、前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなることを特徴とする。
【００１９】
上記半導体装置において、前記バリア層は、組成比が変化するグレーディング層を含むことを特徴とする。
【００２０】
上記半導体装置において、前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記電極はＩｒ層であることを特徴とする。
【００２１】
上記半導体装置において、前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記電極はプラチナ層であることを特徴とする。
【００２２】
また本発明は、半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、
前記誘電体層と前記上部電極との間に下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備したことを特徴とする。
【００２３】
上記半導体装置において、前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなることを特徴とする。
【００２４】
上記半導体装置において、バリア層は、下地材料の構成元素を微量含むことを特徴とする。
たとえば、シリコン、タングステン、または銅を微量含むことにより、さらにバリア性が向上する。
【００２５】
本発明は、半導体基板表面に、電極を形成する工程と、この上層に誘電体膜を形成する工程とを含み、前記電極を形成する工程が、
配向性を有する導電体層からなる電極を形成する工程と、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含むことを特徴とする。
【００２６】
上記半導体装置の製造方法において、前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定され、前記誘電体層の形成工程は、前記バリア層の結晶化温度よりも低い温度で成膜する工程であることを特徴とする。
【００２７】
上記半導体装置の製造方法において、前記電極は、半導体基板表面に形成された、タングステンプラグ、銅プラグまたはポリシリコンプラグ上に形成されていることを特徴とする。
【００２８】
上記半導体装置の製造方法において、前記電極は、少なくとも表面層が、前記誘電体層の結晶化温度で酸化が進行する材料上に形成されていることを特徴とする。
【００２９】
本発明は、半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、さらに前記電極に加え、
Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒからなる第１のグループと、
Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂからなる第２のグループからそれぞれ少なくとも１種づつ選択された元素を含むアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。
【００３０】
上記半導体装置において、前記バリア層はＩｒＴａＰｔであることを特徴とする。
【００３１】
３元あるいは４元以上の化合物を用いた場合にもバリア効果は極めて良好であり、格子定数を揃えるのも容易となり、界面特性の良好な電極を形成することが可能となる。
【００３２】
なお、本発明は、誘電体キャパシタのみならず、配線層の形成後、酸化性雰囲気での加熱工程を伴うような場合には、有効である。
なお、本発明で用いられるバリア層（Ｍ１xＭ２1-x：（０＜ｘ＜１））としては、Ａｕ0.4Ｆｅ0.6、Ａｕ0.35Ｔｉ0.65、 Ａｕ0.35Ｚｒ0.65、Ｃｏ0.40Ｈｆ0.60、Ｃｏ0.5Ｍｏ0.5、Ｃｏ0.5Ｔａ0.5、…ＣｏＴｉ、ＣｏＷ、ＣｏＹ、ＣｏＺｒ、ＣｒＴｉ、ＣｕＨｆ、ＣｕＴａ、ＣｕＺｒ、ＦｅＭｏ、ＦｅＴｉ、ＦｅＷ、ＦｅＹ、ＦｅＺｒ、ＨｆＮｉ、ＨｆＶ、 ＩｒＮｂ、ＩｒＴａ、ＭｏＮｉ、ＭｏＲｅ、ＭｏＲｕ、ＭｏＺｒ、ＮｂＮｉ、ＮｂＰｄ、ＮｂＲｈ、ＮｉＴａ、ＮｉＴｉ、ＮｉＷ、ＮｉＹ、ＮｉＺｒ、ＯｓＴａ、ＯｓＷ、ＰｄＴｉ、ＰｔＷ、ＰｔＺｒ、ＲｅＴａ、ＲｅＷ、ＲｈＺｒ、ＲｕＷ、ＲｕＺr、ＶＺｒ、ＷＺｒなどが適用可能である。
【００３３】
また、上記２元化合物の他、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒからなる第１のグループと、Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂからなる第２のグループからそれぞれ選択された少なくとも１種の元素を含むアモルファスまたは微結晶からなるバリア層、例えばＩｒＴｉＰｔなどの３元化合物あるいは４元素以上からなる化合物等も適用可能である。
【００３４】
なおこの組成比は適宜変更可能であり、また、組成比を連続的に変化させることにより、下地および上層の膜との格子整合性を高めることが可能であるが、組成比を連続的に変化させることにより、格子整合性を高めつつ機能的に目的値に近い材料を得ることが可能である。
【００３５】
なお、この組成比のわずかな変化によっても結晶化温度は大幅に変化するため適宜注意する必要がある。言い換えると必要な特性を得つつ、格子整合性を高め、信頼性の高い結晶薄膜を提供することも可能である。
【００３６】
ここで微結晶とは、結晶粒径が１０ｎｍ前後またはそれより小さいものをいい、粒界が膜厚全体にわたって貫通していないものをいうものとする。
【発明の効果】
【００３７】
以上説明してきたように、本発明によれば、電極として下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことをようにしている。このアモルファス又は微結晶からなるバリア層は、はっきりした粒界がないため、バリア効果が大きく、酸素などの相互拡散や、スパイクが防止される上、このバリア層は誘電体層の成膜温度で結晶化することなくアモルファス又は微結晶の状態を維持することができる。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。また、これらのアモルファス又は微結晶膜上に形成される誘電体薄膜は、配向性も良好であり、信頼性の高い誘電体構造を提供することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第1の実施形態による強誘電体キャパシタの構造を示す図である。
【図２】本発明の第1の実施形態の強誘電体キャパシタの製造工程を示す図である。
【図３】本発明の第1の実施形態の強誘電体キャパシタの説明図である。
【図４】本発明の第２の実施形態におけるＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図５】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図６】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図７】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図８】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図９】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図１０】本発明の第２の実施形態におけるＩｒの組成比と成膜状況を示すＳＥＭ写真である。
【図１１】本発明の第３の実施形態による半導体装置の構造を示す図である。
【図１２】同半導体装置のアニール温度とそのシート抵抗との関係を示す図である。
【図１３】本発明の第４の実施形態による半導体装置の構造を示す図である。
【図１４】本発明の第５の実施形態による強誘電体メモリの構造を示す図である。
【図１５】本発明の第５の実施形態による強誘電体メモリのヒステリシス特性を測定した結果を示す図である。
【図１６】ＩｒＴａの組成とピーク値との関係を示す図である。
【図１７】従来例の強誘電体メモリを示す図である。
【図１８】同強誘電体メモリの説明図である。
【発明を実施するための形態】
【００３９】
図１に、本発明の第１の実施形態として強誘電体キャパシタの構造を示す。
本発明の第1の実施形態の強誘電体キャパシタは、図１に示すように、従来の強誘電体キャパシタのタングステンプラグ３上に形成された膜厚１００ｎｍのＩｒ層からなる下部電極５と、膜厚２１０ｎｍのＰＺＴからなる強誘電体層６とからなり、前記下部電極５はさらにタングステンプラグ３側に膜厚１００ｎｍのＩｒ0.4Ｔａ0.6からなるバリア層４を介在させたことを特徴とする。
【００４０】
すなわち、本発明では、図２（ａ）に示すように、所望の素子領域の形成されたシリコン基板１に、酸化シリコン層２を形成した後、コンタクトホールを形成する。
【００４１】
そして図示しないＴｉ層および、ＴｉＮ層を形成したのち、図２（ｂ）に示すように、このコンタクトホール内にＷＦ6を用いたＣＶＤ法によりタングステンを埋め込み、タングステンプラグ３を形成する。
【００４２】
そして、図２（ｃ）に示すように、スパッタリング法により膜厚１００ｎｍのＩｒ0.4Ｔａ0.6からなるバリア層４を形成する
【００４３】
こののち、図２（ｄ）に示すように、スパッタリング法により膜厚１００ｎｍのＩｒ層からなる下部電極５を形成する。
【００４４】
そして、上記バリア層および下部電極５をパターニングした後、この上層に図２（ｅ）に示すように、ゾルゲル法によりＰＺＴ薄膜を形成する。そしてＲＴＡ法により、６２５℃１分の結晶化アニール工程を経て、強誘電体層６が形成される。
【００４５】
そして最後に上部電極7を形成し、強誘電体メモリが完成する。
【００４６】
かかる構成によれば、下部電極のシート抵抗の増大もなく、安定で信頼性の高い強誘電体メモリが完成する。
【００４７】
アニール後のＷ、ＩｒＴａの酸化、膜はがれも無く、信頼性の高い膜質を維持し、信頼性の高い強誘電体メモリを得ることが可能となる。
【００４８】
このようにして形成された強誘電体メモリは図3に説明図を示すように、バリア層４がアモルファスＩｒ0.4Ｔａ0.6層で構成されているため、強誘電体層６の酸素はバリア層で透過を阻止される。
【００４９】
したがってリーク電流もなく、長寿命で信頼性の高い強誘電体メモリの形成が可能となる。
【００５０】
膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層と、膜厚１００ｎｍのＩｒ層との積層体のシート抵抗は、１×１０-1Ωであって、電極材料として問題はない。
【００５１】
Ｉｒは、柱状の結晶であるため、この上層に形成される強誘電体膜６は極めて配向性の良好なものとなる。わずかに強誘電体膜６中の酸素を透過するが、透過した酸素はＩｒＯ2として柱状結晶のまわりに析出し、バリア性が高められる。一方アモルファスＩｒ0.4Ｔａ０.6層はさらにバリア性が高いため、強誘電体膜中の酸素はこれら２層の膜（Ｉｒ層５とアモルファスＩｒ０.4Ｔａ0.6層４）の存在により基板側に透過することはない。
これにより、強誘電体膜６の強誘電性は大幅に向上する。
【００５２】
なお、前記実施例では、下部電極５のみにアモルファスＩｒ0.4Ｔａ0.6層４を、形成したが、さらに上部電極７にもアモルファスＩｒ0.4Ｔａ0.6層を介在させることにより、強誘電体膜中の酸素の透過を確実に防止することができる。しかし、何れか一方だけでも、ある程度の効果を得ることができる。さらにまた、ＩｒＴａ層にＰｔを加えたＩｒＴａＰｔ層も有効である。
【００５３】
上記のような強誘電体キャパシタは、たとえば、トランジスタのソースドレインの一方と上部電極または下部電極とを接続し、不揮発性メモリとして用いることができる。さらには電極間に強誘電体膜を挟んだものをゲート電極として用いるＦＥＴ構造の不揮発性メモリにも適用可能であることはいうまでもない。
【００５４】
次に、本発明の第２の実施形態として、バリア層としてこのＩｒxＴａ1-xの組成を変化させたものについて説明する。他の構造については前記第１の実施形態と同様とする。
【００５５】
Ｉｒの組成比ｘを変化させ、反応性スパッタリング法によりシリコン基板上にＩｒxＴａ1-x層を形成した。その成膜条件は下表に示す通りであった。
【００５６】
【表１】
【００５７】
また、その結果得られた膜の結晶性および膜質を下表に示す。
【００５８】
【表２】
【００５９】
さらにまた、このときのＳＥＭ写真を図４乃至図１０に示す。ここで図４乃至図９は、酸化シリコン膜表面にシリコン膜を介してＴａ、ＩｒxＴａ1-x（X=0.2、0.4、0、 5、0.6、0.8、：Ｉｒ0.2Ｔａ0.8、Ｉｒ0.4Ｔａ0.6、Ｉｒ0.5Ｔａ0.5、Ｉｒ0.6Ｔａ0.4、Ｉｒ0.8Ｔａ0.2）を形成したもの、図１０は酸化シリコン膜表面にイリジウムを形成しているが、である。図中界面に白くみえているのは、シリサイドである。
【００６０】
ＸＲＤ、上記ＳＥＭ結果からイリジウムの含有量が２０−５０％であるとき、アモルファス状態をとることがわかった。また、イリジウムの含有量が６０−８０％であるとき、微結晶状態をとっている。
またＳＥＭ結果によれば、イリジウムの含有量が４０％であるとき、結晶粒もなく最も良好なアモルファス状態をとることがわかった。
なおバリア性についてはアモルファス状態の方が良好である。これは、酸素の透過（拡散）は主に結晶粒界を通っていくものであるため、アモルファス状態の方が拡散防止効果をより高くすることができるためである。
一方、特に、バリア層を構成する微結晶に配向性を持たせることができる場合、バリア層は微結晶を用いた方が、この上層に形成される強誘電体膜に対して、配向性の向上を図ることが可能となる。
【００６１】
次に、本発明の第３の実施形態として、電極としてイリジウムを用いた場合とプラチナを用いた場合について、バリア層の組成を変化させ、アニール後の抵抗率を測定した。
【００６２】
まず、図１１に示すように、シリコン基板１の表面に酸化シリコン膜２を介して接着層として膜厚４０ｎｍのチタン層３１、膜厚８０ｎｍのチタンナイトライド層３２を形成し、この上層に膜厚８００ｎｍのタングステン膜３を形成したものに対し、バリア層４０として膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層を形成し、膜厚１００ｎｍのイリジウム層からなる電極１５を形成した。
【００６３】
この構造で成膜した後、熱処理後のバリア材の酸化による抵抗率変化をみるため、横型炉で４００℃３０分の酸素アニールを行った後ＲＴＡで６２５℃から５０℃刻みでアニールしアニール温度を変化させ、各温度でのシート抵抗を測定した。この測定結果を図１２に曲線ａで示す。また、アニール後のＷ、ＩｒＴａの酸化、膜剥がれの状態を観察するためＳＥＭによる断面観察を行った。
【００６４】
その結果、７００℃程度までシート抵抗の増大はなくタングステンの酸化なしに良好に維持されていることがわかる。７７５℃では膜剥がれが生じた。ＲＴＡ６７５℃で若干ＩｒＴａの酸化がはじまっているようにみえたが、７００℃程度までＷの酸化は抑えられている。そして７７５℃では膜剥がれが生じた。
【００６５】
次に、このバリア層４０としての膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層の組成を変化させアモルファスＩｒ0.5Ｔａ0.5層とし、後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線ｂとして示す。
【００６６】
その結果上記構造では、ＲＴＡ６２５℃で若干ＩｒＴａの酸化がはじまり、７７５℃程度でＷの酸化が起こっている。
さらに、このバリア層４０としては膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層を使用し、電極層１５を膜厚１００ｎｍのプラチナ層とし後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線ｃとして示す。
【００６７】
その結果上記構造では、ＲＴＡ６２５℃で若干ＩｒＴａの酸化がはじまり、７７５℃程度でＷの酸化が起こっている。ＲＴＡ６２５℃で若干ＩｒＴａの酸化がはじまっているのは、上記曲線ａに示した構造では、イリジウム自体のバリア性が、プラチナに比べて高いためである。
【００６８】
さらに比較例として、バリア層４０としての膜厚１００ｎｍの酸化イリジウムＩｒ０２層を形成するとともに、電極１５をそれぞれ膜厚１００ｎｍのイリジウム
、プラチナとし、後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線ｄ、ｅとして示す。
【００６９】
その結果上記比較例の構造では、ＲＴＡ７２５℃で若干ＩｒＴａが酸化して膨張し、Ｗの界面で膜剥がれが起こっている。
【００７０】
以上の比較からバリア層として酸化イリジウムを用いた場合にはＲＴＡ６２５℃の段階でタングステンの酸化を止めることができなかった。ＩｒＴａでは、シート抵抗の変化はないがＲＴＡ６２５℃からＩｒＴａ自体の酸化が起こっていることがＳＥＭ観察によりわかった。
【００７１】
またイリジウムの方が酸素バリア性が高く、電極としてはプラチナよりもイリジウムを用いる方が良好な酸素バリア効果を得ることができることがわかる。
【００７２】
さらにまた表面に酸化イリジウムが形成されているが、酸化イリジウムの比抵抗は低く、また酸素バリア性が極めて高いため、優れたバリア効果を得ることができる。
【００７３】
次に、本発明の第４の実施形態について説明する。前記第３の実施形態ではバリア層自体の酸化を防ぐことができなかったため、第４の実施形態では、バリア層自体の酸化を防ぐことのできる構造について説明する。
【００７４】
図１３に示すように、バリア層の膜厚を半分にして膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層４０ａとし、この上層に膜厚５０ｎｍのアモルファスＩｒ0.2Ｔａ0.8層４０ｂを積層した二重構造のバリア層としたものである。そして電極としては膜厚１００ｎｍのプラチナ層２５を用いた。他の構造は前記第３の実施形態とまったく同様に形成した。
【００７５】
そして、アニール後の抵抗率を測定した。
その結果、ＲＴＡ６７５℃程度で、若干のバリア層の酸化が起こり、７２５℃ではタングステンの酸化が進んでいることがわかった。
次に、この二重バリア構造の上層側の組成を変化させて同様の測定を行った。すなわちバリア層の膜厚を半分にして膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層４０ａとし、この上層に膜厚５０ｎｍのアモルファスＩｒ0.8Ｔａ0.2層４０ｂを積層した二重構造のバリア層と、上層側を膜厚５０ｎｍのアモルファスＩｒＯ2層４０ｂとした二重構造のバリア層とを形成した。
【００７６】
その結果、Ｐｔ/ＩｒＯ2/ Ｉｒ0.4Ｔａ0.6/ Ｗ構造では、ＲＴＡ６２５℃でＷの酸化が起こっていることがわかった。
また、Ｐｔ/ Ｉｒ0.8Ｔａ0.2/ Ｉｒ0.4Ｔａ0.6/ Ｗ構造では、ＲＴＡ６２５℃でＩｒ0.4Ｔａ0. 6の酸化が進みＲＴＡ６７５℃でＷの酸化が起こっている。
【００７７】
さらに、Ｐｔ/ Ｉｒ0.2Ｔａ0.8/ Ｉｒ0.4Ｔa0.6/ Ｗ構造では、ＲＴＡ６７５℃でＩｒ0.2Ｔａ0.8およびＩｒ0.4Ｔａ0.6の酸化が進み、ＲＴＡ７２５℃でＷの酸化が起こっている。
【００７８】
従ってこの構造ではＩｒ0.2Ｔａ0.8を積層した場合に、バリア効果が高いことがわかる。また、６２５℃以下の低温プロセスではタングステンの酸化なしに良好な特性を維持することが可能となる。
【００７９】
なお、前記第２乃至第４の実施形態では、バリア層を備えた電極について説明したが、この電極の上層に強誘電体層あるいは高誘電率の誘電体層などを形成し、キャパシタを形成する場合、あるいはＥＬ素子など他のデバイスを形成する際、後工程で高温プロセス工程を含むような場合にも本発明の電極は、有効であり、低抵抗でかつ高信頼性をもつ電極を提供することが可能である。
【００８０】
次に、本発明の第５の実施形態について説明する。この例では図１４に示すように、バリア層を３層構造とし、電極１５として膜厚１００ｎｍのプラチナ層を用い、ＰＺＴ層からなる強誘電体層６を形成した。ここでは７４０℃のＲＴＡに耐えることができるように、Ｐｔからなる電極１５を抜けた酸素のバリアとして、ＩｒＯ2からなる第１のバリア層４１と、このＩｒＯ2自体からの酸素やＩｒＯ2を抜けた酸素をバリアするために第２のバリア層４２としてＩｒ層を加えさらにＩｒとＷ（タングステンプラグ層３）の接着層をかねた第３のバリア層４３としてＩｒＴａを用いた３層のバリア構造を形成した。
【００８１】
すなわち図１４に示すように、プラチナ層からなる電極１５側から、膜厚６５ｎｍのＩｒＯ2層からなる第１のバリア層４１と、この下層に膜厚５０ｎｍのイリジウム層からなる第２のバリア層４２、さらに膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層４３を積層した三層構造のバリア層としたものである。下地の構造は前記第３の実施形態とまったく同様に形成した。
【００８２】
次に、この本発明の第５の実施形態による電極構造を用いた強誘電体キャパシタの製造方法について説明する。
まずシリコン基板１の表面を熱酸化し、酸化シリコン層２を形成する。ここでは、酸化シリコン層２の厚さを６００ｎｍとした。
【００８３】
次に、チタンをターゲットとして用いて、反応性スパッタリングにより膜厚４０ｎｍのチタン層３１、膜厚８０ｎｍのチタンナイトライド層３２を形成する。
そして、ＷＦ6を用いたＣＶＤ法によりＷ膜３を形成する。
【００８４】
この後、イリジウムおよびタンタルをターゲットとして用いて、反応性スパッタリングにより膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層からなる第３のバリア層４３、この上層に膜厚５０ｎｍのイリジウム層からなる第２のバリア層４２、さらにこの上層に膜厚６５ｎｍのＩｒＯ2層からなる第１のバリア層４１を形成し、さらにこの上層に膜厚１００ｎｍのプラチナ層からなる電極６を形成する。
【００８５】
次に、この（下部）電極１５の上に、ゾルゲル法によって、強誘電体層６としてＰＺＴ層を形成する。出発原料として、Ｐｂ（ＣＨ3ＣＯＯ）2・３Ｈ2Ｏ、Ｚｒ（ｔ―ＯＣ4Ｈ9)4、Ｔｉ（ｉ−ＯＣ3Ｈ7)4の混合溶液を用いた。この混合溶液をスピンコートした後、１５０℃（摂氏、以下同じ）で乾燥させ、ドライエアー雰囲気において４００℃で３０秒の仮焼成を行った。これを５回繰り返した後、Ｏ2雰囲気中で、４００度３０分の熱処理を施した。そしてＲＴＡ７４０℃の結晶化アニールを行い膜厚２１０ｎｍのＰＺＴ層からなる強誘電体層６を形成した。なお、ここでは、ＰｂＺｒxＴｉ1-xＯ3において、ｘを０．５２として（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ層を形成している。
【００８６】
さらに、強誘電体層６の上に、反応性スパッタリングによりＩｒ層およびＩｒＯ2層を形成し、２層構造の上部電極（図示せず）とする。ここでは、２００ｎｍの厚さに形成した。このようにして、強誘電体キャパシタを得る。
【００８７】
このようにして形成された強誘電体キャパシタは、結晶化後もタングステンプラグ３の酸化はみられず、各層の酸化も起こっていない。
図１５（ｃ）にこの強誘電体キャパシタ(ＰＺＴ（２１０ｎｍ）/ Ｐｔ（１００ｎｍ）/ ＩｒＯ2（６５ｎｍ）/ Ｉｒ（５０ｎｍ）/ Ｔａ（５０ｎｍ）/Ｗ（１００ｎｍ）)構造のヒステリシス特性を測定した結果を示す。また、比較のために電極と強誘電体層および下地層は変化させることなく、バリア層の組成のみを変化させたものとして、４つの構造を作成した。
【００８８】
すなわち、第２の構造：ＰＺＴ（２１０ｎｍ）/Ｐｔ（１００ｎｍ）/ＩｒＯ2（６５ｎｍ）/ Ｉｒ（５０ｎｍ）/ Ｉｒ0.4Ｔａ0.6層（５０ｎｍ）/Ｗ（１００ｎｍ）、第３の構造：ＰＺＴ（２１０ｎｍ）/Ｐｔ（５０ｎｍ）/ＩｒＯ2（６５ｎｍ）/Ｉｒ（５０ｎｍ）/Ｉｒ0.4Ｔａ0.6層（５0ｎｍ）/ Ｗ（100ｎｍ）、第４の構造：ＰＺＴ（２１０ｎｍ）/ Ｐｔ（１００ｎｍ）/ Ｉｒ Ｏ2（６５ｎｍ）/ Ｉｒ（５０ｎｍ）/ Ｉｒ0.4Ｔａ0.6層（５０ｎｍ）/Ｗ（1００ｎｍ）、第５の構造：ＰＺＴ（２１０ｎｍ）/ Ｐｔ（１００ｎｍ）/ Ｉｒ Ｏ2（６５ｎｍ）/ Ｉｒ（２５ｎｍ）/ Ｉｒ0.4Ｔａ0.6層（５０ｎｍ）/ Ｗ（１００ｎｍ）、について図１５（ｂ）乃至（ｅ）に、ヒステリシス特性を測定した結果を示す。図１５（ｆ）は比較のためにタングステンプラグではなく酸化シリコン層上に形成した強誘電体メモリのヒステリシス特性を示す。
いずれも若干のＷ、ＩｒＴａの酸化は生じているが、いずれも良好なヒステリシス特性を得ることができた。
【００８９】
第１のバリア層の膜厚が薄くなっている部分で膜剥がれが生じた。
結晶化アニール温度が７４５℃と高温であるため、若干の酸化はみられたが、いずれも実用に供し得る程度であることがわかった。
【００９０】
また、残留分極についてもＰｒの劣化がかなり改善されることが明らかである。特に、上部電極および下部電極の双方にＩｒＴａバリア層を形成すると、１００サイクルまで劣化がほとんど生じないことが明らかである。
【００９１】
ところで、ＩｒＴａはアモルファスであるが、上層にプラチナ層を形成することにより、この上層に形成される強誘電体膜も、良好に配向する。
【００９２】
なお、白金層に代えて、イリジウム層や白金とイリジウムの合金等の、配向性の良い導電体層を設けてもよい。特に、白金とイリジウムの合金は、配合比を変えることで格子定数を選択することができ、強誘電体層との格子定数のマッチングをとりやすい。
【００９３】
また、上記実施例では、接合層としてチタン層とチタンナイトライド層との２層構造膜を用いたが、接合性を改善する材料であれば、どのようなものでもよい。例えば、白金層を用いてもよい。
次に、ＩｒＴａの組成比についてはわずかに組成比を変化させることにより図１６に示すようにピーク特性は大きく変化する。従ってわずかな組成比の調整により、最適な特性を得ることが可能であることがわかる。
【００９４】
上記各実施例では、強誘電体膜としてＰＺＴを用いているが、酸化物強誘電体であれば、どのようなものを用いてもよい。たとえば、Ｂａ4Ｔｉ3Ｏ12や ＳｒＢｉ2Ｔａ2Ｏ9を用いてもよい。
【００９５】
この発明の他の実施例によるキャパシタとしては、強誘電体層６に代えて、高誘電率を有する誘電体層を用いたものも有効である。酸化シリコン層２の上に形成されたタングステンプラグに、本発明のバリア層を含むプラチナの下部電極を設け、その上にＳｒＴｉＯ3、(Ｓｒ、Ｂａ)ＴｉＯ3のペロブスカイト構造を有する高誘電率薄膜を誘電体層として形成した。この場合も、強誘電体の場合と同様、誘電性の改善をはかることができた。つまり、強誘電体層について述べたことは、高誘電率を有する誘電体層にも適用可能であることが明らかとなった。
【００９６】
なお、前記実施例では強誘電体キャパシタについて説明したが、キャパシタに限定されることなく、高温工程を経る配線など他の工程にも適用可能であることはいうまでもない。
【００９７】
また本発明の半導体装置としては以下のような構成もある。
電極と誘電体層との間に下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むようにしている。
【００９８】
かかる構成によれば、このアモルファス又は微結晶からなるバリア層は、はっきりした粒界がないため、バリア効果が大きく、酸素などの相互拡散や、スパイクが防止される。また、このような化合物は、誘電体層の成膜温度で結晶化することなくアモルファス又は微結晶の状態を維持することができる。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。また、これらのアモルファス又は微結晶膜上に形成される誘電体薄膜は、配向性も良好であり、信頼性の高い誘電体構造を提供することが可能となる。
【００９９】
特に電極表面が誘電体層の結晶化温度で酸化するような材料である場合は、本発明のバリア層が介在しない場合は、電極表面が酸化され、比抵抗が増大するという問題があるが、本発明によれば、バリア層の存在により、誘電体層からの酸素の抜け出しを確実に防止することができ、誘電特性の経年変化を抑えることができる。
【０１００】
また、強誘電体層がＰＺＴで構成されている。ＰＺＴの場合、ゾルゲル法による成膜では、塗布後７００℃１−６０分の熱処理が必要である。またスパッタリング法によれば、基板温度あるいは熱処理温度は７００℃程度となる。またＭＯＣＶＤ法によれば、基板温度は６００−６５０℃程度となる。しかしながら、かかる方法によれば、基板温度が７００℃程度となっても本発明のバリア層はアモルファス又は微結晶状態を維持し、気体を発生したりすることもなく、安定でかつ比抵抗の増大を抑制することが可能となる。
【０１０１】
また、本発明のバリア層はアモルファス又は微結晶ではあるが、この上層に誘電体層を形成する場合、結晶配向性の良い誘電体層を形成することができる。
従って、強誘電性、高誘電性の良好な誘電体キャパシタを提供することができる。
【０１０２】
望ましくは、上記半導体装置の製造方法において、前記電極は、チタン、タングステン、コバルト、モリブデン、銅、あるいはこれらのシリサイド、合金の少なくとも一種を含むことを特徴とする。
【０１０３】
望ましくは、上記半導体装置の製造方法において、前記誘電体層は、強誘電体層であることを特徴とする。
【０１０４】
望ましくは、上記半導体装置の製造方法において、前記強誘電体層の形成工程は、ゾルゲル法によりＰＺＴを形成する工程であることを特徴とする。
【０１０５】
望ましくは、半導体基板表面に、下部電極を形成する工程と、
前記下部電極上に、強誘電体または高誘電率を有する誘電体からなる誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程とを含み、
前記下部電極を形成する工程は、さらに、下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含み、
誘電体キャパシタを形成するようにしたことを特徴とする。
【０１０６】
望ましくは、上記半導体装置の製造方法において、前記バリア層は、イリジウムタンタル層IrxTa1-xからなることを特徴とする。
【０１０７】
望ましくは、半導体基板表面に下部電極を形成する工程と、
前記下部電極上に、強誘電体または高誘電率を有する誘電体からなる誘電体層を形成する工程と、前記誘電体層上に、下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程と、前記バリア層上に上部電極を形成する工程とを含み、誘電体キャパシタを形成するようにしたことを特徴とする。
【０１０８】
望ましくは、上記方法において、前記バリア層は、イリジウムタンタル層IrxTa1-xからなることを特徴とする。
【０１０９】
望ましくは、前記半導体装置の製造方法において、前記バリア層の形成工程は、ターゲット温度を変化させ、組成比を徐々に変化させ、グレーディング層を形成するスパッタリング工程を含むことを特徴とする。
【０１１０】
望ましくは、半導体基板表面上に形成された電極を含み、
前記電極が配向性を有する導電体層からなり、
さらに下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶単層で構成されていることを特徴とする。
【０１１１】
望ましくは、前記半導体装置の製造方法において、前記バリア層は、下地材料の構成元素を微量含むことを特徴とする。
【０１１２】
本発明の方法によっても同様にバリア層の存在により、誘電体層からの酸素の抜け出しを確実に防止することができ、成膜時のみならず、誘電特性の経年変化を抑えることができる。
【０１１３】
特に、ＩｒＴａは結晶化温度が９００℃以上であり、酸化しても気体の発生もなくまた、導電性が低下することもなく、しかもこの上層に誘電体膜を形成する場合、アモルファスまたは微結晶状態を維持し、この上層への配向性の良好な薄膜形成が可能となる。
【符号の説明】
【０１１４】
１ シリコン基板
２ 酸化シリコン膜
３ タングステンプラグ
４ バリア層
５ 電極
６ 強誘電体層
７ 電極
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に係り、特に酸化され易い材料からなる電極上に高温工程で誘電体膜を形成する工程を含む半導体装置に関する。さらには、誘電体キャパシタに関するものであり、特にその強誘電性の向上に関するものである。
【背景技術】
【０００２】
強誘電体メモリ（ＦＥＲＡＭ）は、不揮発性、定電力動作、高速書き込み、高書き換え耐性など、優れた特徴を有し、近年注目されているデバイスである。
【０００３】
この強誘電体メモリに用いられる強誘電体キャパシタは、例えば、図１７に示すように、シリコン基板１上に、形成された酸化シリコン層２にタングステンプラグ３を形成し、白金からなる下部電極５、ＰＺＴ（ＰｂＺｒXＴｉ1-XＯ3)膜からなる強誘電体層６、白金からなる上部電極７を積層してなるものである。
【０００４】
なお、ここで、下部電極５として白金を用いているのは、次のような理由によるものである。強誘電体膜６は、配向膜の上に形成しなければならない。アモルファス膜の上に形成すると、配向性が悪いため強誘電性が損なわれてしまうからである。一方、下部電極５は、シリコン基板１から絶縁した状態で形成しなければならない。このため、シリコン基板１上に酸化シリコン層２を形成している。この酸化シリコン層２はアモルファスである。一般に、アモルファスの上に形成した膜は無配向膜となるが、白金はアモルファス膜上に形成しても、配向膜となる性質を有している。このような理由から、下部電極として白金が用いられることが多い。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような従来の強誘電体キャパシタには、次のような問題点があった。
【０００６】
白金は酸素を透過しやすいため、強誘電体（ＰＺＴ）内の酸素の抜け出し、経年変化および分極反転の繰り返しによって強誘電性が低下するという問題があった。つまり、図１８に示すように、下部電極５を構成する白金の柱状結晶の間から、強誘電体膜６中の酸素が抜け出すおそれがあった。
【０００７】
また、このような問題は強誘電体メモリのみならず高誘電率を有する誘電体を用いたキャパシタにおいても同様に生じていた。
さらにまた、従来タンタルシリコンナイトライド（ＴａＳｉＮ）が配線バリア層として提案されているが、酸化されるとチッ素が発生する上、このような配線においても後の熱処理により酸化膜が形成されて導電性が低下するという問題があった。
【０００８】
本発明は、上記の問題点を解決して、下地材料の酸化を防止し、製造時のみならず、経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供することを目的とする。
また本発明は、比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
なお、この発明において、「キャパシタ」とは絶縁体の両側に電極が設けられた構造を指すものであり、電荷の蓄積に用いられると否とにかかわらず、この構造を有するものを含むものとする。
【００１０】
本発明の第１は、半導体基板表面上に形成された電極を含み、
前記電極が、配向性を有する導電体層からなり、
前記電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、
Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。
【００１１】
また上記半導体装置において、前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定されていることを特徴とする。
【００１２】
上記半導体装置において、前記半導体基板表面は、半導体基板上に形成された、タングステンプラグ、銅プラグ、ポリシリコンプラグのいずれかであることを特徴とする。
【００１３】
上記半導体装置において、前記半導体基板表面は、上層に形成する誘電体層の結晶化温度で酸化が進行しうる材料で構成されていることを特徴とする。
【００１４】
上記半導体装置において、前記配向性を有する導電体層は、白金、イリジウム層、イリジウム層あるいは白金とイリジウムの合金のうちのいずれかで構成され、さらにチタン、タングステン、コバルト、モリブデン、銅、これらのシリサイドまたは合金、あるいはポリシリコンの少なくとも一種を含むことを特徴とする。
【００１５】
上記半導体装置において、さらに前記電極表面に誘電体層を形成してなることを特徴とする。
【００１６】
上記半導体装置において、前記誘電体層は、ＰＺＴであることを特徴とする。
【００１７】
上記半導体装置において、半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、前記下部電極は、配向性を有する導電体層からなり、
前記下部電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備したことを特徴とする。
【００１８】
上記半導体装置において、前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなることを特徴とする。
【００１９】
上記半導体装置において、前記バリア層は、組成比が変化するグレーディング層を含むことを特徴とする。
【００２０】
上記半導体装置において、前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記電極はＩｒ層であることを特徴とする。
【００２１】
上記半導体装置において、前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記電極はプラチナ層であることを特徴とする。
【００２２】
また本発明は、半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、
前記誘電体層と前記上部電極との間に下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備したことを特徴とする。
【００２３】
上記半導体装置において、前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなることを特徴とする。
【００２４】
上記半導体装置において、バリア層は、下地材料の構成元素を微量含むことを特徴とする。
たとえば、シリコン、タングステン、または銅を微量含むことにより、さらにバリア性が向上する。
【００２５】
本発明は、半導体基板表面に、電極を形成する工程と、この上層に誘電体膜を形成する工程とを含み、前記電極を形成する工程が、
配向性を有する導電体層からなる電極を形成する工程と、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含むことを特徴とする。
【００２６】
上記半導体装置の製造方法において、前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定され、前記誘電体層の形成工程は、前記バリア層の結晶化温度よりも低い温度で成膜する工程であることを特徴とする。
【００２７】
上記半導体装置の製造方法において、前記電極は、半導体基板表面に形成された、タングステンプラグ、銅プラグまたはポリシリコンプラグ上に形成されていることを特徴とする。
【００２８】
上記半導体装置の製造方法において、前記電極は、少なくとも表面層が、前記誘電体層の結晶化温度で酸化が進行する材料上に形成されていることを特徴とする。
【００２９】
本発明は、半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、さらに前記電極に加え、
Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒからなる第１のグループと、
Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂからなる第２のグループからそれぞれ少なくとも１種づつ選択された元素を含むアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。
【００３０】
上記半導体装置において、前記バリア層はＩｒＴａＰｔであることを特徴とする。
【００３１】
３元あるいは４元以上の化合物を用いた場合にもバリア効果は極めて良好であり、格子定数を揃えるのも容易となり、界面特性の良好な電極を形成することが可能となる。
【００３２】
なお、本発明は、誘電体キャパシタのみならず、配線層の形成後、酸化性雰囲気での加熱工程を伴うような場合には、有効である。
なお、本発明で用いられるバリア層（Ｍ１xＭ２1-x：（０＜ｘ＜１））としては、Ａｕ0.4Ｆｅ0.6、Ａｕ0.35Ｔｉ0.65、 Ａｕ0.35Ｚｒ0.65、Ｃｏ0.40Ｈｆ0.60、Ｃｏ0.5Ｍｏ0.5、Ｃｏ0.5Ｔａ0.5、…ＣｏＴｉ、ＣｏＷ、ＣｏＹ、ＣｏＺｒ、ＣｒＴｉ、ＣｕＨｆ、ＣｕＴａ、ＣｕＺｒ、ＦｅＭｏ、ＦｅＴｉ、ＦｅＷ、ＦｅＹ、ＦｅＺｒ、ＨｆＮｉ、ＨｆＶ、 ＩｒＮｂ、ＩｒＴａ、ＭｏＮｉ、ＭｏＲｅ、ＭｏＲｕ、ＭｏＺｒ、ＮｂＮｉ、ＮｂＰｄ、ＮｂＲｈ、ＮｉＴａ、ＮｉＴｉ、ＮｉＷ、ＮｉＹ、ＮｉＺｒ、ＯｓＴａ、ＯｓＷ、ＰｄＴｉ、ＰｔＷ、ＰｔＺｒ、ＲｅＴａ、ＲｅＷ、ＲｈＺｒ、ＲｕＷ、ＲｕＺr、ＶＺｒ、ＷＺｒなどが適用可能である。
【００３３】
また、上記２元化合物の他、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒからなる第１のグループと、Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂからなる第２のグループからそれぞれ選択された少なくとも１種の元素を含むアモルファスまたは微結晶からなるバリア層、例えばＩｒＴｉＰｔなどの３元化合物あるいは４元素以上からなる化合物等も適用可能である。
【００３４】
なおこの組成比は適宜変更可能であり、また、組成比を連続的に変化させることにより、下地および上層の膜との格子整合性を高めることが可能であるが、組成比を連続的に変化させることにより、格子整合性を高めつつ機能的に目的値に近い材料を得ることが可能である。
【００３５】
なお、この組成比のわずかな変化によっても結晶化温度は大幅に変化するため適宜注意する必要がある。言い換えると必要な特性を得つつ、格子整合性を高め、信頼性の高い結晶薄膜を提供することも可能である。
【００３６】
ここで微結晶とは、結晶粒径が１０ｎｍ前後またはそれより小さいものをいい、粒界が膜厚全体にわたって貫通していないものをいうものとする。
【発明の効果】
【００３７】
以上説明してきたように、本発明によれば、電極として下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことをようにしている。このアモルファス又は微結晶からなるバリア層は、はっきりした粒界がないため、バリア効果が大きく、酸素などの相互拡散や、スパイクが防止される上、このバリア層は誘電体層の成膜温度で結晶化することなくアモルファス又は微結晶の状態を維持することができる。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。また、これらのアモルファス又は微結晶膜上に形成される誘電体薄膜は、配向性も良好であり、信頼性の高い誘電体構造を提供することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第1の実施形態による強誘電体キャパシタの構造を示す図である。
【図２】本発明の第1の実施形態の強誘電体キャパシタの製造工程を示す図である。
【図３】本発明の第1の実施形態の強誘電体キャパシタの説明図である。
【図４】本発明の第２の実施形態におけるＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図５】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図６】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図７】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図８】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図９】本発明の第２の実施形態におけるＩｒＴａの組成比と成膜状況を示すＳＥＭ写真である。
【図１０】本発明の第２の実施形態におけるＩｒの組成比と成膜状況を示すＳＥＭ写真である。
【図１１】本発明の第３の実施形態による半導体装置の構造を示す図である。
【図１２】同半導体装置のアニール温度とそのシート抵抗との関係を示す図である。
【図１３】本発明の第４の実施形態による半導体装置の構造を示す図である。
【図１４】本発明の第５の実施形態による強誘電体メモリの構造を示す図である。
【図１５】本発明の第５の実施形態による強誘電体メモリのヒステリシス特性を測定した結果を示す図である。
【図１６】ＩｒＴａの組成とピーク値との関係を示す図である。
【図１７】従来例の強誘電体メモリを示す図である。
【図１８】同強誘電体メモリの説明図である。
【発明を実施するための形態】
【００３９】
図１に、本発明の第１の実施形態として強誘電体キャパシタの構造を示す。
本発明の第1の実施形態の強誘電体キャパシタは、図１に示すように、従来の強誘電体キャパシタのタングステンプラグ３上に形成された膜厚１００ｎｍのＩｒ層からなる下部電極５と、膜厚２１０ｎｍのＰＺＴからなる強誘電体層６とからなり、前記下部電極５はさらにタングステンプラグ３側に膜厚１００ｎｍのＩｒ0.4Ｔａ0.6からなるバリア層４を介在させたことを特徴とする。
【００４０】
すなわち、本発明では、図２（ａ）に示すように、所望の素子領域の形成されたシリコン基板１に、酸化シリコン層２を形成した後、コンタクトホールを形成する。
【００４１】
そして図示しないＴｉ層および、ＴｉＮ層を形成したのち、図２（ｂ）に示すように、このコンタクトホール内にＷＦ6を用いたＣＶＤ法によりタングステンを埋め込み、タングステンプラグ３を形成する。
【００４２】
そして、図２（ｃ）に示すように、スパッタリング法により膜厚１００ｎｍのＩｒ0.4Ｔａ0.6からなるバリア層４を形成する
【００４３】
こののち、図２（ｄ）に示すように、スパッタリング法により膜厚１００ｎｍのＩｒ層からなる下部電極５を形成する。
【００４４】
そして、上記バリア層および下部電極５をパターニングした後、この上層に図２（ｅ）に示すように、ゾルゲル法によりＰＺＴ薄膜を形成する。そしてＲＴＡ法により、６２５℃１分の結晶化アニール工程を経て、強誘電体層６が形成される。
【００４５】
そして最後に上部電極7を形成し、強誘電体メモリが完成する。
【００４６】
かかる構成によれば、下部電極のシート抵抗の増大もなく、安定で信頼性の高い強誘電体メモリが完成する。
【００４７】
アニール後のＷ、ＩｒＴａの酸化、膜はがれも無く、信頼性の高い膜質を維持し、信頼性の高い強誘電体メモリを得ることが可能となる。
【００４８】
このようにして形成された強誘電体メモリは図3に説明図を示すように、バリア層４がアモルファスＩｒ0.4Ｔａ0.6層で構成されているため、強誘電体層６の酸素はバリア層で透過を阻止される。
【００４９】
したがってリーク電流もなく、長寿命で信頼性の高い強誘電体メモリの形成が可能となる。
【００５０】
膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層と、膜厚１００ｎｍのＩｒ層との積層体のシート抵抗は、１×１０-1Ωであって、電極材料として問題はない。
【００５１】
Ｉｒは、柱状の結晶であるため、この上層に形成される強誘電体膜６は極めて配向性の良好なものとなる。わずかに強誘電体膜６中の酸素を透過するが、透過した酸素はＩｒＯ2として柱状結晶のまわりに析出し、バリア性が高められる。一方アモルファスＩｒ0.4Ｔａ０.6層はさらにバリア性が高いため、強誘電体膜中の酸素はこれら２層の膜（Ｉｒ層５とアモルファスＩｒ０.4Ｔａ0.6層４）の存在により基板側に透過することはない。
これにより、強誘電体膜６の強誘電性は大幅に向上する。
【００５２】
なお、前記実施例では、下部電極５のみにアモルファスＩｒ0.4Ｔａ0.6層４を、形成したが、さらに上部電極７にもアモルファスＩｒ0.4Ｔａ0.6層を介在させることにより、強誘電体膜中の酸素の透過を確実に防止することができる。しかし、何れか一方だけでも、ある程度の効果を得ることができる。さらにまた、ＩｒＴａ層にＰｔを加えたＩｒＴａＰｔ層も有効である。
【００５３】
上記のような強誘電体キャパシタは、たとえば、トランジスタのソースドレインの一方と上部電極または下部電極とを接続し、不揮発性メモリとして用いることができる。さらには電極間に強誘電体膜を挟んだものをゲート電極として用いるＦＥＴ構造の不揮発性メモリにも適用可能であることはいうまでもない。
【００５４】
次に、本発明の第２の実施形態として、バリア層としてこのＩｒxＴａ1-xの組成を変化させたものについて説明する。他の構造については前記第１の実施形態と同様とする。
【００５５】
Ｉｒの組成比ｘを変化させ、反応性スパッタリング法によりシリコン基板上にＩｒxＴａ1-x層を形成した。その成膜条件は下表に示す通りであった。
【００５６】
【表１】
【００５７】
また、その結果得られた膜の結晶性および膜質を下表に示す。
【００５８】
【表２】
【００５９】
さらにまた、このときのＳＥＭ写真を図４乃至図１０に示す。ここで図４乃至図９は、酸化シリコン膜表面にシリコン膜を介してＴａ、ＩｒxＴａ1-x（X=0.2、0.4、0、 5、0.6、0.8、：Ｉｒ0.2Ｔａ0.8、Ｉｒ0.4Ｔａ0.6、Ｉｒ0.5Ｔａ0.5、Ｉｒ0.6Ｔａ0.4、Ｉｒ0.8Ｔａ0.2）を形成したもの、図１０は酸化シリコン膜表面にイリジウムを形成しているが、である。図中界面に白くみえているのは、シリサイドである。
【００６０】
ＸＲＤ、上記ＳＥＭ結果からイリジウムの含有量が２０−５０％であるとき、アモルファス状態をとることがわかった。また、イリジウムの含有量が６０−８０％であるとき、微結晶状態をとっている。
またＳＥＭ結果によれば、イリジウムの含有量が４０％であるとき、結晶粒もなく最も良好なアモルファス状態をとることがわかった。
なおバリア性についてはアモルファス状態の方が良好である。これは、酸素の透過（拡散）は主に結晶粒界を通っていくものであるため、アモルファス状態の方が拡散防止効果をより高くすることができるためである。
一方、特に、バリア層を構成する微結晶に配向性を持たせることができる場合、バリア層は微結晶を用いた方が、この上層に形成される強誘電体膜に対して、配向性の向上を図ることが可能となる。
【００６１】
次に、本発明の第３の実施形態として、電極としてイリジウムを用いた場合とプラチナを用いた場合について、バリア層の組成を変化させ、アニール後の抵抗率を測定した。
【００６２】
まず、図１１に示すように、シリコン基板１の表面に酸化シリコン膜２を介して接着層として膜厚４０ｎｍのチタン層３１、膜厚８０ｎｍのチタンナイトライド層３２を形成し、この上層に膜厚８００ｎｍのタングステン膜３を形成したものに対し、バリア層４０として膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層を形成し、膜厚１００ｎｍのイリジウム層からなる電極１５を形成した。
【００６３】
この構造で成膜した後、熱処理後のバリア材の酸化による抵抗率変化をみるため、横型炉で４００℃３０分の酸素アニールを行った後ＲＴＡで６２５℃から５０℃刻みでアニールしアニール温度を変化させ、各温度でのシート抵抗を測定した。この測定結果を図１２に曲線ａで示す。また、アニール後のＷ、ＩｒＴａの酸化、膜剥がれの状態を観察するためＳＥＭによる断面観察を行った。
【００６４】
その結果、７００℃程度までシート抵抗の増大はなくタングステンの酸化なしに良好に維持されていることがわかる。７７５℃では膜剥がれが生じた。ＲＴＡ６７５℃で若干ＩｒＴａの酸化がはじまっているようにみえたが、７００℃程度までＷの酸化は抑えられている。そして７７５℃では膜剥がれが生じた。
【００６５】
次に、このバリア層４０としての膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層の組成を変化させアモルファスＩｒ0.5Ｔａ0.5層とし、後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線ｂとして示す。
【００６６】
その結果上記構造では、ＲＴＡ６２５℃で若干ＩｒＴａの酸化がはじまり、７７５℃程度でＷの酸化が起こっている。
さらに、このバリア層４０としては膜厚１００ｎｍのアモルファスＩｒ0.4Ｔａ0.6層を使用し、電極層１５を膜厚１００ｎｍのプラチナ層とし後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線ｃとして示す。
【００６７】
その結果上記構造では、ＲＴＡ６２５℃で若干ＩｒＴａの酸化がはじまり、７７５℃程度でＷの酸化が起こっている。ＲＴＡ６２５℃で若干ＩｒＴａの酸化がはじまっているのは、上記曲線ａに示した構造では、イリジウム自体のバリア性が、プラチナに比べて高いためである。
【００６８】
さらに比較例として、バリア層４０としての膜厚１００ｎｍの酸化イリジウムＩｒ０２層を形成するとともに、電極１５をそれぞれ膜厚１００ｎｍのイリジウム
、プラチナとし、後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線ｄ、ｅとして示す。
【００６９】
その結果上記比較例の構造では、ＲＴＡ７２５℃で若干ＩｒＴａが酸化して膨張し、Ｗの界面で膜剥がれが起こっている。
【００７０】
以上の比較からバリア層として酸化イリジウムを用いた場合にはＲＴＡ６２５℃の段階でタングステンの酸化を止めることができなかった。ＩｒＴａでは、シート抵抗の変化はないがＲＴＡ６２５℃からＩｒＴａ自体の酸化が起こっていることがＳＥＭ観察によりわかった。
【００７１】
またイリジウムの方が酸素バリア性が高く、電極としてはプラチナよりもイリジウムを用いる方が良好な酸素バリア効果を得ることができることがわかる。
【００７２】
さらにまた表面に酸化イリジウムが形成されているが、酸化イリジウムの比抵抗は低く、また酸素バリア性が極めて高いため、優れたバリア効果を得ることができる。
【００７３】
次に、本発明の第４の実施形態について説明する。前記第３の実施形態ではバリア層自体の酸化を防ぐことができなかったため、第４の実施形態では、バリア層自体の酸化を防ぐことのできる構造について説明する。
【００７４】
図１３に示すように、バリア層の膜厚を半分にして膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層４０ａとし、この上層に膜厚５０ｎｍのアモルファスＩｒ0.2Ｔａ0.8層４０ｂを積層した二重構造のバリア層としたものである。そして電極としては膜厚１００ｎｍのプラチナ層２５を用いた。他の構造は前記第３の実施形態とまったく同様に形成した。
【００７５】
そして、アニール後の抵抗率を測定した。
その結果、ＲＴＡ６７５℃程度で、若干のバリア層の酸化が起こり、７２５℃ではタングステンの酸化が進んでいることがわかった。
次に、この二重バリア構造の上層側の組成を変化させて同様の測定を行った。すなわちバリア層の膜厚を半分にして膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層４０ａとし、この上層に膜厚５０ｎｍのアモルファスＩｒ0.8Ｔａ0.2層４０ｂを積層した二重構造のバリア層と、上層側を膜厚５０ｎｍのアモルファスＩｒＯ2層４０ｂとした二重構造のバリア層とを形成した。
【００７６】
その結果、Ｐｔ/ＩｒＯ2/ Ｉｒ0.4Ｔａ0.6/ Ｗ構造では、ＲＴＡ６２５℃でＷの酸化が起こっていることがわかった。
また、Ｐｔ/ Ｉｒ0.8Ｔａ0.2/ Ｉｒ0.4Ｔａ0.6/ Ｗ構造では、ＲＴＡ６２５℃でＩｒ0.4Ｔａ0. 6の酸化が進みＲＴＡ６７５℃でＷの酸化が起こっている。
【００７７】
さらに、Ｐｔ/ Ｉｒ0.2Ｔａ0.8/ Ｉｒ0.4Ｔa0.6/ Ｗ構造では、ＲＴＡ６７５℃でＩｒ0.2Ｔａ0.8およびＩｒ0.4Ｔａ0.6の酸化が進み、ＲＴＡ７２５℃でＷの酸化が起こっている。
【００７８】
従ってこの構造ではＩｒ0.2Ｔａ0.8を積層した場合に、バリア効果が高いことがわかる。また、６２５℃以下の低温プロセスではタングステンの酸化なしに良好な特性を維持することが可能となる。
【００７９】
なお、前記第２乃至第４の実施形態では、バリア層を備えた電極について説明したが、この電極の上層に強誘電体層あるいは高誘電率の誘電体層などを形成し、キャパシタを形成する場合、あるいはＥＬ素子など他のデバイスを形成する際、後工程で高温プロセス工程を含むような場合にも本発明の電極は、有効であり、低抵抗でかつ高信頼性をもつ電極を提供することが可能である。
【００８０】
次に、本発明の第５の実施形態について説明する。この例では図１４に示すように、バリア層を３層構造とし、電極１５として膜厚１００ｎｍのプラチナ層を用い、ＰＺＴ層からなる強誘電体層６を形成した。ここでは７４０℃のＲＴＡに耐えることができるように、Ｐｔからなる電極１５を抜けた酸素のバリアとして、ＩｒＯ2からなる第１のバリア層４１と、このＩｒＯ2自体からの酸素やＩｒＯ2を抜けた酸素をバリアするために第２のバリア層４２としてＩｒ層を加えさらにＩｒとＷ（タングステンプラグ層３）の接着層をかねた第３のバリア層４３としてＩｒＴａを用いた３層のバリア構造を形成した。
【００８１】
すなわち図１４に示すように、プラチナ層からなる電極１５側から、膜厚６５ｎｍのＩｒＯ2層からなる第１のバリア層４１と、この下層に膜厚５０ｎｍのイリジウム層からなる第２のバリア層４２、さらに膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層４３を積層した三層構造のバリア層としたものである。下地の構造は前記第３の実施形態とまったく同様に形成した。
【００８２】
次に、この本発明の第５の実施形態による電極構造を用いた強誘電体キャパシタの製造方法について説明する。
まずシリコン基板１の表面を熱酸化し、酸化シリコン層２を形成する。ここでは、酸化シリコン層２の厚さを６００ｎｍとした。
【００８３】
次に、チタンをターゲットとして用いて、反応性スパッタリングにより膜厚４０ｎｍのチタン層３１、膜厚８０ｎｍのチタンナイトライド層３２を形成する。
そして、ＷＦ6を用いたＣＶＤ法によりＷ膜３を形成する。
【００８４】
この後、イリジウムおよびタンタルをターゲットとして用いて、反応性スパッタリングにより膜厚５０ｎｍのアモルファスＩｒ0.4Ｔａ0.6層からなる第３のバリア層４３、この上層に膜厚５０ｎｍのイリジウム層からなる第２のバリア層４２、さらにこの上層に膜厚６５ｎｍのＩｒＯ2層からなる第１のバリア層４１を形成し、さらにこの上層に膜厚１００ｎｍのプラチナ層からなる電極６を形成する。
【００８５】
次に、この（下部）電極１５の上に、ゾルゲル法によって、強誘電体層６としてＰＺＴ層を形成する。出発原料として、Ｐｂ（ＣＨ3ＣＯＯ）2・３Ｈ2Ｏ、Ｚｒ（ｔ―ＯＣ4Ｈ9)4、Ｔｉ（ｉ−ＯＣ3Ｈ7)4の混合溶液を用いた。この混合溶液をスピンコートした後、１５０℃（摂氏、以下同じ）で乾燥させ、ドライエアー雰囲気において４００℃で３０秒の仮焼成を行った。これを５回繰り返した後、Ｏ2雰囲気中で、４００度３０分の熱処理を施した。そしてＲＴＡ７４０℃の結晶化アニールを行い膜厚２１０ｎｍのＰＺＴ層からなる強誘電体層６を形成した。なお、ここでは、ＰｂＺｒxＴｉ1-xＯ3において、ｘを０．５２として（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ層を形成している。
【００８６】
さらに、強誘電体層６の上に、反応性スパッタリングによりＩｒ層およびＩｒＯ2層を形成し、２層構造の上部電極（図示せず）とする。ここでは、２００ｎｍの厚さに形成した。このようにして、強誘電体キャパシタを得る。
【００８７】
このようにして形成された強誘電体キャパシタは、結晶化後もタングステンプラグ３の酸化はみられず、各層の酸化も起こっていない。
図１５（ｃ）にこの強誘電体キャパシタ(ＰＺＴ（２１０ｎｍ）/ Ｐｔ（１００ｎｍ）/ ＩｒＯ2（６５ｎｍ）/ Ｉｒ（５０ｎｍ）/ Ｔａ（５０ｎｍ）/Ｗ（１００ｎｍ）)構造のヒステリシス特性を測定した結果を示す。また、比較のために電極と強誘電体層および下地層は変化させることなく、バリア層の組成のみを変化させたものとして、４つの構造を作成した。
【００８８】
すなわち、第２の構造：ＰＺＴ（２１０ｎｍ）/Ｐｔ（１００ｎｍ）/ＩｒＯ2（６５ｎｍ）/ Ｉｒ（５０ｎｍ）/ Ｉｒ0.4Ｔａ0.6層（５０ｎｍ）/Ｗ（１００ｎｍ）、第３の構造：ＰＺＴ（２１０ｎｍ）/Ｐｔ（５０ｎｍ）/ＩｒＯ2（６５ｎｍ）/Ｉｒ（５０ｎｍ）/Ｉｒ0.4Ｔａ0.6層（５0ｎｍ）/ Ｗ（100ｎｍ）、第４の構造：ＰＺＴ（２１０ｎｍ）/ Ｐｔ（１００ｎｍ）/ Ｉｒ Ｏ2（６５ｎｍ）/ Ｉｒ（５０ｎｍ）/ Ｉｒ0.4Ｔａ0.6層（５０ｎｍ）/Ｗ（1００ｎｍ）、第５の構造：ＰＺＴ（２１０ｎｍ）/ Ｐｔ（１００ｎｍ）/ Ｉｒ Ｏ2（６５ｎｍ）/ Ｉｒ（２５ｎｍ）/ Ｉｒ0.4Ｔａ0.6層（５０ｎｍ）/ Ｗ（１００ｎｍ）、について図１５（ｂ）乃至（ｅ）に、ヒステリシス特性を測定した結果を示す。図１５（ｆ）は比較のためにタングステンプラグではなく酸化シリコン層上に形成した強誘電体メモリのヒステリシス特性を示す。
いずれも若干のＷ、ＩｒＴａの酸化は生じているが、いずれも良好なヒステリシス特性を得ることができた。
【００８９】
第１のバリア層の膜厚が薄くなっている部分で膜剥がれが生じた。
結晶化アニール温度が７４５℃と高温であるため、若干の酸化はみられたが、いずれも実用に供し得る程度であることがわかった。
【００９０】
また、残留分極についてもＰｒの劣化がかなり改善されることが明らかである。特に、上部電極および下部電極の双方にＩｒＴａバリア層を形成すると、１００サイクルまで劣化がほとんど生じないことが明らかである。
【００９１】
ところで、ＩｒＴａはアモルファスであるが、上層にプラチナ層を形成することにより、この上層に形成される強誘電体膜も、良好に配向する。
【００９２】
なお、白金層に代えて、イリジウム層や白金とイリジウムの合金等の、配向性の良い導電体層を設けてもよい。特に、白金とイリジウムの合金は、配合比を変えることで格子定数を選択することができ、強誘電体層との格子定数のマッチングをとりやすい。
【００９３】
また、上記実施例では、接合層としてチタン層とチタンナイトライド層との２層構造膜を用いたが、接合性を改善する材料であれば、どのようなものでもよい。例えば、白金層を用いてもよい。
次に、ＩｒＴａの組成比についてはわずかに組成比を変化させることにより図１６に示すようにピーク特性は大きく変化する。従ってわずかな組成比の調整により、最適な特性を得ることが可能であることがわかる。
【００９４】
上記各実施例では、強誘電体膜としてＰＺＴを用いているが、酸化物強誘電体であれば、どのようなものを用いてもよい。たとえば、Ｂａ4Ｔｉ3Ｏ12や ＳｒＢｉ2Ｔａ2Ｏ9を用いてもよい。
【００９５】
この発明の他の実施例によるキャパシタとしては、強誘電体層６に代えて、高誘電率を有する誘電体層を用いたものも有効である。酸化シリコン層２の上に形成されたタングステンプラグに、本発明のバリア層を含むプラチナの下部電極を設け、その上にＳｒＴｉＯ3、(Ｓｒ、Ｂａ)ＴｉＯ3のペロブスカイト構造を有する高誘電率薄膜を誘電体層として形成した。この場合も、強誘電体の場合と同様、誘電性の改善をはかることができた。つまり、強誘電体層について述べたことは、高誘電率を有する誘電体層にも適用可能であることが明らかとなった。
【００９６】
なお、前記実施例では強誘電体キャパシタについて説明したが、キャパシタに限定されることなく、高温工程を経る配線など他の工程にも適用可能であることはいうまでもない。
【００９７】
また本発明の半導体装置としては以下のような構成もある。
電極と誘電体層との間に下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むようにしている。
【００９８】
かかる構成によれば、このアモルファス又は微結晶からなるバリア層は、はっきりした粒界がないため、バリア効果が大きく、酸素などの相互拡散や、スパイクが防止される。また、このような化合物は、誘電体層の成膜温度で結晶化することなくアモルファス又は微結晶の状態を維持することができる。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。また、これらのアモルファス又は微結晶膜上に形成される誘電体薄膜は、配向性も良好であり、信頼性の高い誘電体構造を提供することが可能となる。
【００９９】
特に電極表面が誘電体層の結晶化温度で酸化するような材料である場合は、本発明のバリア層が介在しない場合は、電極表面が酸化され、比抵抗が増大するという問題があるが、本発明によれば、バリア層の存在により、誘電体層からの酸素の抜け出しを確実に防止することができ、誘電特性の経年変化を抑えることができる。
【０１００】
また、強誘電体層がＰＺＴで構成されている。ＰＺＴの場合、ゾルゲル法による成膜では、塗布後７００℃１−６０分の熱処理が必要である。またスパッタリング法によれば、基板温度あるいは熱処理温度は７００℃程度となる。またＭＯＣＶＤ法によれば、基板温度は６００−６５０℃程度となる。しかしながら、かかる方法によれば、基板温度が７００℃程度となっても本発明のバリア層はアモルファス又は微結晶状態を維持し、気体を発生したりすることもなく、安定でかつ比抵抗の増大を抑制することが可能となる。
【０１０１】
また、本発明のバリア層はアモルファス又は微結晶ではあるが、この上層に誘電体層を形成する場合、結晶配向性の良い誘電体層を形成することができる。
従って、強誘電性、高誘電性の良好な誘電体キャパシタを提供することができる。
【０１０２】
望ましくは、上記半導体装置の製造方法において、前記電極は、チタン、タングステン、コバルト、モリブデン、銅、あるいはこれらのシリサイド、合金の少なくとも一種を含むことを特徴とする。
【０１０３】
望ましくは、上記半導体装置の製造方法において、前記誘電体層は、強誘電体層であることを特徴とする。
【０１０４】
望ましくは、上記半導体装置の製造方法において、前記強誘電体層の形成工程は、ゾルゲル法によりＰＺＴを形成する工程であることを特徴とする。
【０１０５】
望ましくは、半導体基板表面に、下部電極を形成する工程と、
前記下部電極上に、強誘電体または高誘電率を有する誘電体からなる誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程とを含み、
前記下部電極を形成する工程は、さらに、下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含み、
誘電体キャパシタを形成するようにしたことを特徴とする。
【０１０６】
望ましくは、上記半導体装置の製造方法において、前記バリア層は、イリジウムタンタル層IrxTa1-xからなることを特徴とする。
【０１０７】
望ましくは、半導体基板表面に下部電極を形成する工程と、
前記下部電極上に、強誘電体または高誘電率を有する誘電体からなる誘電体層を形成する工程と、前記誘電体層上に、下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程と、前記バリア層上に上部電極を形成する工程とを含み、誘電体キャパシタを形成するようにしたことを特徴とする。
【０１０８】
望ましくは、上記方法において、前記バリア層は、イリジウムタンタル層IrxTa1-xからなることを特徴とする。
【０１０９】
望ましくは、前記半導体装置の製造方法において、前記バリア層の形成工程は、ターゲット温度を変化させ、組成比を徐々に変化させ、グレーディング層を形成するスパッタリング工程を含むことを特徴とする。
【０１１０】
望ましくは、半導体基板表面上に形成された電極を含み、
前記電極が配向性を有する導電体層からなり、
さらに下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶単層で構成されていることを特徴とする。
【０１１１】
望ましくは、前記半導体装置の製造方法において、前記バリア層は、下地材料の構成元素を微量含むことを特徴とする。
【０１１２】
本発明の方法によっても同様にバリア層の存在により、誘電体層からの酸素の抜け出しを確実に防止することができ、成膜時のみならず、誘電特性の経年変化を抑えることができる。
【０１１３】
特に、ＩｒＴａは結晶化温度が９００℃以上であり、酸化しても気体の発生もなくまた、導電性が低下することもなく、しかもこの上層に誘電体膜を形成する場合、アモルファスまたは微結晶状態を維持し、この上層への配向性の良好な薄膜形成が可能となる。
【符号の説明】
【０１１４】
１ シリコン基板
２ 酸化シリコン膜
３ タングステンプラグ
４ バリア層
５ 電極
６ 強誘電体層
７ 電極
【特許請求の範囲】
【請求項１】
半導体基板表面上に形成された電極を含み、
前記電極が、配向性を有する導電体層からなり、
前記電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む半導体装置。
【請求項２】
前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定される請求項１に記載の半導体装置。
【請求項３】
前記半導体基板表面は、半導体基板上に形成された、タングステンプラグ、銅プラグ、ポリシリコンプラグのいずれかである請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板表面は、誘電体層の結晶化温度で酸化が進行する可能性をもつ材料で構成されている請求項１または２に記載の半導体装置。
【請求項５】
前記配向性を有する導電体層は、白金、イリジウム層、イリジウム層あるいは白金とイリジウムの合金のうちのいずれかで構成され、さらにチタン、タングステン、コバルト、モリブデン、銅、これらのシリサイドまたは合金、あるいはポリシリコンの少なくとも一種を含む請求項１または２に記載の半導体装置。
【請求項６】
さらに前記電極表面に誘電体層を形成してなる請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記誘電体層は、ＰＺＴであることを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体基板表面に形成された下部電極と、
前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、
前記誘電体層上に形成された上部電極とを備え、
前記下部電極は、配向性を有する導電体層からなり、
前記下部電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、
Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備した半導体装置。
【請求項９】
前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなる請求項８に記載の半導体装置。
【請求項１０】
前記バリア層は、組成比が変化するグレーディング層を含む請求項８に記載の半導体装置。
【請求項１１】
前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記下部電極はＩｒ層である請求項８に記載の半導体装置。
【請求項１２】
前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記下部電極はプラチナ層である請求項８に記載の半導体装置。
【請求項１３】
半導体基板表面に形成された下部電極と、
前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、
前記誘電体層上に形成された上部電極とを備え、
前記誘電体層と前記上部電極との間に、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、
Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備した半導体装置。
【請求項１４】
前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなる請求項１３に記載の半導体装置。
【請求項１５】
前記バリア層は、下地材料の構成元素を微量含む請求項１３に記載の半導体装置。
【請求項１６】
半導体基板表面に、電極を形成する工程と、この上層に誘電体膜を形成する工程とを含み、前記電極を形成する工程が、
配向性を有する導電体層からなる電極を形成する工程と、さらに、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含む半導体装置の製造方法。
【請求項１７】
前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定され、
前記誘電体層の形成工程は、前記バリア層の結晶化温度よりも低い温度で成膜する工程である請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記電極は、少なくとも表面層が、前記誘電体層の結晶化温度で酸化が進行する可能性のある材料上に形成されている請求項１６または１７に記載の半導体装置の製造方法。
【請求項１９】
半導体基板表面上に形成された電極を含み、
前記電極が、配向性を有する導電体層からなり、
前記電極に加え、
Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒからなる第１のグループと、
Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂからなる第２のグループからそれぞれ少なくとも１種づつ選択された元素を含むアモルファスまたは微結晶からなるバリア層を含む半導体装置。
【請求項２０】
前記バリア層はＩｒＴａＰｔである請求項１９に記載の半導体装置。
【請求項１】
半導体基板表面上に形成された電極を含み、
前記電極が、配向性を有する導電体層からなり、
前記電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む半導体装置。
【請求項２】
前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定される請求項１に記載の半導体装置。
【請求項３】
前記半導体基板表面は、半導体基板上に形成された、タングステンプラグ、銅プラグ、ポリシリコンプラグのいずれかである請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板表面は、誘電体層の結晶化温度で酸化が進行する可能性をもつ材料で構成されている請求項１または２に記載の半導体装置。
【請求項５】
前記配向性を有する導電体層は、白金、イリジウム層、イリジウム層あるいは白金とイリジウムの合金のうちのいずれかで構成され、さらにチタン、タングステン、コバルト、モリブデン、銅、これらのシリサイドまたは合金、あるいはポリシリコンの少なくとも一種を含む請求項１または２に記載の半導体装置。
【請求項６】
さらに前記電極表面に誘電体層を形成してなる請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記誘電体層は、ＰＺＴであることを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体基板表面に形成された下部電極と、
前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、
前記誘電体層上に形成された上部電極とを備え、
前記下部電極は、配向性を有する導電体層からなり、
前記下部電極に加え、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、
Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備した半導体装置。
【請求項９】
前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなる請求項８に記載の半導体装置。
【請求項１０】
前記バリア層は、組成比が変化するグレーディング層を含む請求項８に記載の半導体装置。
【請求項１１】
前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記下部電極はＩｒ層である請求項８に記載の半導体装置。
【請求項１２】
前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなり、前記下部電極はプラチナ層である請求項８に記載の半導体装置。
【請求項１３】
半導体基板表面に形成された下部電極と、
前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、
前記誘電体層上に形成された上部電極とを備え、
前記誘電体層と前記上部電極との間に、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、
Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備した半導体装置。
【請求項１４】
前記バリア層は、イリジウムタンタル層ＩｒxＴａ1-x（０＜ｘ＜１）からなる請求項１３に記載の半導体装置。
【請求項１５】
前記バリア層は、下地材料の構成元素を微量含む請求項１３に記載の半導体装置。
【請求項１６】
半導体基板表面に、電極を形成する工程と、この上層に誘電体膜を形成する工程とを含み、前記電極を形成する工程が、
配向性を有する導電体層からなる電極を形成する工程と、さらに、
下式
Ｍ１xＭ２1-x （０＜ｘ＜１）
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含む半導体装置の製造方法。
【請求項１７】
前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定され、
前記誘電体層の形成工程は、前記バリア層の結晶化温度よりも低い温度で成膜する工程である請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記電極は、少なくとも表面層が、前記誘電体層の結晶化温度で酸化が進行する可能性のある材料上に形成されている請求項１６または１７に記載の半導体装置の製造方法。
【請求項１９】
半導体基板表面上に形成された電極を含み、
前記電極が、配向性を有する導電体層からなり、
前記電極に加え、
Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒからなる第１のグループと、
Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂからなる第２のグループからそれぞれ少なくとも１種づつ選択された元素を含むアモルファスまたは微結晶からなるバリア層を含む半導体装置。
【請求項２０】
前記バリア層はＩｒＴａＰｔである請求項１９に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１１−２５８９９２（Ｐ２０１１−２５８９９２Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１１−２０６５０３（Ｐ２０１１−２０６５０３）
【出願日】平成２３年９月２１日（２０１１．９．２１）
【分割の表示】特願２００１−２５４６９６（Ｐ２００１−２５４６９６）の分割
【原出願日】平成１３年８月２４日（２００１．８．２４）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２３年９月２１日（２０１１．９．２１）
【分割の表示】特願２００１−２５４６９６（Ｐ２００１−２５４６９６）の分割
【原出願日】平成１３年８月２４日（２００１．８．２４）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]