半導体装置及びその製造方法
【課題】サリサイド構造を有するＭＩＳ型電界効果トランジスタにおいて、ゲート電極とソース・ドレインコンタクトとの間の短絡を防止する。
【解決手段】ゲート電極１７５上にはシリサイド層２３０が形成されている。シリサイド層２３０の上面は、シリサイド層２３０の中央から両端に向けて低くなっており、当該両端におけるシリサイド層２３０の上面の高さは、オフセットスペーサ１８０の高さ以下である。
【解決手段】ゲート電極１７５上にはシリサイド層２３０が形成されている。シリサイド層２３０の上面は、シリサイド層２３０の中央から両端に向けて低くなっており、当該両端におけるシリサイド層２３０の上面の高さは、オフセットスペーサ１８０の高さ以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、特に、サリサイド構造を有するＭＩＳ型電界効果トランジスタ（Metal-Insulator-Semiconductor Field Effect Transistor ：ＭＩＳＦＥＴ）を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、ＭＩＳ型電界効果トランジスタの微細化が進み、ゲート長が短く（例えば３０ｎｍ程度に）なると共にゲート絶縁膜の厚さは薄く（例えば２ｎｍ程度に）なる傾向にある。
【０００３】
また、トランジスタの駆動能力改善のためにゲート電極全体及びソース・ドレイン領域表面を覆うようにストレス付与膜が形成されるようになってきている。特に、ゲート電極側面上に形成された酸化膜よりなるＬ字型サイドウォールスペーサとこのＬ字型サイドウォールスペーサを覆うように形成された窒化膜よりなる外側サイドウォールスペーサとからなる積層サイドウォールスペーサのうち、外側サイドウォールスペーサを除去してからストレス付与膜を形成することにより、チャネル方向に効果的にストレスを与えるディスポーザブルサイドウォールスペーサプロセスが採用されつつある。
【０００４】
さらに、トランジスタを構成するゲート電極やソース・ドレイン領域となる高濃度不純物拡散層の低抵抗化のために、ゲート電極やソース・ドレイン領域を覆うように金属（例えばＴｉ、Ｃｏ、Ｎｉ等）膜を成膜して熱処理を行うことにより当該金属とシリコンとを反応させた後、未反応金属を除去することによって、ゲート電極上やソース・ドレイン領域上に金属−Ｓｉ反応膜（シリサイド層）を形成するサリサイド工程が用いられる傾向にある。
【０００５】
以下、ディスポーザブルサイドウォールスペーサプロセス及びサリサイド工程を採用した従来の半導体装置の製造方法の一例（例えば特許文献１参照）について、図８（ａ）〜（ｃ）を参照しながら説明する。
【０００６】
まず、図８（ａ）に示すように、公知技術を用いてシリコンよりなる半導体基板１０内にｐ型井戸拡散層１１を形成した後、半導体基板１０上にゲート絶縁膜１２を介してゲート電極１３を形成する。次に、ゲート電極１３上を含む半導体基板１０上の全面にシリコン窒化膜を形成した後、当該シリコン窒化膜に対して異方性エッチングを行うことにより、ゲート電極１３の側面上にオフセットスペーサ１４を形成する。次に、半導体基板１０の表面部におけるゲート電極１３から見てオフセットスペーサ１４の外側にｎ型不純物を注入することによってｎ型エクステンション領域１５を形成する。次に、ゲート電極１３の側面上にオフセットスペーサ１４を挟んでシリコン酸化膜よりなり且つＬ字断面形状を持つＬ字型サイドウォールスペーサ１６を形成した後、Ｌ字型サイドウォールスペーサ１６の外側面（オフセットスペーサ１４の反対側の側面）及び底面（平坦な底部の上面）を覆うようにシリコン窒化膜よりなる外側サイドウォールスペーサ１７を形成する。次に、半導体基板１０の表面部におけるゲート電極１３から見てサイドウォールスペーサ１６及び１７の外側にｎ型不純物を注入することによってｎ型ソース・ドレイン領域１８を形成する。ここで、ｎ型ソース・ドレイン領域１８は、ｎ型エクステンション領域１５よりも深く形成されている。
【０００７】
次に、図８（ｂ）に示すように、ｎ型エクステンション領域１５及びｎ型ソース・ドレイン領域１８にそれぞれ含まれているｎ型不純物を活性化させるための熱処理を行う。これにより、ｎ型エクステンション領域１５中のｎ型不純物がゲート電極１３の端部とオーバーラップするように拡散すると共に、ｎ型ソース・ドレイン領域１８中のｎ型不純物がＬ字型サイドウォールスペーサ１６とオーバーラップするように拡散する。次に、外側サイドウォールスペーサ１７をエッチングによって除去する。
【０００８】
次に、半導体基板１０上にゲート電極１３の頂部及びｎ型ソース・ドレイン領域１８の表面部を覆うように金属膜（図示省略）を形成した後、当該金属膜中の金属とゲート電極１３の頂部及びｎ型ソース・ドレイン領域１８の表面部のそれぞれに含まれるシリコンとを熱処理によって反応させ、その後、未反応の金属膜を除去する。これにより、図８（ｃ）に示すように、ゲート電極１３上に第１のシリサイド層１９が形成されると共にｎ型ソース・ドレイン領域１８上に第２のシリサイド層２０が形成される。その後、半導体基板１０上の全面にストレッサとして機能するバッファ層２１を堆積した後、周知の技術によって、バッファ層２１上に層間絶縁膜２２を形成し、その後、層間絶縁膜２２の表面を平坦化する。次に、層間絶縁膜２２及びバッファ層２１に、ｎ型ソース・ドレイン領域１８に達するコンタクトホールを形成した後、当該コンタクトホールの壁面上及び底面上にバリアメタル２３を形成し、その後、当該コンタクトホールを金属膜２４によって埋め込む。これにより、バリアメタル２３及び金属膜２４からなり且つｎ型ソース・ドレイン領域１８と接続するコンタクトプラグ２５が形成される。その後、コンタクトプラグ２５上を含む層間絶縁膜２２上に導電膜を形成した後、当該導電膜をパターニングすることにより、コンタクトプラグ２５と接続する配線２６を形成する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−０４９１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、ディスポーザブルサイドウォールスペーサプロセス及びサリサイド工程を採用した前述の従来の半導体装置の製造方法においては、酸化膜よりなるＬ字型サイドウォールスペーサの高さと比較してゲート電極の高さが高くなり、その状態でサリサイド工程を実施するため、ゲート電極上に形成されるシリサイド層が突出した形状を有するようになる。このため、ゲート電極近傍に形成されるコンタクトとゲート電極との間の短絡マージンが減少してしまうという問題が生じる。
【００１１】
具体的には、図８（ｂ）に示すように、外側サイドウォールスペーサ１７をエッチングによって除去した際に、オフセットスペーサ１４及びＬ字型サイドウォールスペーサ１６のそれぞれの上部も除去されてしまう。その結果、ゲート電極１３の上部はオフセットスペーサ１４やＬ字型サイドウォールスペーサ１６の高さを超えて上方に突出してしまう。このため、図８（ｃ）に示すように、サリサイド工程でゲート電極１３上にサリサイド構造（シリサイド層１９）を形成した際に、オフセットスペーサ１４やＬ字型サイドウォールスペーサ１６からのシリサイド層１９の突出量はさらに大きくなってしまう。
【００１２】
一方、ゲート電極１３上のシリサイド層１９の突き出しが大きくなるほど、ゲート電極１３とコンタクトプラグ２５との間の短絡マージンは減少する。また、コンタクトプラグ２５のテーパー形状の角度（基板法線方向に対するコンタクトプラグ２５の側壁面の傾き）が大きいほど、短絡マージンは小さい。その結果、コンタクトホール開口時の露光工程においてアライメントのズレが大きい場合には、図９に示すように、ゲート電極１３上のシリサイド層１９とコンタクトプラグ２５との間で短絡が生じてしまう。
【００１３】
前記に鑑み、本発明は、サリサイド構造を有するＭＩＳ型電界効果トランジスタを備えた半導体装置において、ゲート電極とソース・ドレインコンタクトとの間の短絡を防止することを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するために、本発明に係る半導体装置は、基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置であって、前記第１のＭＩＳ型電界効果トランジスタは、前記基板上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極の側面上に形成された第１のオフセットスペーサと、前記基板における前記第１のオフセットスペーサの側方及び下方に形成された第１のエクステンション領域と、前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで形成された第１のサイドウォールスペーサと、前記基板における前記第１のサイドウォールスペーサの側方及び下方に形成された第１のソース・ドレイン領域とを備え、前記第１のゲート電極上にはシリサイド層が形成されており、前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下である。
【００１５】
尚、本願において、基板は半導体基板であってよいし、又は半導体層を表面部に有する絶縁性基板等であってもよい。
【００１６】
本発明に係る半導体装置によると、第１のゲート電極上に形成されたシリサイド層の上面は、シリサイド層の中央から両端に向けて低くなっており、当該両端におけるシリサイド層の上面の高さは、第１のオフセットスペーサの高さ以下である。このため、例えば、テーパー形状のソース・ドレインコンタクトの形成においてアライメントずれが生じたような場合にも、シリサイド層を介した第１のゲート電極とソース・ドレインコンタクトとの間の短絡を防止することができる。
【００１７】
本発明に係る半導体装置において、前記第１のゲート電極の上面は、前記第１のゲート電極の中央から両端に向けて低くなっていてもよい。このようにすると、第１のゲート電極上に形成されるシリサイド層の上面も、シリサイド層の中央から両端に向けて低くなるので、前述の効果を確実に得ることができる。
【００１８】
本発明に係る半導体装置において、前記第１のソース・ドレイン領域上にシリサイド層が形成されていてもよい。
【００１９】
本発明に係る半導体装置において、前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであってもよい。この場合、前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサが形成されていてもよい。
【００２０】
本発明に係る半導体装置において、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層が形成されていてもよい。このようにすると、トランジスタの駆動能力を改善することができる。
【００２１】
本発明に係る半導体装置において、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜が形成されており、前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグが形成されていてもよい。
【００２２】
本発明に係る半導体装置において、前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、前記第２のＭＩＳ型電界効果トランジスタは、前記基板上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、前記第２のゲート電極の側面上に形成された第２のオフセットスペーサと、前記基板における前記第２のオフセットスペーサの側方及び下方に形成された第２のエクステンション領域と、前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで形成された第２のサイドウォールスペーサと、前記基板における前記第２のサイドウォールスペーサの側方及び下方に形成された第２のソース・ドレイン領域とを備え、前記第２のゲート電極上及び前記第２のソース・ドレイン領域上にはシリサイド層は形成されておらず、前記第２のゲート電極の上面は、前記第２のゲート電極の中央から両端に向けて低くなっており、当該両端における前記第２のゲート電極の上面の高さは、前記第２のオフセットスペーサの高さ以下であってもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴとサリサイド構造のないＭＩＳＦＥＴとを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【００２３】
本発明に係る半導体装置において、前記基板上に形成された素子分離領域と、前記素子分離領域上に形成されており、且つ前記第１のゲート電極と同一材料からなる抵抗体と、前記抵抗体の側面上に形成された第３のオフセットスペーサとをさらに備え、前記抵抗体の上面は、前記抵抗体の中央から両端に向けて低くなっており、当該両端における前記抵抗体の上面の高さは、前記第３のオフセットスペーサの高さ以下であってもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴと抵抗体とを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【００２４】
また、本発明に係る半導体装置の製造方法は、基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置の製造方法であって、前記基板上に第１のゲート絶縁膜を介して第１のゲート電極を形成する工程（ａ）と、前記第１のゲート電極の上面が前記第１のゲート電極の中央から両端に向けて低くなるように前記第１のゲート電極を加工する工程（ｂ）と、前記工程（ｂ）の後、前記第１のゲート電極の側面上に第１のオフセットスペーサを形成する工程（ｃ）と、前記第１のゲート電極の中央における上面の高さが前記第１のオフセットスペーサの高さ以下になるように前記第１のゲート電極を加工する工程（ｄ）と、前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程（ｅ）と、前記工程（ｅ）の後、前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで第１のサイドウォールスペーサを形成する工程（ｆ）と、前記基板における前記第１のサイドウォールスペーサの側方及び下方に第１のソース・ドレイン領域を形成する工程（ｇ）と、前記工程（ｇ）の後、前記第１のゲート電極上にシリサイド層を形成する工程（ｈ）とを備え、前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下である。
【００２５】
本発明に係る半導体装置の製造方法によると、第１のゲート電極の上面が第１のゲート電極の中央から両端に向けて低くなり、且つ第１のゲート電極の中央における上面の高さが第１のオフセットスペーサの高さ以下になるように、第１のゲート電極を加工してから、サリサイド工程を実施する。このため、第１のゲート電極上に形成されるシリサイド層の第１のオフセットスペーサからの突き出し量を低減できると共に当該シリサイド層の横広がりも抑制することができるので、第１のゲート電極とソース・ドレインコンタクトとの間の短絡マージンを十分に確保でき、それにより、両者の短絡を防止することができる。
【００２６】
本発明に係る半導体装置の製造方法において、前記工程（ｈ）は、前記第１のソース・ドレイン領域上にシリサイド層を形成する工程を含んでいてもよい。
【００２７】
本発明に係る半導体装置の製造方法において、前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであり、前記工程（ｆ）と前記工程（ｇ）との間に、前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサを形成する工程をさらに備えていてもよい。この場合、前記工程（ｇ）の後に、前記外側サイドウォールスペーサを除去する工程をさらに備えていてもよい。
【００２８】
本発明に係る半導体装置の製造方法において、前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層を形成する工程（ｉ）をさらに備えていてもよい。このようにすると、トランジスタの駆動能力を改善することができる。
【００２９】
本発明に係る半導体装置の製造方法において、前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグを形成する工程とをさらに備えていてもよい。
【００３０】
本発明に係る半導体装置の製造方法において、前記半導体装置は、前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、前記工程（ａ）は、前記基板上に第２のゲート絶縁膜を介して第２のゲート電極を形成する工程を含み、前記工程（ｂ）は、前記第２のゲート電極の上面が前記第２のゲート電極の中央から両端に向けて低くなるように前記第２のゲート電極を加工する工程を含み、前記工程（ｃ）は、前記第２のゲート電極の側面上に第２のオフセットスペーサを形成する工程を含み、前記工程（ｄ）は、前記第２のゲート電極の中央における上面の高さが前記第２のオフセットスペーサの高さ以下になるように前記第２のゲート電極を加工する工程を含み、前記工程（ｅ）は、前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程を含み、前記工程（ｆ）は、前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで第２のサイドウォールスペーサを形成する工程を含み、前記工程（ｇ）は、前記基板における前記第２のサイドウォールスペーサの側方及び下方に第２のソース・ドレイン領域を形成する工程を含み、前記工程（ｇ）と前記工程（ｈ）との間に、前記基板上に前記第２のＭＩＳ型電界効果トランジスタを覆うようにシリサイド化防止絶縁膜を形成する工程をさらに備え、前記工程（ｈ）は、前記シリサイド化防止絶縁膜をマスクとして、前記第１のゲート電極上に前記シリサイド層を選択的に形成する工程を含んでいてもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴとサリサイド構造のないＭＩＳＦＥＴとを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【００３１】
本発明に係る半導体装置の製造方法において、前記工程（ａ）の前に、前記基板上に素子分離領域を形成する工程をさらに備え、前記工程（ａ）は、前記素子分離領域上に、前記第１のゲート電極と同一材料からなる抵抗体を形成する工程を含み、前記工程（ｂ）は、前記抵抗体の上面が前記抵抗体の中央から両端に向けて低くなるように前記抵抗体を加工する工程を含み、前記工程（ｃ）は、前記抵抗体の側面上に第３のオフセットスペーサを形成する工程を含み、前記工程（ｄ）は、前記抵抗体の中央における上面の高さが前記第３のオフセットスペーサの高さ以下になるように前記抵抗体を加工する工程を含み、前記シリサイド化防止絶縁膜は前記抵抗体を覆うように形成されていてもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴと抵抗体とを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【発明の効果】
【００３２】
本発明によると、サリサイド構造を有するＭＩＳ型電界効果トランジスタを備えた半導体装置において、ゲート電極とソース・ドレインコンタクトとの間の短絡を防止することができる。
【図面の簡単な説明】
【００３３】
【図１】図１は本発明の実施形態に係る半導体装置の構成を示す断面図である。
【図２】図２（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】図４（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】図６（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】図７（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】図８（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図９】図９は従来の半導体装置の製造方法における問題点を示す図である。
【発明を実施するための形態】
【００３４】
以下、本発明の一実施形態に係る半導体装置について、ｎ型ＭＩＳ型電界効果トランジスタ（ＮＭＩＳＦＥＴ）を有する半導体装置を例として、図面を参照しながら説明する。図１は本実施形態の半導体装置の断面図である。
【００３５】
図１に示すように、本実施形態に係る半導体装置は、半導体基板１２５における素子分離領域１４０に囲まれたシリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０、並びに素子分離領域１４０に位置する非シリサイド化抵抗体領域１２０を有している。
【００３６】
シリサイド化ＮＭＩＳＦＥＴ領域１００においては、素子分離領域１４０に囲まれた半導体基板１２５にｐ型井戸（ウェル）拡散層１３０が形成されている。また、半導体基板１２５上にゲート絶縁膜１５０を介して、例えばｎ型不純物が注入されたポリシリコンからなるゲート電極１７５が形成されている。ゲート電極１７５の上面は、ゲート電極１７５の中央から両端に向けて低くなっている。言い換えると、ゲート電極１７５は凸型の断面形状を有している。ゲート電極１７５の側面上にはオフセットスペーサ１８０が形成されている。また、ゲート電極１７５の側面上にはオフセットスペーサ１８０を挟んで、Ｌ字形状の断面を持つＬ字型サイドウォールスペーサ２００が形成されている。シリサイド化ＮＭＩＳＦＥＴ領域１００の半導体基板１２５におけるオフセットスペーサ１８０の側方及び下方にはｎ型エクステンション領域１９０が形成されている。また、シリサイド化ＮＭＩＳＦＥＴ領域１００の半導体基板１２５におけるＬ字型サイドウォールスペーサ２００の側方（オフセットスペーサ１８０の反対側）及び下方にはｎ型ソース・ドレイン領域２２０が形成されている。ゲート電極１７５上には第１の金属シリサイド層２３０が形成されていると共にｎ型ソース・ドレイン領域２２０上には第２の金属シリサイド層２３５が形成されている。第１の金属シリサイド層２３０の上面は、第１の金属シリサイド層２３０の中央から両端に向けて低くなっている。言い換えると、第１の金属シリサイド層２３０は、凸型の断面形状を有している。ここで、第１の金属シリサイド層２３０の両端における上面の高さは、オフセットスペーサ１８０の高さ以下である。
【００３７】
また、シリサイド化ＮＭＩＳＦＥＴ領域１００の半導体基板１２５上には、第１の金属シリサイド層２３０、オフセットスペーサ１８０、Ｌ字型サイドウォールスペーサ２００及び第２の金属シリサイド層２３５を覆うように、半導体基板１２５に応力を与えるバッファ層２４０が形成されている。これにより、ＭＩＳＦＥＴの駆動能力を改善することができる。バッファ層２４０は例えばシリコン窒化膜からなる。バッファ層２４０上には、微細加工されたゲート電極同士の間でも高い埋め込み性を発揮する絶縁膜、例えばシリコン酸化膜からなる層間絶縁膜２５０が形成されている。層間絶縁膜２５０及びバッファ層２４０中には、第２の金属シリサイド層２３５つまりｎ型ソース・ドレイン領域２２０と接続するようにコンタクトプラグ２７０が形成されている。コンタクトプラグ２７０は、層間絶縁膜２５０及びバッファ層２４０を貫通するように形成されたコンタクトホールの壁面及び底面を覆うバリアメタル膜２６０と、当該バリアメタル膜２６０を挟んで当該コンタクトホールを埋めるように形成された金属膜２６５とからなる。層間絶縁膜２５０上には、コンタクトプラグ２７０と接続するように配線２８０が形成されている。尚、層間絶縁膜２５０及びバッファ層２４０に、ゲート電極１７５と接続するコンタクトプラグが形成されていてもよい。
【００３８】
また、シリサイド化ＮＭＩＳＦＥＴ領域１００との間に素子分離領域１４０を介して設けられた非シリサイド化ＮＭＩＳＦＥＴ領域１１０においては、以上に説明したシリサイド化ＮＭＩＳＦＥＴ領域１００の構成要素うち、ゲート電極１７５上の第１の金属シリサイド層２３０とｎ型ソース・ドレイン領域２２０上の第２の金属シリサイド層２３５とを除いた構成要素が形成されている。尚、非シリサイド化ＮＭＩＳＦＥＴ領域１１０のゲート電極１７５の上面は、当該ゲート電極１７５の中央から両端に向けて低くなっており、当該両端におけるゲート電極１７５の上面の高さは、オフセットスペーサ１８０の高さ以下である。また、非シリサイド化ＮＭＩＳＦＥＴ領域１１０及び非シリサイド化抵抗体領域１２０においては、前述のバッファ層２４０の下側にシリサイド化防止絶縁膜２２５が形成されている。
【００３９】
また、素子分離領域１４０に位置する非シリサイド化抵抗体領域１２０においては、素子分離領域１４０上に、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５と同一材料（本実施形態ではポリシリコン）からなり且つ抵抗体として機能するゲート電極１７５が形成されている。非シリサイド化抵抗体領域１２０のゲート電極１７５の上面も、当該ゲート電極１７５の中央から両端に向けて低くなっている。言い換えると、非シリサイド化抵抗体領域１２０のゲート電極１７５も凸型の断面形状を有している。また、非シリサイド化抵抗体領域１２０のゲート電極１７５の両端における上面の高さは、オフセットスペーサ１８０の高さ以下である。また、非シリサイド化抵抗体領域１２０のゲート電極１７５の側面上にもオフセットスペーサ１８０を挟んで、Ｌ字形状の断面を持つＬ字型サイドウォールスペーサ２００が形成されている。さらに、非シリサイド化抵抗体領域１２０の半導体基板１２５上には、ゲート電極１７５、オフセットスペーサ１８０、Ｌ字型サイドウォールスペーサ２００及び素子分離領域１４０を覆うようにシリサイド化防止絶縁膜２２５、前述のバッファ層２４０及び前述の層間絶縁膜２５０が形成されている。
【００４０】
以上に説明した本実施形態の半導体装置によると、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５上に形成された第１の金属シリサイド層２３０の上面は、第１の金属シリサイド層２３０の中央から両端に向けて低くなっており、当該両端における第１の金属シリサイド層２３０の上面の高さは、オフセットスペーサ１８０の高さ以下である。このため、例えばテーパー形状を有するコンタクトプラグ（ソース・ドレインコンタクト）２７０の形成においてアライメントずれが生じたような場合にも、第１の金属シリサイド層２３０を介したゲート電極１７５とコンタクトプラグ２７０との間の短絡を防止することができる。
【００４１】
尚、本実施形態において、各領域１００、１１０、１２０のゲート電極１７５の側面上にオフセットスペーサ１８０及びＬ字型サイドウォールスペーサ２００を挟んで外側サイドウォールスペーサが形成されていてもよい。
【００４２】
以下、本実施形態に係る半導体装置の製造方法について、ＮＭＩＳＦＥＴを有する半導体装置の製造方法を例として、図面を参照しながら説明する。図２（ａ）、（ｂ）、図３（ａ）、（ｂ）、図４（ａ）、（ｂ）、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）、及び図７（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４３】
まず、図２（ａ）に示すように、例えばシリコンよりなる半導体基板１２５上に素子分離領域１４０を形成することにより、シリサイド化ＮＭＩＳＦＥＴ領域１００と、非シリサイド化ＮＭＩＳＥＦＴ領域１１０と、素子分離領域１４０に位置する非シリサイド化抵抗体領域１２０とを区画する。次に、半導体基板１２５内にｐ型不純物（例えばホウ素(Ｂ)）をドーズ量１×１０13／ｃｍ2 程度注入することによって、シリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０のそれぞれにｐ型井戸拡散層１３０を形成する。次に、半導体基板１２５上におけるシリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０のそれぞれに例えば厚さ０．５ｎｍ〜４ｎｍ程度の熱酸化膜よりなるゲート絶縁膜１５０を形成した後、ゲート絶縁膜１５０上を含む半導体基板１２５上の全面に、例えば厚さ８０ｎｍ〜１５０ｎｍ程度のポリシリコン膜１６０を形成する。尚、ゲート絶縁膜１５０となる熱酸化膜（ＳｉＯ2 ）の形成には、例えばＩＳＳＧ（In Situ Steam Generation）、ＲＴＯ（Rapid Thermal Oxidation ）、又は酸化炉を用いた熱酸化等を用いてもよい。
【００４４】
次に、図２（ｂ）に示すように、ポリシリコン膜１６０にｎ型不純物１６５（例えばリン（Ｐ）又は砒素（Ａｓ））をドーズ量１×１０15／ｃｍ2 程度注入する。
【００４５】
次に、図３（ａ）に示すように、ポリシリコン膜１８０上に、ゲート電極形状にパターニングされた有機レジスト膜１７０を形成した後、当該有機レジスト膜１７０をマスクとしてポリシリコン膜１６０をドライエッチングによりパターニングすることによって、シリサイド化ＮＭＩＳＦＥＴ領域１００、非シリサイド化ＮＭＩＳＥＦＴ領域１１０及び非シリサイド化抵抗体領域１２０のそれぞれにゲート電極１７５を形成する。尚、非シリサイド化抵抗体領域１２０のゲート電極１７５は抵抗体として機能する。また、各ゲート電極１７５の外側のゲート絶縁膜１５０はゲートパターニングの際に薄くなる。
【００４６】
次に、図３（ｂ）に示すように、例えば酸素プラズマ等を用いて有機レジスト膜１７０を幅５〜１０ｎｍ程度スリミングした後、短時間のポリシリコンエッチングを行うことにより、各ゲート電極１７５の上部を凸型形状に加工する。言い換えると、各ゲート電極１７５の上面が各ゲート電極１７５の中央から両端に向けて低くなるように、各ゲート電極１７５を加工する。ここで、当該凸型形状は、ゲート電極１７５の上面と、後工程でゲート電極１７５の側面上に形成されるオフセットスペーサ１８０との為す角度が例えば２０〜７０度になるように制御されていることが望ましい。
【００４７】
次に、有機レジスト膜１７０を除去した後、ゲート電極１７５の上面及び側面を含む半導体基板１２５上の全面に例えば厚さ１ｎｍ〜３ｎｍ程度のシリコン酸化膜又はシリコン窒化膜よりなるオフセットスペーサ用絶縁膜を形成した後、当該オフセットスペーサ用絶縁膜に対して全面ドライエッチングを行う。これにより、図４（ａ）に示すように、各ゲート電極１７５の側面上にオフセットスペーサ１８０が形成される。ここで、各ゲート電極１７５の上面から前記オフセットスペーサ絶縁膜を除去する際に、各ゲート電極１７５の上面中央（頂部）がさらに丸められる。
【００４８】
次に、図４（ｂ）に示すように、各ゲート電極１７５の側面上にオフセットスペーサ１８０が形成された状態で、再度ポリシリコンエッチングを行うことによって、各ゲート電極１７５の高さを全体的に３０ｎｍ程度後退させる。この結果、各ゲート電極１７５の上面中央（頂部）の高さは、オフセットスペーサ１８０の高さと同等又はそれ以下になる。例えば、ゲート電極１７５の凸型形状おけるゲート電極１７５端部の傾斜を持つ幅が１０ｎｍであり、且つゲート電極１７５の上面とオフセットスペーサ１８０とのなす角が４５度である場合、ゲート電極１７５の上面中央（頂部）の高さは、オフセットスペーサ１８０の高さと比較して２０ｎｍ程度低くなる。
【００４９】
次に、図５（ａ）に示すように、各ゲート電極１７５及びその側面上に形成されたオフセットスペーサ１８０をマスクとして、半導体基板１２５にｎ型不純物（例えば砒素（Ａｓ））１８５をドーズ量１×１０15／ｃｍ2 程度注入する。これにより、シリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０の半導体基板１２５におけるオフセットスペーサ１８０の側方及び下方にｎ型エクステンション領域１９０が形成される。
【００５０】
次に、半導体基板１２５上の全面に例えば膜厚１０〜３０ｎｍ程度のシリコン酸化膜及び例えば膜厚３０〜５０ｎｍ程度のシリコン窒化膜を順次形成した後、当該シリコン窒化膜及び当該シリコン酸化膜に対して全面ドライエッチングを行う。これにより、図５（ｂ）に示すように、各ゲート電極１７５の側面上にオフセットスペーサ１８０を挟んで、シリコン酸化膜からなり且つＬ字断面形状を持つＬ字型サイドウォールスペーサ２００を形成すると共に、Ｌ字型サイドウォールスペーサ２００の外側面（オフセットスペーサ１８０と接する面の反対側の側面）及び底面（平坦な底部の上面）を覆うようにシリコン窒化膜よりなる外側サイドウォールスペーサ２１０を形成する。
【００５１】
次に、図６（ａ）に示すように、各ゲート電極１７５並びにその側面上に順次形成されたオフセットスペーサ１８０、Ｌ字型サイドウォールスペーサ２００及び外側サイドウォールスペーサ２１０をマスクとして、半導体基板１２５にｎ型不純物（例えば砒素（Ａｓ））２１５をドーズ量１×１０15／ｃｍ2 程度注入する。これにより、シリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０の半導体基板１２５におけるサイドウォールスペーサ２００及び２１０の側方にｎ型ソース・ドレイン領域２２０を形成する。
【００５２】
次に、図６（ｂ）に示すように、ｎ型エクステンション領域１９０及びｎ型ソース・ドレイン領域２２０にそれぞれ含まれているｎ型不純物を活性化させるための熱処理を行う。これにより、ｎ型エクステンション領域１９０中のｎ型不純物がゲート電極１７５の端部とオーバーラップするように拡散すると共に、ｎ型ソース・ドレイン領域２２０中のｎ型不純物がＬ字型サイドウォールスペーサ２００とオーバーラップするように拡散する。次に、各ゲート電極１７５の側面上の外側サイドウォールスペーサ２１０を例えばウェットエッチングにより除去する。
【００５３】
次に、図７（ａ）に示すように、非シリサイド化ＮＭＩＳＦＥＴ領域１１０及び非シリサイド化抵抗体領域１２０の半導体基板１２５を覆うように、例えばシリコン酸化膜よりなるシリサイド化防止絶縁膜２２５を形成した後、半導体基板１２５上の全面にシリサイド金属（例えばＴｉ、Ｃｏ、Ｎｉ又はＮｉＰｔ等）膜及び必要に応じてキャップ金属（例えばＴｉＮ）膜を順次堆積する。その後、例えば２００℃〜６００℃の範囲の温度で１回目の高速アニールを行った後、未反応のシリサイド金属膜を例えばウェットエッチングによって除去し、その後、更に、例えば３００〜８００℃の範囲の温度で２回目の高速アニールを行う。これにより、図７（ａ）に示すように、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５上に第１の金属シリサイド層２３０が形成されると共に、シリサイド化ＮＭＩＳＦＥＴ領域１００のｎ型ソース・ドレイン領域２２０上に第２の金属シリサイド層２３５が形成される。ここで、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５上に形成された第１の金属シリサイド層２３０の上面は、第１の金属シリサイド層２３０の中央から両端に向けて低くなっている。言い換えると、第１の金属シリサイド層２３０は、凸型の断面形状を有している。また、第１の金属シリサイド層２３０の上面中央（頂部）の高さはオフセットスペーサ１８０の高さよりも例えば０ｎｍ〜１５ｎｍ程度高くなるものの、この高さは、従来技術の場合（例えば図８（ｃ）参照）と比較して例えば１５ｎｍ〜３０ｎｍ程度低くなっている。また、第１の金属シリサイド層２３０の両端における上面の高さは、第１の金属シリサイド層２３０両側のオフセットスペーサ１８０の高さ以下である。
【００５４】
次に、図７（ｂ）に示すように、ゲート電極１７５、オフセットスペーサ１８０及びＬ字型サイドウォールスペーサ２００を覆うように半導体基板１２５上の全面に、ストレッサとして機能する（例えば半導体基板１２５に応力を与える）バッファ層２４０を形成する。バッファ層２４０は例えばシリコン窒化膜からなる。これにより、トランジスタの駆動能力を改善することができる。次に、バッファ層２４０上に、微細加工されたゲート電極同士の間でも高い埋め込み性を発揮する絶縁膜、例えばシリコン酸化膜からなる層間絶縁膜２５０を形成した後、層間絶縁膜２５０の上面の平坦化を行う。その後、層間絶縁膜２５０及びバッファ層２４０中に、シリサイド化ＮＭＩＳＦＥＴ領域１００のｎ型ソース・ドレイン領域２２０上の第２の金属シリサイド層２３５を露出するコンタクトホールを形成した後、当該コンタクトホールの壁面及び底面を覆うように例えば膜厚３ｎｍ〜１０ｎｍ程度のバリアメタル（例えばＴｉＮ）膜２６０を形成し、その後、金属（例えばＷ）膜２６５によって当該コンタクトホールを埋め込む。これにより、バリアメタル膜２６０及び金属膜２６５からなり且つシリサイド化ＮＭＩＳＦＥＴ領域１００のｎ型ソース・ドレイン領域２２０と電気的に接続するコンタクトプラグ２７０が形成される。ここで、図示は省略しているが、各領域１００、１１０のゲート電極１７５と接続するコンタクトプラグを形成してもよい。その後、コンタクトプラグ２７０上を含む層間絶縁膜２５０上に金属材料（例えばＣｕ、Ａｌ）膜を堆積した後、当該金属材料膜をパターニングして、コンタクトプラグ２７０と接続する配線２８０を形成する。このようにして、図１に示す本実施形態の半導体装置が完成する。
【００５５】
以上に説明した本実施形態の製造方法によると、ゲート電極１７５の高さがその側面上に形成したオフセットスペーサ１８０の高さよりも低くなるようにゲート電極１７５の頂部を予め後退させている。このため、その後のサイドウォールスペーサ形成のための全面ドライエッチングやディスポーザブルサイドウォールスペーサプロセスにおけるウェットエッチング等を経ても、ゲート電極１７５の高さはその側面上に形成したオフセットスペーサ１８０の高さと同等程度か又はそれよりも低くなる。その結果、続くサリサイド工程でシリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５の上部をシリサイド化して第１の金属シリサイド層２３０を形成した際に元のゲート電極１７５の上面の高さよりも第１の金属シリサイド層２３０の上面の高さが多少高くなったとしても、第１の金属シリサイド層２３０のオフセットスペーサ１８０からの突き出し量を小さくすることができる。また、それに伴って、少なくともオフセットスペーサ１８０の幅に相当する第１の金属シリサイド層２３０の横広がり（横方向のシリサイド成長）も抑制することができる。従って、ゲート電極１７５の側方に形成されるコンタクトプラグ２７０とゲート電極１７５との間の短絡マージンを拡大することができ、それにより、両者の短絡を防止することができる。
【００５６】
また、従来技術のように、ゲート電極の上面と、ゲート電極の側面上に形成されたオフセットスペーサとのなす角度が９０度である場合、サリサイド工程時におけるゲート電極の上面に対して４５度方向の収縮力に起因して、シリサイド金属膜若しくはキャップ金属膜の剥離及びそれに伴うシリサイド高抵抗化、又はシリサイドの異常成長が発生する懸念がある。それに対して、本実施形態の製造方法によると、ゲート電極１７５の上面がゲート電極１７５の中央から両端に向けて低くなるように、つまり、ゲート電極１７５の上部の断面形状が凸型形状になるように、ゲート電極１７５を加工してから、サリサイド工程を実施するので、前述の懸念は無い。
【００５７】
尚、本実施形態において、半導体基板１２５に代えて、半導体層を表面部に有する絶縁性基板等を用いてもよい。
【００５８】
また、本実施形態において、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５はフルシリサイド化されていてもよい。
【００５９】
また、本実施形態において、ｎ型ＭＩＳ電界効果トランジスタ（ＮＭＩＳＦＥＴ）を有する半導体装置及びその製造方法を例として示しているが、井戸拡散層に注入する不純物をｐ型からｎ型に変更すると共に、エクステンション領域、ソース・ドレイン領域及びゲートポリシリコンのそれぞれに注入する不純物をｎ型からｐ型に変更することによって、ｐ型ＭＩＳ電界効果トランジスタを設ける場合にも、本実施形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００６０】
以上に説明したように、本発明に係る半導体装置及びその製造方法は、サリサイド構造を有するＭＩＳ型電界効果トランジスタにおいてゲート電極とソース・ドレインコンタクトとの間の短絡を防止することができ、有用である。
【符号の説明】
【００６１】
１００ シリサイド化ＮＭＩＳＦＥＴ領域
１１０ 非シリサイド化ＮＭＩＳＦＥＴ領域
１２０ 非シリサイド化抵抗体領域
１２５ 半導体基板
１３０ ｐ型井戸拡散層
１４０ 素子分離領域
１５０ ゲート絶縁膜
１６０ ポリシリコン膜
１６５ ｎ型不純物
１７０ 有機レジスト膜
１７５ ゲート電極
１８０ オフセットスペーサ
１８５ ｎ型不純物
１９０ ｎ型エクステンション領域
２００ Ｌ字型サイドウォールスペーサ
２１０ 外側サイドウォールスペーサ
２１５ ｎ型不純物
２２０ ｎ型ソース・ドレイン領域
２２５ シリサイド化防止絶縁膜
２３０ 第１の金属シリサイド層
２３５ 第２の金属シリサイド層
２４０ バッファ層
２５０ 層間絶縁膜
２６０ バリアメタル膜
２６５ 金属膜
２７０ コンタクトプラグ
２８０ 配線
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、特に、サリサイド構造を有するＭＩＳ型電界効果トランジスタ（Metal-Insulator-Semiconductor Field Effect Transistor ：ＭＩＳＦＥＴ）を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、ＭＩＳ型電界効果トランジスタの微細化が進み、ゲート長が短く（例えば３０ｎｍ程度に）なると共にゲート絶縁膜の厚さは薄く（例えば２ｎｍ程度に）なる傾向にある。
【０００３】
また、トランジスタの駆動能力改善のためにゲート電極全体及びソース・ドレイン領域表面を覆うようにストレス付与膜が形成されるようになってきている。特に、ゲート電極側面上に形成された酸化膜よりなるＬ字型サイドウォールスペーサとこのＬ字型サイドウォールスペーサを覆うように形成された窒化膜よりなる外側サイドウォールスペーサとからなる積層サイドウォールスペーサのうち、外側サイドウォールスペーサを除去してからストレス付与膜を形成することにより、チャネル方向に効果的にストレスを与えるディスポーザブルサイドウォールスペーサプロセスが採用されつつある。
【０００４】
さらに、トランジスタを構成するゲート電極やソース・ドレイン領域となる高濃度不純物拡散層の低抵抗化のために、ゲート電極やソース・ドレイン領域を覆うように金属（例えばＴｉ、Ｃｏ、Ｎｉ等）膜を成膜して熱処理を行うことにより当該金属とシリコンとを反応させた後、未反応金属を除去することによって、ゲート電極上やソース・ドレイン領域上に金属−Ｓｉ反応膜（シリサイド層）を形成するサリサイド工程が用いられる傾向にある。
【０００５】
以下、ディスポーザブルサイドウォールスペーサプロセス及びサリサイド工程を採用した従来の半導体装置の製造方法の一例（例えば特許文献１参照）について、図８（ａ）〜（ｃ）を参照しながら説明する。
【０００６】
まず、図８（ａ）に示すように、公知技術を用いてシリコンよりなる半導体基板１０内にｐ型井戸拡散層１１を形成した後、半導体基板１０上にゲート絶縁膜１２を介してゲート電極１３を形成する。次に、ゲート電極１３上を含む半導体基板１０上の全面にシリコン窒化膜を形成した後、当該シリコン窒化膜に対して異方性エッチングを行うことにより、ゲート電極１３の側面上にオフセットスペーサ１４を形成する。次に、半導体基板１０の表面部におけるゲート電極１３から見てオフセットスペーサ１４の外側にｎ型不純物を注入することによってｎ型エクステンション領域１５を形成する。次に、ゲート電極１３の側面上にオフセットスペーサ１４を挟んでシリコン酸化膜よりなり且つＬ字断面形状を持つＬ字型サイドウォールスペーサ１６を形成した後、Ｌ字型サイドウォールスペーサ１６の外側面（オフセットスペーサ１４の反対側の側面）及び底面（平坦な底部の上面）を覆うようにシリコン窒化膜よりなる外側サイドウォールスペーサ１７を形成する。次に、半導体基板１０の表面部におけるゲート電極１３から見てサイドウォールスペーサ１６及び１７の外側にｎ型不純物を注入することによってｎ型ソース・ドレイン領域１８を形成する。ここで、ｎ型ソース・ドレイン領域１８は、ｎ型エクステンション領域１５よりも深く形成されている。
【０００７】
次に、図８（ｂ）に示すように、ｎ型エクステンション領域１５及びｎ型ソース・ドレイン領域１８にそれぞれ含まれているｎ型不純物を活性化させるための熱処理を行う。これにより、ｎ型エクステンション領域１５中のｎ型不純物がゲート電極１３の端部とオーバーラップするように拡散すると共に、ｎ型ソース・ドレイン領域１８中のｎ型不純物がＬ字型サイドウォールスペーサ１６とオーバーラップするように拡散する。次に、外側サイドウォールスペーサ１７をエッチングによって除去する。
【０００８】
次に、半導体基板１０上にゲート電極１３の頂部及びｎ型ソース・ドレイン領域１８の表面部を覆うように金属膜（図示省略）を形成した後、当該金属膜中の金属とゲート電極１３の頂部及びｎ型ソース・ドレイン領域１８の表面部のそれぞれに含まれるシリコンとを熱処理によって反応させ、その後、未反応の金属膜を除去する。これにより、図８（ｃ）に示すように、ゲート電極１３上に第１のシリサイド層１９が形成されると共にｎ型ソース・ドレイン領域１８上に第２のシリサイド層２０が形成される。その後、半導体基板１０上の全面にストレッサとして機能するバッファ層２１を堆積した後、周知の技術によって、バッファ層２１上に層間絶縁膜２２を形成し、その後、層間絶縁膜２２の表面を平坦化する。次に、層間絶縁膜２２及びバッファ層２１に、ｎ型ソース・ドレイン領域１８に達するコンタクトホールを形成した後、当該コンタクトホールの壁面上及び底面上にバリアメタル２３を形成し、その後、当該コンタクトホールを金属膜２４によって埋め込む。これにより、バリアメタル２３及び金属膜２４からなり且つｎ型ソース・ドレイン領域１８と接続するコンタクトプラグ２５が形成される。その後、コンタクトプラグ２５上を含む層間絶縁膜２２上に導電膜を形成した後、当該導電膜をパターニングすることにより、コンタクトプラグ２５と接続する配線２６を形成する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−０４９１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、ディスポーザブルサイドウォールスペーサプロセス及びサリサイド工程を採用した前述の従来の半導体装置の製造方法においては、酸化膜よりなるＬ字型サイドウォールスペーサの高さと比較してゲート電極の高さが高くなり、その状態でサリサイド工程を実施するため、ゲート電極上に形成されるシリサイド層が突出した形状を有するようになる。このため、ゲート電極近傍に形成されるコンタクトとゲート電極との間の短絡マージンが減少してしまうという問題が生じる。
【００１１】
具体的には、図８（ｂ）に示すように、外側サイドウォールスペーサ１７をエッチングによって除去した際に、オフセットスペーサ１４及びＬ字型サイドウォールスペーサ１６のそれぞれの上部も除去されてしまう。その結果、ゲート電極１３の上部はオフセットスペーサ１４やＬ字型サイドウォールスペーサ１６の高さを超えて上方に突出してしまう。このため、図８（ｃ）に示すように、サリサイド工程でゲート電極１３上にサリサイド構造（シリサイド層１９）を形成した際に、オフセットスペーサ１４やＬ字型サイドウォールスペーサ１６からのシリサイド層１９の突出量はさらに大きくなってしまう。
【００１２】
一方、ゲート電極１３上のシリサイド層１９の突き出しが大きくなるほど、ゲート電極１３とコンタクトプラグ２５との間の短絡マージンは減少する。また、コンタクトプラグ２５のテーパー形状の角度（基板法線方向に対するコンタクトプラグ２５の側壁面の傾き）が大きいほど、短絡マージンは小さい。その結果、コンタクトホール開口時の露光工程においてアライメントのズレが大きい場合には、図９に示すように、ゲート電極１３上のシリサイド層１９とコンタクトプラグ２５との間で短絡が生じてしまう。
【００１３】
前記に鑑み、本発明は、サリサイド構造を有するＭＩＳ型電界効果トランジスタを備えた半導体装置において、ゲート電極とソース・ドレインコンタクトとの間の短絡を防止することを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するために、本発明に係る半導体装置は、基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置であって、前記第１のＭＩＳ型電界効果トランジスタは、前記基板上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極の側面上に形成された第１のオフセットスペーサと、前記基板における前記第１のオフセットスペーサの側方及び下方に形成された第１のエクステンション領域と、前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで形成された第１のサイドウォールスペーサと、前記基板における前記第１のサイドウォールスペーサの側方及び下方に形成された第１のソース・ドレイン領域とを備え、前記第１のゲート電極上にはシリサイド層が形成されており、前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下である。
【００１５】
尚、本願において、基板は半導体基板であってよいし、又は半導体層を表面部に有する絶縁性基板等であってもよい。
【００１６】
本発明に係る半導体装置によると、第１のゲート電極上に形成されたシリサイド層の上面は、シリサイド層の中央から両端に向けて低くなっており、当該両端におけるシリサイド層の上面の高さは、第１のオフセットスペーサの高さ以下である。このため、例えば、テーパー形状のソース・ドレインコンタクトの形成においてアライメントずれが生じたような場合にも、シリサイド層を介した第１のゲート電極とソース・ドレインコンタクトとの間の短絡を防止することができる。
【００１７】
本発明に係る半導体装置において、前記第１のゲート電極の上面は、前記第１のゲート電極の中央から両端に向けて低くなっていてもよい。このようにすると、第１のゲート電極上に形成されるシリサイド層の上面も、シリサイド層の中央から両端に向けて低くなるので、前述の効果を確実に得ることができる。
【００１８】
本発明に係る半導体装置において、前記第１のソース・ドレイン領域上にシリサイド層が形成されていてもよい。
【００１９】
本発明に係る半導体装置において、前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであってもよい。この場合、前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサが形成されていてもよい。
【００２０】
本発明に係る半導体装置において、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層が形成されていてもよい。このようにすると、トランジスタの駆動能力を改善することができる。
【００２１】
本発明に係る半導体装置において、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜が形成されており、前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグが形成されていてもよい。
【００２２】
本発明に係る半導体装置において、前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、前記第２のＭＩＳ型電界効果トランジスタは、前記基板上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、前記第２のゲート電極の側面上に形成された第２のオフセットスペーサと、前記基板における前記第２のオフセットスペーサの側方及び下方に形成された第２のエクステンション領域と、前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで形成された第２のサイドウォールスペーサと、前記基板における前記第２のサイドウォールスペーサの側方及び下方に形成された第２のソース・ドレイン領域とを備え、前記第２のゲート電極上及び前記第２のソース・ドレイン領域上にはシリサイド層は形成されておらず、前記第２のゲート電極の上面は、前記第２のゲート電極の中央から両端に向けて低くなっており、当該両端における前記第２のゲート電極の上面の高さは、前記第２のオフセットスペーサの高さ以下であってもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴとサリサイド構造のないＭＩＳＦＥＴとを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【００２３】
本発明に係る半導体装置において、前記基板上に形成された素子分離領域と、前記素子分離領域上に形成されており、且つ前記第１のゲート電極と同一材料からなる抵抗体と、前記抵抗体の側面上に形成された第３のオフセットスペーサとをさらに備え、前記抵抗体の上面は、前記抵抗体の中央から両端に向けて低くなっており、当該両端における前記抵抗体の上面の高さは、前記第３のオフセットスペーサの高さ以下であってもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴと抵抗体とを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【００２４】
また、本発明に係る半導体装置の製造方法は、基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置の製造方法であって、前記基板上に第１のゲート絶縁膜を介して第１のゲート電極を形成する工程（ａ）と、前記第１のゲート電極の上面が前記第１のゲート電極の中央から両端に向けて低くなるように前記第１のゲート電極を加工する工程（ｂ）と、前記工程（ｂ）の後、前記第１のゲート電極の側面上に第１のオフセットスペーサを形成する工程（ｃ）と、前記第１のゲート電極の中央における上面の高さが前記第１のオフセットスペーサの高さ以下になるように前記第１のゲート電極を加工する工程（ｄ）と、前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程（ｅ）と、前記工程（ｅ）の後、前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで第１のサイドウォールスペーサを形成する工程（ｆ）と、前記基板における前記第１のサイドウォールスペーサの側方及び下方に第１のソース・ドレイン領域を形成する工程（ｇ）と、前記工程（ｇ）の後、前記第１のゲート電極上にシリサイド層を形成する工程（ｈ）とを備え、前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下である。
【００２５】
本発明に係る半導体装置の製造方法によると、第１のゲート電極の上面が第１のゲート電極の中央から両端に向けて低くなり、且つ第１のゲート電極の中央における上面の高さが第１のオフセットスペーサの高さ以下になるように、第１のゲート電極を加工してから、サリサイド工程を実施する。このため、第１のゲート電極上に形成されるシリサイド層の第１のオフセットスペーサからの突き出し量を低減できると共に当該シリサイド層の横広がりも抑制することができるので、第１のゲート電極とソース・ドレインコンタクトとの間の短絡マージンを十分に確保でき、それにより、両者の短絡を防止することができる。
【００２６】
本発明に係る半導体装置の製造方法において、前記工程（ｈ）は、前記第１のソース・ドレイン領域上にシリサイド層を形成する工程を含んでいてもよい。
【００２７】
本発明に係る半導体装置の製造方法において、前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであり、前記工程（ｆ）と前記工程（ｇ）との間に、前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサを形成する工程をさらに備えていてもよい。この場合、前記工程（ｇ）の後に、前記外側サイドウォールスペーサを除去する工程をさらに備えていてもよい。
【００２８】
本発明に係る半導体装置の製造方法において、前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層を形成する工程（ｉ）をさらに備えていてもよい。このようにすると、トランジスタの駆動能力を改善することができる。
【００２９】
本発明に係る半導体装置の製造方法において、前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグを形成する工程とをさらに備えていてもよい。
【００３０】
本発明に係る半導体装置の製造方法において、前記半導体装置は、前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、前記工程（ａ）は、前記基板上に第２のゲート絶縁膜を介して第２のゲート電極を形成する工程を含み、前記工程（ｂ）は、前記第２のゲート電極の上面が前記第２のゲート電極の中央から両端に向けて低くなるように前記第２のゲート電極を加工する工程を含み、前記工程（ｃ）は、前記第２のゲート電極の側面上に第２のオフセットスペーサを形成する工程を含み、前記工程（ｄ）は、前記第２のゲート電極の中央における上面の高さが前記第２のオフセットスペーサの高さ以下になるように前記第２のゲート電極を加工する工程を含み、前記工程（ｅ）は、前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程を含み、前記工程（ｆ）は、前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで第２のサイドウォールスペーサを形成する工程を含み、前記工程（ｇ）は、前記基板における前記第２のサイドウォールスペーサの側方及び下方に第２のソース・ドレイン領域を形成する工程を含み、前記工程（ｇ）と前記工程（ｈ）との間に、前記基板上に前記第２のＭＩＳ型電界効果トランジスタを覆うようにシリサイド化防止絶縁膜を形成する工程をさらに備え、前記工程（ｈ）は、前記シリサイド化防止絶縁膜をマスクとして、前記第１のゲート電極上に前記シリサイド層を選択的に形成する工程を含んでいてもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴとサリサイド構造のないＭＩＳＦＥＴとを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【００３１】
本発明に係る半導体装置の製造方法において、前記工程（ａ）の前に、前記基板上に素子分離領域を形成する工程をさらに備え、前記工程（ａ）は、前記素子分離領域上に、前記第１のゲート電極と同一材料からなる抵抗体を形成する工程を含み、前記工程（ｂ）は、前記抵抗体の上面が前記抵抗体の中央から両端に向けて低くなるように前記抵抗体を加工する工程を含み、前記工程（ｃ）は、前記抵抗体の側面上に第３のオフセットスペーサを形成する工程を含み、前記工程（ｄ）は、前記抵抗体の中央における上面の高さが前記第３のオフセットスペーサの高さ以下になるように前記抵抗体を加工する工程を含み、前記シリサイド化防止絶縁膜は前記抵抗体を覆うように形成されていてもよい。このようにすると、サリサイド構造を有するＭＩＳＦＥＴと抵抗体とを同一基板上に持ち、且つ前述の効果を奏する半導体装置を得ることができる。
【発明の効果】
【００３２】
本発明によると、サリサイド構造を有するＭＩＳ型電界効果トランジスタを備えた半導体装置において、ゲート電極とソース・ドレインコンタクトとの間の短絡を防止することができる。
【図面の簡単な説明】
【００３３】
【図１】図１は本発明の実施形態に係る半導体装置の構成を示す断面図である。
【図２】図２（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】図４（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】図６（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】図７（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】図８（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図９】図９は従来の半導体装置の製造方法における問題点を示す図である。
【発明を実施するための形態】
【００３４】
以下、本発明の一実施形態に係る半導体装置について、ｎ型ＭＩＳ型電界効果トランジスタ（ＮＭＩＳＦＥＴ）を有する半導体装置を例として、図面を参照しながら説明する。図１は本実施形態の半導体装置の断面図である。
【００３５】
図１に示すように、本実施形態に係る半導体装置は、半導体基板１２５における素子分離領域１４０に囲まれたシリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０、並びに素子分離領域１４０に位置する非シリサイド化抵抗体領域１２０を有している。
【００３６】
シリサイド化ＮＭＩＳＦＥＴ領域１００においては、素子分離領域１４０に囲まれた半導体基板１２５にｐ型井戸（ウェル）拡散層１３０が形成されている。また、半導体基板１２５上にゲート絶縁膜１５０を介して、例えばｎ型不純物が注入されたポリシリコンからなるゲート電極１７５が形成されている。ゲート電極１７５の上面は、ゲート電極１７５の中央から両端に向けて低くなっている。言い換えると、ゲート電極１７５は凸型の断面形状を有している。ゲート電極１７５の側面上にはオフセットスペーサ１８０が形成されている。また、ゲート電極１７５の側面上にはオフセットスペーサ１８０を挟んで、Ｌ字形状の断面を持つＬ字型サイドウォールスペーサ２００が形成されている。シリサイド化ＮＭＩＳＦＥＴ領域１００の半導体基板１２５におけるオフセットスペーサ１８０の側方及び下方にはｎ型エクステンション領域１９０が形成されている。また、シリサイド化ＮＭＩＳＦＥＴ領域１００の半導体基板１２５におけるＬ字型サイドウォールスペーサ２００の側方（オフセットスペーサ１８０の反対側）及び下方にはｎ型ソース・ドレイン領域２２０が形成されている。ゲート電極１７５上には第１の金属シリサイド層２３０が形成されていると共にｎ型ソース・ドレイン領域２２０上には第２の金属シリサイド層２３５が形成されている。第１の金属シリサイド層２３０の上面は、第１の金属シリサイド層２３０の中央から両端に向けて低くなっている。言い換えると、第１の金属シリサイド層２３０は、凸型の断面形状を有している。ここで、第１の金属シリサイド層２３０の両端における上面の高さは、オフセットスペーサ１８０の高さ以下である。
【００３７】
また、シリサイド化ＮＭＩＳＦＥＴ領域１００の半導体基板１２５上には、第１の金属シリサイド層２３０、オフセットスペーサ１８０、Ｌ字型サイドウォールスペーサ２００及び第２の金属シリサイド層２３５を覆うように、半導体基板１２５に応力を与えるバッファ層２４０が形成されている。これにより、ＭＩＳＦＥＴの駆動能力を改善することができる。バッファ層２４０は例えばシリコン窒化膜からなる。バッファ層２４０上には、微細加工されたゲート電極同士の間でも高い埋め込み性を発揮する絶縁膜、例えばシリコン酸化膜からなる層間絶縁膜２５０が形成されている。層間絶縁膜２５０及びバッファ層２４０中には、第２の金属シリサイド層２３５つまりｎ型ソース・ドレイン領域２２０と接続するようにコンタクトプラグ２７０が形成されている。コンタクトプラグ２７０は、層間絶縁膜２５０及びバッファ層２４０を貫通するように形成されたコンタクトホールの壁面及び底面を覆うバリアメタル膜２６０と、当該バリアメタル膜２６０を挟んで当該コンタクトホールを埋めるように形成された金属膜２６５とからなる。層間絶縁膜２５０上には、コンタクトプラグ２７０と接続するように配線２８０が形成されている。尚、層間絶縁膜２５０及びバッファ層２４０に、ゲート電極１７５と接続するコンタクトプラグが形成されていてもよい。
【００３８】
また、シリサイド化ＮＭＩＳＦＥＴ領域１００との間に素子分離領域１４０を介して設けられた非シリサイド化ＮＭＩＳＦＥＴ領域１１０においては、以上に説明したシリサイド化ＮＭＩＳＦＥＴ領域１００の構成要素うち、ゲート電極１７５上の第１の金属シリサイド層２３０とｎ型ソース・ドレイン領域２２０上の第２の金属シリサイド層２３５とを除いた構成要素が形成されている。尚、非シリサイド化ＮＭＩＳＦＥＴ領域１１０のゲート電極１７５の上面は、当該ゲート電極１７５の中央から両端に向けて低くなっており、当該両端におけるゲート電極１７５の上面の高さは、オフセットスペーサ１８０の高さ以下である。また、非シリサイド化ＮＭＩＳＦＥＴ領域１１０及び非シリサイド化抵抗体領域１２０においては、前述のバッファ層２４０の下側にシリサイド化防止絶縁膜２２５が形成されている。
【００３９】
また、素子分離領域１４０に位置する非シリサイド化抵抗体領域１２０においては、素子分離領域１４０上に、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５と同一材料（本実施形態ではポリシリコン）からなり且つ抵抗体として機能するゲート電極１７５が形成されている。非シリサイド化抵抗体領域１２０のゲート電極１７５の上面も、当該ゲート電極１７５の中央から両端に向けて低くなっている。言い換えると、非シリサイド化抵抗体領域１２０のゲート電極１７５も凸型の断面形状を有している。また、非シリサイド化抵抗体領域１２０のゲート電極１７５の両端における上面の高さは、オフセットスペーサ１８０の高さ以下である。また、非シリサイド化抵抗体領域１２０のゲート電極１７５の側面上にもオフセットスペーサ１８０を挟んで、Ｌ字形状の断面を持つＬ字型サイドウォールスペーサ２００が形成されている。さらに、非シリサイド化抵抗体領域１２０の半導体基板１２５上には、ゲート電極１７５、オフセットスペーサ１８０、Ｌ字型サイドウォールスペーサ２００及び素子分離領域１４０を覆うようにシリサイド化防止絶縁膜２２５、前述のバッファ層２４０及び前述の層間絶縁膜２５０が形成されている。
【００４０】
以上に説明した本実施形態の半導体装置によると、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５上に形成された第１の金属シリサイド層２３０の上面は、第１の金属シリサイド層２３０の中央から両端に向けて低くなっており、当該両端における第１の金属シリサイド層２３０の上面の高さは、オフセットスペーサ１８０の高さ以下である。このため、例えばテーパー形状を有するコンタクトプラグ（ソース・ドレインコンタクト）２７０の形成においてアライメントずれが生じたような場合にも、第１の金属シリサイド層２３０を介したゲート電極１７５とコンタクトプラグ２７０との間の短絡を防止することができる。
【００４１】
尚、本実施形態において、各領域１００、１１０、１２０のゲート電極１７５の側面上にオフセットスペーサ１８０及びＬ字型サイドウォールスペーサ２００を挟んで外側サイドウォールスペーサが形成されていてもよい。
【００４２】
以下、本実施形態に係る半導体装置の製造方法について、ＮＭＩＳＦＥＴを有する半導体装置の製造方法を例として、図面を参照しながら説明する。図２（ａ）、（ｂ）、図３（ａ）、（ｂ）、図４（ａ）、（ｂ）、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）、及び図７（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４３】
まず、図２（ａ）に示すように、例えばシリコンよりなる半導体基板１２５上に素子分離領域１４０を形成することにより、シリサイド化ＮＭＩＳＦＥＴ領域１００と、非シリサイド化ＮＭＩＳＥＦＴ領域１１０と、素子分離領域１４０に位置する非シリサイド化抵抗体領域１２０とを区画する。次に、半導体基板１２５内にｐ型不純物（例えばホウ素(Ｂ)）をドーズ量１×１０13／ｃｍ2 程度注入することによって、シリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０のそれぞれにｐ型井戸拡散層１３０を形成する。次に、半導体基板１２５上におけるシリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０のそれぞれに例えば厚さ０．５ｎｍ〜４ｎｍ程度の熱酸化膜よりなるゲート絶縁膜１５０を形成した後、ゲート絶縁膜１５０上を含む半導体基板１２５上の全面に、例えば厚さ８０ｎｍ〜１５０ｎｍ程度のポリシリコン膜１６０を形成する。尚、ゲート絶縁膜１５０となる熱酸化膜（ＳｉＯ2 ）の形成には、例えばＩＳＳＧ（In Situ Steam Generation）、ＲＴＯ（Rapid Thermal Oxidation ）、又は酸化炉を用いた熱酸化等を用いてもよい。
【００４４】
次に、図２（ｂ）に示すように、ポリシリコン膜１６０にｎ型不純物１６５（例えばリン（Ｐ）又は砒素（Ａｓ））をドーズ量１×１０15／ｃｍ2 程度注入する。
【００４５】
次に、図３（ａ）に示すように、ポリシリコン膜１８０上に、ゲート電極形状にパターニングされた有機レジスト膜１７０を形成した後、当該有機レジスト膜１７０をマスクとしてポリシリコン膜１６０をドライエッチングによりパターニングすることによって、シリサイド化ＮＭＩＳＦＥＴ領域１００、非シリサイド化ＮＭＩＳＥＦＴ領域１１０及び非シリサイド化抵抗体領域１２０のそれぞれにゲート電極１７５を形成する。尚、非シリサイド化抵抗体領域１２０のゲート電極１７５は抵抗体として機能する。また、各ゲート電極１７５の外側のゲート絶縁膜１５０はゲートパターニングの際に薄くなる。
【００４６】
次に、図３（ｂ）に示すように、例えば酸素プラズマ等を用いて有機レジスト膜１７０を幅５〜１０ｎｍ程度スリミングした後、短時間のポリシリコンエッチングを行うことにより、各ゲート電極１７５の上部を凸型形状に加工する。言い換えると、各ゲート電極１７５の上面が各ゲート電極１７５の中央から両端に向けて低くなるように、各ゲート電極１７５を加工する。ここで、当該凸型形状は、ゲート電極１７５の上面と、後工程でゲート電極１７５の側面上に形成されるオフセットスペーサ１８０との為す角度が例えば２０〜７０度になるように制御されていることが望ましい。
【００４７】
次に、有機レジスト膜１７０を除去した後、ゲート電極１７５の上面及び側面を含む半導体基板１２５上の全面に例えば厚さ１ｎｍ〜３ｎｍ程度のシリコン酸化膜又はシリコン窒化膜よりなるオフセットスペーサ用絶縁膜を形成した後、当該オフセットスペーサ用絶縁膜に対して全面ドライエッチングを行う。これにより、図４（ａ）に示すように、各ゲート電極１７５の側面上にオフセットスペーサ１８０が形成される。ここで、各ゲート電極１７５の上面から前記オフセットスペーサ絶縁膜を除去する際に、各ゲート電極１７５の上面中央（頂部）がさらに丸められる。
【００４８】
次に、図４（ｂ）に示すように、各ゲート電極１７５の側面上にオフセットスペーサ１８０が形成された状態で、再度ポリシリコンエッチングを行うことによって、各ゲート電極１７５の高さを全体的に３０ｎｍ程度後退させる。この結果、各ゲート電極１７５の上面中央（頂部）の高さは、オフセットスペーサ１８０の高さと同等又はそれ以下になる。例えば、ゲート電極１７５の凸型形状おけるゲート電極１７５端部の傾斜を持つ幅が１０ｎｍであり、且つゲート電極１７５の上面とオフセットスペーサ１８０とのなす角が４５度である場合、ゲート電極１７５の上面中央（頂部）の高さは、オフセットスペーサ１８０の高さと比較して２０ｎｍ程度低くなる。
【００４９】
次に、図５（ａ）に示すように、各ゲート電極１７５及びその側面上に形成されたオフセットスペーサ１８０をマスクとして、半導体基板１２５にｎ型不純物（例えば砒素（Ａｓ））１８５をドーズ量１×１０15／ｃｍ2 程度注入する。これにより、シリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０の半導体基板１２５におけるオフセットスペーサ１８０の側方及び下方にｎ型エクステンション領域１９０が形成される。
【００５０】
次に、半導体基板１２５上の全面に例えば膜厚１０〜３０ｎｍ程度のシリコン酸化膜及び例えば膜厚３０〜５０ｎｍ程度のシリコン窒化膜を順次形成した後、当該シリコン窒化膜及び当該シリコン酸化膜に対して全面ドライエッチングを行う。これにより、図５（ｂ）に示すように、各ゲート電極１７５の側面上にオフセットスペーサ１８０を挟んで、シリコン酸化膜からなり且つＬ字断面形状を持つＬ字型サイドウォールスペーサ２００を形成すると共に、Ｌ字型サイドウォールスペーサ２００の外側面（オフセットスペーサ１８０と接する面の反対側の側面）及び底面（平坦な底部の上面）を覆うようにシリコン窒化膜よりなる外側サイドウォールスペーサ２１０を形成する。
【００５１】
次に、図６（ａ）に示すように、各ゲート電極１７５並びにその側面上に順次形成されたオフセットスペーサ１８０、Ｌ字型サイドウォールスペーサ２００及び外側サイドウォールスペーサ２１０をマスクとして、半導体基板１２５にｎ型不純物（例えば砒素（Ａｓ））２１５をドーズ量１×１０15／ｃｍ2 程度注入する。これにより、シリサイド化ＮＭＩＳＦＥＴ領域１００及び非シリサイド化ＮＭＩＳＥＦＴ領域１１０の半導体基板１２５におけるサイドウォールスペーサ２００及び２１０の側方にｎ型ソース・ドレイン領域２２０を形成する。
【００５２】
次に、図６（ｂ）に示すように、ｎ型エクステンション領域１９０及びｎ型ソース・ドレイン領域２２０にそれぞれ含まれているｎ型不純物を活性化させるための熱処理を行う。これにより、ｎ型エクステンション領域１９０中のｎ型不純物がゲート電極１７５の端部とオーバーラップするように拡散すると共に、ｎ型ソース・ドレイン領域２２０中のｎ型不純物がＬ字型サイドウォールスペーサ２００とオーバーラップするように拡散する。次に、各ゲート電極１７５の側面上の外側サイドウォールスペーサ２１０を例えばウェットエッチングにより除去する。
【００５３】
次に、図７（ａ）に示すように、非シリサイド化ＮＭＩＳＦＥＴ領域１１０及び非シリサイド化抵抗体領域１２０の半導体基板１２５を覆うように、例えばシリコン酸化膜よりなるシリサイド化防止絶縁膜２２５を形成した後、半導体基板１２５上の全面にシリサイド金属（例えばＴｉ、Ｃｏ、Ｎｉ又はＮｉＰｔ等）膜及び必要に応じてキャップ金属（例えばＴｉＮ）膜を順次堆積する。その後、例えば２００℃〜６００℃の範囲の温度で１回目の高速アニールを行った後、未反応のシリサイド金属膜を例えばウェットエッチングによって除去し、その後、更に、例えば３００〜８００℃の範囲の温度で２回目の高速アニールを行う。これにより、図７（ａ）に示すように、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５上に第１の金属シリサイド層２３０が形成されると共に、シリサイド化ＮＭＩＳＦＥＴ領域１００のｎ型ソース・ドレイン領域２２０上に第２の金属シリサイド層２３５が形成される。ここで、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５上に形成された第１の金属シリサイド層２３０の上面は、第１の金属シリサイド層２３０の中央から両端に向けて低くなっている。言い換えると、第１の金属シリサイド層２３０は、凸型の断面形状を有している。また、第１の金属シリサイド層２３０の上面中央（頂部）の高さはオフセットスペーサ１８０の高さよりも例えば０ｎｍ〜１５ｎｍ程度高くなるものの、この高さは、従来技術の場合（例えば図８（ｃ）参照）と比較して例えば１５ｎｍ〜３０ｎｍ程度低くなっている。また、第１の金属シリサイド層２３０の両端における上面の高さは、第１の金属シリサイド層２３０両側のオフセットスペーサ１８０の高さ以下である。
【００５４】
次に、図７（ｂ）に示すように、ゲート電極１７５、オフセットスペーサ１８０及びＬ字型サイドウォールスペーサ２００を覆うように半導体基板１２５上の全面に、ストレッサとして機能する（例えば半導体基板１２５に応力を与える）バッファ層２４０を形成する。バッファ層２４０は例えばシリコン窒化膜からなる。これにより、トランジスタの駆動能力を改善することができる。次に、バッファ層２４０上に、微細加工されたゲート電極同士の間でも高い埋め込み性を発揮する絶縁膜、例えばシリコン酸化膜からなる層間絶縁膜２５０を形成した後、層間絶縁膜２５０の上面の平坦化を行う。その後、層間絶縁膜２５０及びバッファ層２４０中に、シリサイド化ＮＭＩＳＦＥＴ領域１００のｎ型ソース・ドレイン領域２２０上の第２の金属シリサイド層２３５を露出するコンタクトホールを形成した後、当該コンタクトホールの壁面及び底面を覆うように例えば膜厚３ｎｍ〜１０ｎｍ程度のバリアメタル（例えばＴｉＮ）膜２６０を形成し、その後、金属（例えばＷ）膜２６５によって当該コンタクトホールを埋め込む。これにより、バリアメタル膜２６０及び金属膜２６５からなり且つシリサイド化ＮＭＩＳＦＥＴ領域１００のｎ型ソース・ドレイン領域２２０と電気的に接続するコンタクトプラグ２７０が形成される。ここで、図示は省略しているが、各領域１００、１１０のゲート電極１７５と接続するコンタクトプラグを形成してもよい。その後、コンタクトプラグ２７０上を含む層間絶縁膜２５０上に金属材料（例えばＣｕ、Ａｌ）膜を堆積した後、当該金属材料膜をパターニングして、コンタクトプラグ２７０と接続する配線２８０を形成する。このようにして、図１に示す本実施形態の半導体装置が完成する。
【００５５】
以上に説明した本実施形態の製造方法によると、ゲート電極１７５の高さがその側面上に形成したオフセットスペーサ１８０の高さよりも低くなるようにゲート電極１７５の頂部を予め後退させている。このため、その後のサイドウォールスペーサ形成のための全面ドライエッチングやディスポーザブルサイドウォールスペーサプロセスにおけるウェットエッチング等を経ても、ゲート電極１７５の高さはその側面上に形成したオフセットスペーサ１８０の高さと同等程度か又はそれよりも低くなる。その結果、続くサリサイド工程でシリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５の上部をシリサイド化して第１の金属シリサイド層２３０を形成した際に元のゲート電極１７５の上面の高さよりも第１の金属シリサイド層２３０の上面の高さが多少高くなったとしても、第１の金属シリサイド層２３０のオフセットスペーサ１８０からの突き出し量を小さくすることができる。また、それに伴って、少なくともオフセットスペーサ１８０の幅に相当する第１の金属シリサイド層２３０の横広がり（横方向のシリサイド成長）も抑制することができる。従って、ゲート電極１７５の側方に形成されるコンタクトプラグ２７０とゲート電極１７５との間の短絡マージンを拡大することができ、それにより、両者の短絡を防止することができる。
【００５６】
また、従来技術のように、ゲート電極の上面と、ゲート電極の側面上に形成されたオフセットスペーサとのなす角度が９０度である場合、サリサイド工程時におけるゲート電極の上面に対して４５度方向の収縮力に起因して、シリサイド金属膜若しくはキャップ金属膜の剥離及びそれに伴うシリサイド高抵抗化、又はシリサイドの異常成長が発生する懸念がある。それに対して、本実施形態の製造方法によると、ゲート電極１７５の上面がゲート電極１７５の中央から両端に向けて低くなるように、つまり、ゲート電極１７５の上部の断面形状が凸型形状になるように、ゲート電極１７５を加工してから、サリサイド工程を実施するので、前述の懸念は無い。
【００５７】
尚、本実施形態において、半導体基板１２５に代えて、半導体層を表面部に有する絶縁性基板等を用いてもよい。
【００５８】
また、本実施形態において、シリサイド化ＮＭＩＳＦＥＴ領域１００のゲート電極１７５はフルシリサイド化されていてもよい。
【００５９】
また、本実施形態において、ｎ型ＭＩＳ電界効果トランジスタ（ＮＭＩＳＦＥＴ）を有する半導体装置及びその製造方法を例として示しているが、井戸拡散層に注入する不純物をｐ型からｎ型に変更すると共に、エクステンション領域、ソース・ドレイン領域及びゲートポリシリコンのそれぞれに注入する不純物をｎ型からｐ型に変更することによって、ｐ型ＭＩＳ電界効果トランジスタを設ける場合にも、本実施形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００６０】
以上に説明したように、本発明に係る半導体装置及びその製造方法は、サリサイド構造を有するＭＩＳ型電界効果トランジスタにおいてゲート電極とソース・ドレインコンタクトとの間の短絡を防止することができ、有用である。
【符号の説明】
【００６１】
１００ シリサイド化ＮＭＩＳＦＥＴ領域
１１０ 非シリサイド化ＮＭＩＳＦＥＴ領域
１２０ 非シリサイド化抵抗体領域
１２５ 半導体基板
１３０ ｐ型井戸拡散層
１４０ 素子分離領域
１５０ ゲート絶縁膜
１６０ ポリシリコン膜
１６５ ｎ型不純物
１７０ 有機レジスト膜
１７５ ゲート電極
１８０ オフセットスペーサ
１８５ ｎ型不純物
１９０ ｎ型エクステンション領域
２００ Ｌ字型サイドウォールスペーサ
２１０ 外側サイドウォールスペーサ
２１５ ｎ型不純物
２２０ ｎ型ソース・ドレイン領域
２２５ シリサイド化防止絶縁膜
２３０ 第１の金属シリサイド層
２３５ 第２の金属シリサイド層
２４０ バッファ層
２５０ 層間絶縁膜
２６０ バリアメタル膜
２６５ 金属膜
２７０ コンタクトプラグ
２８０ 配線
【特許請求の範囲】
【請求項１】
基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置であって、
前記第１のＭＩＳ型電界効果トランジスタは、
前記基板上に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第１のゲート電極の側面上に形成された第１のオフセットスペーサと、
前記基板における前記第１のオフセットスペーサの側方及び下方に形成された第１のエクステンション領域と、
前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで形成された第１のサイドウォールスペーサと、
前記基板における前記第１のサイドウォールスペーサの側方及び下方に形成された第１のソース・ドレイン領域とを備え、
前記第１のゲート電極上にはシリサイド層が形成されており、
前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１のゲート電極の上面は、前記第１のゲート電極の中央から両端に向けて低くなっていることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１のソース・ドレイン領域上にシリサイド層が形成されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の半導体装置において、
前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサが形成されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のうちのいずれか１項に記載の半導体装置において、
前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層が形成されていることを特徴とする半導体装置。
【請求項７】
請求項１〜６のうちのいずれか１項に記載の半導体装置において、
前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜が形成されており、
前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグが形成されていることを特徴とする半導体装置。
【請求項８】
請求項１〜７のうちのいずれか１項に記載の半導体装置において、
前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、
前記第２のＭＩＳ型電界効果トランジスタは、
前記基板上に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
前記第２のゲート電極の側面上に形成された第２のオフセットスペーサと、
前記基板における前記第２のオフセットスペーサの側方及び下方に形成された第２のエクステンション領域と、
前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで形成された第２のサイドウォールスペーサと、
前記基板における前記第２のサイドウォールスペーサの側方及び下方に形成された第２のソース・ドレイン領域とを備え、
前記第２のゲート電極上及び前記第２のソース・ドレイン領域上にはシリサイド層は形成されておらず、
前記第２のゲート電極の上面は、前記第２のゲート電極の中央から両端に向けて低くなっており、当該両端における前記第２のゲート電極の上面の高さは、前記第２のオフセットスペーサの高さ以下であることを特徴とする半導体装置。
【請求項９】
請求項１〜８のうちのいずれか１項に記載の半導体装置において、
前記基板上に形成された素子分離領域と、
前記素子分離領域上に形成されており、且つ前記第１のゲート電極と同一材料からなる抵抗体と、
前記抵抗体の側面上に形成された第３のオフセットスペーサとをさらに備え、
前記抵抗体の上面は、前記抵抗体の中央から両端に向けて低くなっており、当該両端における前記抵抗体の上面の高さは、前記第３のオフセットスペーサの高さ以下であることを特徴とする半導体装置。
【請求項１０】
基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置の製造方法であって、
前記基板上に第１のゲート絶縁膜を介して第１のゲート電極を形成する工程（ａ）と、
前記第１のゲート電極の上面が前記第１のゲート電極の中央から両端に向けて低くなるように前記第１のゲート電極を加工する工程（ｂ）と、
前記工程（ｂ）の後、前記第１のゲート電極の側面上に第１のオフセットスペーサを形成する工程（ｃ）と、
前記第１のゲート電極の中央における上面の高さが前記第１のオフセットスペーサの高さ以下になるように前記第１のゲート電極を加工する工程（ｄ）と、
前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程（ｅ）と、
前記工程（ｅ）の後、前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで第１のサイドウォールスペーサを形成する工程（ｆ）と、
前記基板における前記第１のサイドウォールスペーサの側方及び下方に第１のソース・ドレイン領域を形成する工程（ｇ）と、
前記工程（ｇ）の後、前記第１のゲート電極上にシリサイド層を形成する工程（ｈ）とを備え、
前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記工程（ｈ）は、前記第１のソース・ドレイン領域上にシリサイド層を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０又は１１に記載の半導体装置の製造方法において、
前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであり、
前記工程（ｆ）と前記工程（ｇ）との間に、前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサを形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記工程（ｇ）の後に、前記外側サイドウォールスペーサを除去する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層を形成する工程（ｉ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０〜１４のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグを形成する工程とをさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１０〜１５のいずれか１項に記載の半導体装置の製造方法において、
前記半導体装置は、前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、
前記工程（ａ）は、前記基板上に第２のゲート絶縁膜を介して第２のゲート電極を形成する工程を含み、
前記工程（ｂ）は、前記第２のゲート電極の上面が前記第２のゲート電極の中央から両端に向けて低くなるように前記第２のゲート電極を加工する工程を含み、
前記工程（ｃ）は、前記第２のゲート電極の側面上に第２のオフセットスペーサを形成する工程を含み、
前記工程（ｄ）は、前記第２のゲート電極の中央における上面の高さが前記第２のオフセットスペーサの高さ以下になるように前記第２のゲート電極を加工する工程を含み、
前記工程（ｅ）は、前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程を含み、
前記工程（ｆ）は、前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで第２のサイドウォールスペーサを形成する工程を含み、
前記工程（ｇ）は、前記基板における前記第２のサイドウォールスペーサの側方及び下方に第２のソース・ドレイン領域を形成する工程を含み、
前記工程（ｇ）と前記工程（ｈ）との間に、前記基板上に前記第２のＭＩＳ型電界効果トランジスタを覆うようにシリサイド化防止絶縁膜を形成する工程をさらに備え、
前記工程（ｈ）は、前記シリサイド化防止絶縁膜をマスクとして、前記第１のゲート電極上に前記シリサイド層を選択的に形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、
前記工程（ａ）の前に、前記基板上に素子分離領域を形成する工程をさらに備え、
前記工程（ａ）は、前記素子分離領域上に、前記第１のゲート電極と同一材料からなる抵抗体を形成する工程を含み、
前記工程（ｂ）は、前記抵抗体の上面が前記抵抗体の中央から両端に向けて低くなるように前記抵抗体を加工する工程を含み、
前記工程（ｃ）は、前記抵抗体の側面上に第３のオフセットスペーサを形成する工程を含み、
前記工程（ｄ）は、前記抵抗体の中央における上面の高さが前記第３のオフセットスペーサの高さ以下になるように前記抵抗体を加工する工程を含み、
前記シリサイド化防止絶縁膜は前記抵抗体を覆うように形成されていることを特徴とする半導体装置の製造方法。
【請求項１】
基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置であって、
前記第１のＭＩＳ型電界効果トランジスタは、
前記基板上に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第１のゲート電極の側面上に形成された第１のオフセットスペーサと、
前記基板における前記第１のオフセットスペーサの側方及び下方に形成された第１のエクステンション領域と、
前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで形成された第１のサイドウォールスペーサと、
前記基板における前記第１のサイドウォールスペーサの側方及び下方に形成された第１のソース・ドレイン領域とを備え、
前記第１のゲート電極上にはシリサイド層が形成されており、
前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１のゲート電極の上面は、前記第１のゲート電極の中央から両端に向けて低くなっていることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１のソース・ドレイン領域上にシリサイド層が形成されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の半導体装置において、
前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサが形成されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のうちのいずれか１項に記載の半導体装置において、
前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層が形成されていることを特徴とする半導体装置。
【請求項７】
請求項１〜６のうちのいずれか１項に記載の半導体装置において、
前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜が形成されており、
前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグが形成されていることを特徴とする半導体装置。
【請求項８】
請求項１〜７のうちのいずれか１項に記載の半導体装置において、
前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、
前記第２のＭＩＳ型電界効果トランジスタは、
前記基板上に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
前記第２のゲート電極の側面上に形成された第２のオフセットスペーサと、
前記基板における前記第２のオフセットスペーサの側方及び下方に形成された第２のエクステンション領域と、
前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで形成された第２のサイドウォールスペーサと、
前記基板における前記第２のサイドウォールスペーサの側方及び下方に形成された第２のソース・ドレイン領域とを備え、
前記第２のゲート電極上及び前記第２のソース・ドレイン領域上にはシリサイド層は形成されておらず、
前記第２のゲート電極の上面は、前記第２のゲート電極の中央から両端に向けて低くなっており、当該両端における前記第２のゲート電極の上面の高さは、前記第２のオフセットスペーサの高さ以下であることを特徴とする半導体装置。
【請求項９】
請求項１〜８のうちのいずれか１項に記載の半導体装置において、
前記基板上に形成された素子分離領域と、
前記素子分離領域上に形成されており、且つ前記第１のゲート電極と同一材料からなる抵抗体と、
前記抵抗体の側面上に形成された第３のオフセットスペーサとをさらに備え、
前記抵抗体の上面は、前記抵抗体の中央から両端に向けて低くなっており、当該両端における前記抵抗体の上面の高さは、前記第３のオフセットスペーサの高さ以下であることを特徴とする半導体装置。
【請求項１０】
基板上に第１のＭＩＳ型電界効果トランジスタを有する半導体装置の製造方法であって、
前記基板上に第１のゲート絶縁膜を介して第１のゲート電極を形成する工程（ａ）と、
前記第１のゲート電極の上面が前記第１のゲート電極の中央から両端に向けて低くなるように前記第１のゲート電極を加工する工程（ｂ）と、
前記工程（ｂ）の後、前記第１のゲート電極の側面上に第１のオフセットスペーサを形成する工程（ｃ）と、
前記第１のゲート電極の中央における上面の高さが前記第１のオフセットスペーサの高さ以下になるように前記第１のゲート電極を加工する工程（ｄ）と、
前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程（ｅ）と、
前記工程（ｅ）の後、前記第１のゲート電極の側面上に前記第１のオフセットスペーサを挟んで第１のサイドウォールスペーサを形成する工程（ｆ）と、
前記基板における前記第１のサイドウォールスペーサの側方及び下方に第１のソース・ドレイン領域を形成する工程（ｇ）と、
前記工程（ｇ）の後、前記第１のゲート電極上にシリサイド層を形成する工程（ｈ）とを備え、
前記シリサイド層の上面は、前記シリサイド層の中央から両端に向けて低くなっており、当該両端における前記シリサイド層の上面の高さは、前記第１のオフセットスペーサの高さ以下であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記工程（ｈ）は、前記第１のソース・ドレイン領域上にシリサイド層を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０又は１１に記載の半導体装置の製造方法において、
前記第１のサイドウォールスペーサは、Ｌ字型サイドウォールスペーサであり、
前記工程（ｆ）と前記工程（ｇ）との間に、前記第１のゲート電極の側面上に前記第１のオフセットスペーサ及び前記Ｌ字型サイドウォールスペーサを挟んで外側サイドウォールスペーサを形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記工程（ｇ）の後に、前記外側サイドウォールスペーサを除去する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように、ストレッサとして機能するバッファ層を形成する工程（ｉ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０〜１４のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｈ）の後に、前記基板上に前記第１のＭＩＳ型電界効果トランジスタを覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜中に前記第１のソース・ドレイン領域と接続するようにコンタクトプラグを形成する工程とをさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１０〜１５のいずれか１項に記載の半導体装置の製造方法において、
前記半導体装置は、前記基板上に第２のＭＩＳ型電界効果トランジスタをさらに有しており、
前記工程（ａ）は、前記基板上に第２のゲート絶縁膜を介して第２のゲート電極を形成する工程を含み、
前記工程（ｂ）は、前記第２のゲート電極の上面が前記第２のゲート電極の中央から両端に向けて低くなるように前記第２のゲート電極を加工する工程を含み、
前記工程（ｃ）は、前記第２のゲート電極の側面上に第２のオフセットスペーサを形成する工程を含み、
前記工程（ｄ）は、前記第２のゲート電極の中央における上面の高さが前記第２のオフセットスペーサの高さ以下になるように前記第２のゲート電極を加工する工程を含み、
前記工程（ｅ）は、前記基板における前記第１のオフセットスペーサの側方及び下方に第１のエクステンション領域を形成する工程を含み、
前記工程（ｆ）は、前記第２のゲート電極の側面上に前記第２のオフセットスペーサを挟んで第２のサイドウォールスペーサを形成する工程を含み、
前記工程（ｇ）は、前記基板における前記第２のサイドウォールスペーサの側方及び下方に第２のソース・ドレイン領域を形成する工程を含み、
前記工程（ｇ）と前記工程（ｈ）との間に、前記基板上に前記第２のＭＩＳ型電界効果トランジスタを覆うようにシリサイド化防止絶縁膜を形成する工程をさらに備え、
前記工程（ｈ）は、前記シリサイド化防止絶縁膜をマスクとして、前記第１のゲート電極上に前記シリサイド層を選択的に形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、
前記工程（ａ）の前に、前記基板上に素子分離領域を形成する工程をさらに備え、
前記工程（ａ）は、前記素子分離領域上に、前記第１のゲート電極と同一材料からなる抵抗体を形成する工程を含み、
前記工程（ｂ）は、前記抵抗体の上面が前記抵抗体の中央から両端に向けて低くなるように前記抵抗体を加工する工程を含み、
前記工程（ｃ）は、前記抵抗体の側面上に第３のオフセットスペーサを形成する工程を含み、
前記工程（ｄ）は、前記抵抗体の中央における上面の高さが前記第３のオフセットスペーサの高さ以下になるように前記抵抗体を加工する工程を含み、
前記シリサイド化防止絶縁膜は前記抵抗体を覆うように形成されていることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−４３７２（Ｐ２０１２−４３７２Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３８４３８（Ｐ２０１０−１３８４３８）
【出願日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]