【課題】ダイシング時およびフリップチップ実装時のアライメントマークの認識が良好な電子デバイス用接着組成物を用いた電気的接続信頼性の高い電子素子の実装方法を提供する。
【解決手段】電子素子上に形成されたバンプと実装回路基板上に形成された電極パッドとを接触接続する電子素子の実装方法であって、少なくとも（Ａ）バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された複数の電子素子を有する電子デバイス基板をダイシングにより個片化する工程、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程および（Ｃ）電子デバイス用接着層を硬化させる本圧着工程を有する電子素子の実装方法。 （もっと読む）

【課題】 半田内にボイドが発生するのを防ぎ、作業性を向上させる。
【解決手段】 複数個の集積回路素子を配列して形成された集積回路素子ウェハにおける、それぞれの集積回路素子に形成された集積回路素子側パッドにＡｕバンプを設けるＡｕバンプ形成工程と、集積回路素子ウェハのＡｕバンプが形成された面に、Ａｕバンプより大きい貫通孔がＡｕバンプの位置に対応して設けられたメタルマスクを重ね、半田を印刷してＡｕバンプの表面に半田を設ける半田印刷工程と、Ａｕバンプの外面に半田を設けた後に加熱処理を行う第一の加熱処理工程と、第一の加熱処理工程の後に個々の集積回路素子に個片化する個片化工程と、加熱処理用のトレーに載置された容器に集積回路素子を載置し、加熱処理を行う第二の加熱処理工程と、容器と圧電振動子とを接合して圧電発振器とする圧電振動子接合工程とを含むことを特徴とする。 （もっと読む）

【課題】半導体発光デバイスを実装するために前処理する方法を提供する。
【解決手段】発光デバイスは、サブマウントへの実装のための実装面を有する。本方法は、実装面以外の発光デバイスの少なくとも１つの表面を、その少なくとも１つの表面の表面エネルギーを低下させるように処理する段階を含み、これにより、発光デバイスが実装されるときに、実装面とサブマウントとの間に施工されるアンダーフィル材料が、少なくとも１つの表面を汚染しないようにされる。 （もっと読む）

【課題】 半導体素子と配線基板での対応する導電路とが良好に接続される半導体装置を提供する。
【解決手段】 入力面２０ａ側で開口面積が大きくなるテーパ部２０ｄを有する貫通孔２０ｃが設けられたガラス基板、及び貫通孔２０ｃの内壁に形成された導電性部材２１からなる配線基板２０を用いる。この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。そして、ＰＤアレイ１５の光入射面１５ａに光学接着剤１１を介してシンチレータ１０を接続し、配線基板２０の出力面２０ｂにバンプ電極３１を介して信号処理素子３０を接続して、半導体検出器を構成する。 （もっと読む）

【課題】配線基板の主面に設けられた絶縁樹脂膜の開口部に接着剤を流入させる際に、接着剤を容易に流入させることができ、開口部の縁部の近傍に気泡が形成されることを抑制する、又は気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供する。
【解決手段】複数の外部接続端子３５が形成された面を下向きにしてフェイスダウンで電子部品３２が実装され、接着剤４２を介して電子部品３２が固着される配線基板３１は、電子部品３２が実装される面に、絶縁膜３７が形成され、電子部品３２の外部接続端子３５が接続される電極３６を備えた複数の隣接する配線パターン３４を共通して部分的に開口するように、開口部３８が絶縁膜３７に形成されており、開口部３８の外周部分のうち配線基板３１の中心側に位置する箇所において、開口部３８の端面は、配線パターン３４が延在する方向に対して斜め方向に形成されている。 （もっと読む）

【課題】 半導体素子と配線基板での対応する導電路とが良好に接続される半導体装置を用いた放射線検出器を提供する。
【解決手段】 入力面２０ａ側で開口面積が大きくなるテーパ部２０ｄを有する貫通孔２０ｃが設けられたガラス基板、及び貫通孔２０ｃの内壁に形成された導電性部材２１からなる配線基板２０を用いる。この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。そして、ＰＤアレイ１５の光入射面１５ａに光学接着剤１１を介してシンチレータ１０を接続し、配線基板２０の出力面２０ｂにバンプ電極３１を介して信号処理素子３０を接続して、半導体検出器を構成する。 （もっと読む）

【課題】すべてのバンプ部と端子部との接続抵抗を小さく抑えるとともに接続抵抗を均一化し、半導体素子の導通不良を少なくできる電気光学装置、電気光学装置用基板、半導体素子、及び電子機器を提供する。
【解決手段】半導体素子が実装された電気光学装置用基板を備えた電気光学装置であって、半導体素子は複数のバンプ部を備え、電気光学装置用基板は複数の端子部を備え、複数のバンプ部と複数の端子部とは導電粒子を含む異方性導電膜を用いて電気的に接続され、複数のバンプ部及び端子部は、半導体素子の所定の辺に沿ってそれぞれ配列する複数の列をなすとともに、所定の辺に近い側の第１の列と第１の列よりも所定の辺から遠い側の第２の列とを含み、第２の列を構成するバンプ部及び端子部の平面投影面積を第１の列を構成するバンプ部及び端子部の平面投影面積よりも小さくする。 （もっと読む）

【課題】弾力性に優れ、アスペクト比が高く、狭ピッチ化に対応し得るバンプが設けられた回路基板材の製造方法を提供する。
【解決手段】基板１の上面の電極２，３の少なくとも一部を含む領域に感光性樹脂組成物を塗布し、感光性樹脂組成物層４を形成した後に、電極２，３の外周縁よりも露光部の外周縁が内側に位置するように感光性樹脂組成物層４を選択的に露光し、電極２，３上に位置している感光性樹脂組成物の内、露光部において、酸または塩基を発生しつつ、周囲の未露光部の感光性樹脂組成物を露光部側に移動させ、該露光部において硬化を進行させて、樹脂コア６，７を形成し、樹脂コア６，７の外表面を被覆するように導電性被膜８，９を形成してバンプ１０，１１を形成する、各工程を備える回路基板材の製造方法。 （もっと読む）

【課題】半導体光検出素子などの電子素子を搭載するための配線基板において、高精度な平面を有した電子素子搭載部を有する配線基板を提供すること。
【解決手段】絶縁基板１の表面に複数の配線層５が形成された配線基板であって、複数の配線層５の各上面に金属柱端子２を立設し、金属柱端子２の側面に、絶縁被膜４を形成した。
絶縁基板１に影響されることなく立設した金属柱端子２に集中して研磨を行なうことができ、複数の金属柱端子２からなる電子素子３の搭載面をきわめて高い平坦度にすることができる。 （もっと読む）

【課題】表面実装型電子部品が実装されるセラミック台座部を備え、高密度実装が可能で、信頼性の高い多層セラミック電子部品、それに用いられる多層セラミック基板、多層セラミック電子部品を効率よく製造するための製造方法を提供する。
【解決手段】セラミック基材層１と、収縮抑制層２とを積層してなる多層セラミック素体３の第１主面４に、セラミック材料からなる台座部本体５と、下側端面６、上側端面７が台座部本体から露出し、下側端面の面積が上側端面の面積より大きい柱状厚膜導体８とを備えたセラミック台座部９であって、柱状厚膜導体の外周面と台座部本体との間に空隙Ｇを有するセラミック台座部を配設し、セラミック台座部上に、柱状厚膜導体と導通するように第１の表面実装型電子部品１０を実装する。
上記空隙Ｇを、多層セラミック素体に近い下部から多層セラミック素体に遠い上部に向かって大きくなるようにする。 （もっと読む）

【課題】半導体チップとセラミックパッケージとを、それぞれの電極を有する面を対向させた状態で当該両電極を電気的に接合してなる半導体装置において、パッケージの一面に高さばらつきがあっても、当該一面における高さの異なる部位に渡って半導体チップを電気的に接合できるようにする。
【解決手段】チップ電極１２とパッケージ電極２２との間に、半導体チップ１０のパッケージ２０への搭載時に変形可能な導電性の接合部材としての導電性接着剤３０を介在させ、この導電性接着剤３０により両電極１２、２２を電気的に接続するとともに、導電性接着剤３０の変形によりパッケージ２０の一面２１に存在する高さばらつきＴを吸収する。 （もっと読む）

【課題】長期にわたり表面酸化を防止することができ、フラックスレス、低温で接続可能、かつ微細パターン形成が可能なはんだ膜を提供する。
【解決手段】基材１と、この基材に形成されたメタライズ層２〜４と、このメタライズ層４表面の一部に形成されたＢｉ−Ｓｎを主成分とするはんだ部５とからなる電子部品搭載用基板３００または電子部品において、前記Ｂｉ−Ｓｎを主成分とするはんだ部５表面にＡｇ膜６が形成することで、表面酸化を防止する。またＡｕメタライズ層１２またはＡｕバンプと接続することで、Ａｕ−Ｓｎ化合物部１３とＢｉリッチ部１４を形成し、接続部の耐熱性を向上させる。 （もっと読む）

【課題】接続信頼性を確保できる基板−電子部品間の接続構造を提供することにある。
【解決手段】セラミックス配線板１０に設けられた基板側パッド１４とＬＳＩパッケージ２０に設けられたバンプパッド２１とが、導電性材料の粒子を含む異方性導電ペーストにより形成されたバンプ１５により接続されている。このような構成によれば、半田バンプと比べて柔らかい異方性導電ペーストが使用されているため、バンプ１５と基板側パッド１４との界面にかかる応力が緩和される。このため、表面凹凸や反りが大きく、バンプ１５と基板側パッド１４との接続部分にストレスが比較的発生しやすいセラミックス配線板１０を用いた場合であっても、接続信頼性を確保できる。 （もっと読む）

【課題】狭ピッチで、かつ多ピンの電極端子を有する半導体素子であっても、実装不良が生じ難く、かつ実装時の押圧力を小さくでき、接続信頼性の高い電子部品実装構造体を提供する。
【解決手段】複数の電極端子３を有する電子部品２と、これらの電極端子３に対応する位置に接続端子６を設けた実装基板５と、電極端子３と接続端子６とを接続する突起電極７とを備え、電子部品２の電極端子３と実装基板５の接続端子６とが突起電極７により接続され、突起電極７は可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる構成を有する。 （もっと読む）

【課題】信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】半導体装置の製造方法は、複数の電気的接続部１４を有する配線基板１０を用意する工程と、集積回路２４が形成された半導体基板２２と、半導体基板２２の集積回路２４が形成された面（能動面２５）に形成された複数のバンプ電極２６と、半導体基板２２の能動面２５に形成された、ポリイミド樹脂からなる保護膜２８と、を有する半導体チップ２０を用意する工程と、Ａｒ及びＡｒよりも少量のＯ_２を含む混合ガス１００を用いてプラズマ処理を行って、保護膜２８の表面を改質するプラズマ処理工程と、プラズマ処理工程後に、配線基板１０に半導体チップ２０を搭載して、電気的接続部１４とバンプ電極２６とを対向させて電気的に接続する工程と、配線基板１０と半導体チップ２０との間に樹脂部３０を形成する工程と、を含む。 （もっと読む）

【課題】信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】半導体装置の製造方法は、第１及び第２の面１４，１６を有するベース基板１２と、複数の電気的接続部２２を有する、第１の面１４に形成された配線パターン２０と、第１の開口３２を有する、第１の面１４及び配線パターン２０を部分的に覆う第１のレジスト層３０と、第２の開口３６を有する、第２の面１６を部分的に覆う第２のレジスト層３４と、を含む配線基板１０を用意する工程と、複数の電極４２を有する半導体チップ４０を用意する工程と、加熱機構を備える、先端面５２が第２の開口３６よりも小さいボンディングツール５０によって半導体チップ４０を保持して加熱し、ボンディングツール５０を、先端面５２が第２の開口３６の内側のみとオーバーラップするように配置して、電気的接続部２２と電極４２とを対向させて電気的に接続するボンディング工程と、を含む。 （もっと読む）

【課題】 配線基板において、半導体装置（ＩＣチップ）を半田実装させた際の実装パッド部の接続信頼性を向上させること。
【解決手段】絶縁基体２と、絶縁基体２上に形成された電極３と、電極３の表面に形成された第１のＮｉ層４と、第１のＮｉ層４上に形成されたＮｉ酸化物層５と、Ｎｉ酸化物層５上に形成され、Ｓｎを含む半田バンプが接合されるＡｕ層７とを備えている。 （もっと読む）

【課題】 半導体チップを配線基板にフェイスダウン実装する半導体実装体において、配線基板上の電極パッドと半導体チップの対応する突起電極を重ね合わせ、加熱加圧によって接続する際に、半導体チップの突起電極直下の部分にクラックが発生することのない半導体実装体を提供する。
【解決手段】 複数の突起電極４を有する半導体チップ３と、前記突起電極４に対応する複数の電極パッド５を有する配線基板を対向させ、加熱加圧により前記突起電極４と前記電極パッド５を電気的機械的に接続した半導体実装体１０において、前記半導体チップ３と前記配線基板が液晶ポリマシート１を介して接着されており、前記配線基板が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１である。 （もっと読む）

【課題】動作信頼性を向上させた半導体装置を提供する。
【解決手段】ＲＦパワーモジュールを構成する半導体チップ１のゲート電極用のバンプ電極８ｇと、ドレイン電極用のバンプ電極８ｄとの間に、発振シールドとしてソース電極用のバンプ電極８ｓを設けた。ソース電極用のバンプ電極８ｓは、他のバンプ電極８ｇ，８ｄよりも長い帯状のパターンとなっている。また、バンプ電極８ｇ，８ｄ，８ｓは、ボンディングパッド上に下地金属を介して金属層を設け、さらにその上に半田層を設けた縦構成を有している。 （もっと読む）

【課題】回路基板への実装面積をより小さくすることができ且つ実装基板や回路基板からセンサ素子へ伝達される応力を低減することができるセンサモジュールを提供する。
【解決手段】センサモジュールは、加速度センサエレメントからなるセンサ素子Ａと、センサ素子Ａがフリップチップ実装される実装基板５とを備える。センサ素子Ａは、一表面側に複数の外部接続用電極２５を有し、実装基板５は、各外部接続用電極２５それぞれが電気的に接続される複数のセンサ接続用電極５３を有する。センサ素子Ａと実装基板５とは、接続関係が規定された外部接続用電極２５とセンサ接続用電極５３との組ごとに実装基板５の厚み方向において重なる複数のバンプ９ａ，９ｂを介して接合されている。 （もっと読む）