【課題】 ３次元実装のプロセスに親和性のある、高精度のアライメントを提供すること。
【解決手段】 複数のシリコンチップ間においてはんだバンプが溶融した場合に、複数のシリコンチップ同士の横方向の相対的な動きを規制する複数のスタッド（４０）の組合わせであって、複数のシリコンチップ間に配置される複数のはんだバンプ（１０）のピッチに従い、これらの横方向の位置をリファレンスにして横方向位置が決定されていて、複数のシリコンチップが横方向に相対的に移動した場合に相対的に動きが規制されて、複数のシリコンチップのそれぞれに設定された複数のはんだバンプ同士の横方向位置が（高さ方向において）整列するように、一方のシリコンチップおよび他方のシリコンチップにおいて複数のスタッド（４０）が設けられる。 （もっと読む）

【課題】空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法及び半導体装置、電子機器を提供する。
【解決手段】第１の基板は、第１の面と第２の面とを有する第１の基材と、第１の基材の第１の面側に設けられた犠牲層と、第１の基材の第１の面と第２の面との間を貫通する貫通電極と、貫通電極と第１の基材との間に設けられた絶縁膜と、を有する。第２の基板は、第３の面を有する第２の基材と、第２の基材の第３の面側に設けられたバンプと、第２の基材の第３の面側に設けられ、バンプを囲む環状導電部と、を有する。第２の面と第３の面とを対向させた状態で、貫通電極とバンプとを接続すると共に、第１の基板の周縁部を環状導電部に埋入させる実装工程と、実装工程の後で、犠牲層をエッチングして第１の基材の第１の面側に空洞部を形成するエッチング工程と、を含む。 （もっと読む）

【課題】製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供する。
【解決手段】第１主面１１にソース電極１４およびゲート電極１５が形成されかつ第２主面１２にドレイン電極１３が形成されたスイッチング素子１０と、ドレイン電極１３に接続された導電層積層基板８０とを備える半導体装置１に対して、配線シート付き配線体３０は、上側配線構造体として適用される。配線シート付き配線体３０は、ソース電極１４に接続される第１配線体４０と、ゲート電極１５に接続されるゲート端子が設けられた配線シート６０とを備える。第１配線体４０においてソース電極１４が接続される面に配線シート６０が取り付けられている。 （もっと読む）

【課題】低コストで高い耐熱性ワイヤレス接合を有する半導体装置およびその製造方法を提供する。
【解決手段】実装基板８と、実装基板８上に配置された信号配線電極１２と、実装基板８上に若しくは実装基板８を貫通して配置されたパワー配線電極６と、信号配線電極１２と電気的に接合可能なゲートパッド電極ＧＰおよびパワー配線電極６と電気的に接合可能なソースパッド電極ＳＰを有する半導体デバイス１６と、信号配線電極１２とゲートパッド電極ＧＰとの間に配置された第１金属粒子接合層１８Ｇと、パワー配線電極６とソースパッド電極ＳＰとの間に配置された第２金属粒子接合層１８Ｓとを備え、半導体デバイス１６が実装基板８上にフリップチップ接続された半導体装置１およびその製造方法。 （もっと読む）

【課題】生産性および信頼性を向上することができる半導体装置の製造方法を提供すること。
【解決手段】第一の接合工程では、半導体チップ１０、第一樹脂層１１、半導体チップ１２、第二樹脂層１３、半導体チップ１４を積層することにより得られ、半導体チップ１０，１２同士、半導体チップ１２，１４同士が半田接合されていない状態の積層体２を加熱して、半導体チップ１０，１２間、半導体チップ１２，１４間の半田接合を行う。その後、半田接合した積層体２を基材１８上に設置する。積層体２の基材１８への接続用端子１６２と、基材１８の積層体２への接続用端子１８１とが当接するように、積層体２を基材１８上に設置する。 （もっと読む）

【課題】電子部品の生じた熱を金属板及びモールド樹脂を介して効率よく放熱でき、且つ、電気絶縁性を確保することのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、両面に電極を有する電子部品２０と、電子部品２０が配置され、電極の一方と電気的に接続された基板３０と、電子部品２０上に配置され、電極の他方と電気的に接続された金属板４０と、電子部品２０、基板３０の少なくとも一部、金属板４０を一体的に封止するモールド樹脂５０を備える。そして、対向配置された２つの部材としての、電子部品２０と基板３０との間、及び、電子部品２０と金属板４０との間の少なくとも一方に、樹脂シート６０が配置される。樹脂シート６０は、ビアホール内に導電材料を配置してなる接続ビア６１を有し、樹脂シート６０を挟む２つの部材は、接続ビア６１に接しつつ接続ビア６１を介して接合される。 （もっと読む）

【課題】ボイドが低減され、研削後の反りを小さくすることができる接着剤層付き半導体ウェハの製造方法、並びに、接着剤層付き半導体ウェハを用いる、半導体装置の製造方法を提供する。
【解決手段】金属バンプ１２が形成された回路面を有する半導体ウェハ１０の回路面上に、２種類以上の液状感光性接着剤６，７の塗布及び塗膜の光照射によって、２層以上の構造を有し最表面層がフラックス成分を含有するＢステージ化された接着剤層を設けて接着剤層付き半導体ウェハ４０を得る工程と、接着剤層付き半導体ウェハ４０と、他の半導体ウエハ５０とを、接着剤層付き半導体ウェハ４０の接着剤層を挟んで圧着する工程と、を備える。 （もっと読む）

【課題】半導体素子の配置位置による電気特性のばらつきを抑制可能な半導体装置及び製造歩留り向上が可能な半導体装置の製造方法を提供する。
【解決手段】複数の配線パターン２００を有する基板２０と、半導体素子１０と、複数の配線パターン２００と半導体素子１０とを電気的に接続する接続部材５０とを有する半導体装置において、基材の両面に粘着材層を有し、基板２０と半導体素子１０とを貼りあわせる粘着部材４０を、複数の配線パターン２００の間に配置する半導体装置及びその製造方法。 （もっと読む）

【課題】半導体チップの組立工程におけるハンドリング性を向上し、しかも、半導体チップの損傷を回避する半導体装置の製造方法を提供すること。
【解決手段】ダイシングライン１６によって区画された複数の半導体チップ４を含む半導体ウエハ２を準備する第１の工程と、半導体ウエハ２に支持板１３を付着する第２の工程と、半導体ウエハ２および支持板１３をダイシングライン１６に沿って切断し、半導体チップ４および分割された支持板１３からなる積層体３を形成する第３の工程と、積層体３を配線基板１８に搭載し、積層体３の半導体チップ４および配線基板１８を電気的に接続する第４の工程とを有する半導体装置１の製造方法。 （もっと読む）

【課題】種類の異なる半導体チップの間で接合不良が発生することを防止した半導体装置及びその製造方法を提供する。
【解決手段】配線基板２の一面に実装されたチップ積層体３は、配線基板２の一面とは反対側から順に、一面側に第１のバンプ電極１２と他面側に第２のバンプ電極１３とを有する複数のメモリーチップ１０ａ〜１０ｄを、それぞれの一面と他面とを対向させながら、それぞれの間にある第１のバンプ電極１２と第２のバンプ電極１３とを接合して積層し、その上に、一面側に第３のバンプ電極１５と他面側に第４のバンプ電極１６とを有するロジックチップ１１を、その一面と、その下にあるメモリーチップ１０ｄの他面とを対向させながら、その間にある第２のバンプ電極１３と第３のバンプ電極１５とを接合部材１８を介して接合して積層した構造を有する。 （もっと読む）

本発明は、電子集積回路パッケージの製作、より具体的には３次元でパッケージされた集積回路を製造する際の静電放電ダメージの軽減に関する。一実施形態では、第２層ダイが第１層ダイと接触して配置されるとき、第２層ダイおよび第１層ダイ上の他の信号導電バンプおよびパワー導電バンプが電気的に接触する前に、第２層の基板と電気的に結合された第２層の周辺部付近の導電バンプが、第１層の基板と電気的に結合された第１層の対応する導電バンプと接触する。
（もっと読む）

【課題】導電ビア（ＴＳＶ）に接続されるウェハ背部の相互接続構造を有する集積回路構造を提供する。
【解決手段】集積回路構造は、正面と背面を有する半導体基板と、半導体基板を貫通する導電ビアと、半導体基板の背面上の金属構造と、を備える。金属構造は、導電ビアを被覆して、接触する金属パッド、及び、導電ビア上の金属線を含む。金属線は、デュアルダマシン構造を含む。集積回路構造は、更に、金属線上のバンプを具備する。 （もっと読む）

【課題】フリップチップ実装用でないワイヤボンディング用の光素子を用いてもフリップチップ実装を実現でき、かつ、放熱性に優れた光伝送モジュールを提供する。
【解決手段】基板２はケース筐体８に収納され、基板２に搭載する側の面に電極が１列に形成された光素子３を、基板２にフリップチップ実装する光伝送モジュールであって、光素子３の搭載面と反対側の面をベース部材４に接合してフリップチップ実装用モジュール５を形成し、そのフリップチップ実装用モジュール５を基板２にフリップチップ実装すると共に、フリップチップ実装用モジュール５をケース筐体８と当接させて放熱路を形成したものである。 （もっと読む）

【課題】ＴＳＶを有するＳＯＩ基板を積層する場合に余分な圧力を加えることなく、少ない圧力で確実にバンプ間を接合する。
【解決手段】絶縁層および絶縁層に接して形成されたＳＯＩ層を有する基板と、基板の表面および裏面の間を貫通する貫通孔と、貫通孔に形成された、表面および裏面の間を電気的に結合する貫通結合部と、表面または裏面における貫通結合部の端部を露出する窪み部と、貫通結合部の端部に接して窪み部に形成された、他の基板と電気的に接触する部材となる接触部材と、を備えた半導体装置を提供する。 （もっと読む）

【課題】半導体基板に設けられる貫通孔および貫通電極の形成状態および出来映えを容易に確認可能にし、貫通孔および貫通電極の品質向上と、接続不良の早期発見を可能にする技術を提供する。
【解決手段】半導体基板１１と、半導体基板１１の表面に設けられた内部電極１２Ａおよび内部電極１２Ｂと、半導体基板１１を厚み方向に貫通して内部電極１２Ａに到達し、内部電極１２Ａと電気的に接続された第一の貫通電極１７Ａと、半導体基板１１および内部電極１２Ｂを厚み方向に貫通する第二の貫通電極１７Ｂと、半導体基板１１の裏面に設けられ、第一の貫通電極１７Ａと電気的に接続された金属配線１８とを備える。 （もっと読む）

【課題】プロセスの簡略化及び全体コストの低下が可能な、粘着性保護層を有する半導体ウェハを提供する。
【解決手段】粘着性保護層を有する半導体ウェハは、第１の表面１１とこれに対向する第２の表面１３を有する本体１５と、第２の表面１３に形成した複数の電極パッド１７と、本体１５の第２の表面１３及び複数の電極パッド１７上に形成した保護層１９とを含み、保護層１９の材料は感光性粘着剤、熱硬化性粘着剤、及び誘電材料を含む。保護層１９は、ウェハ表面における回路の大気中の水分や塵との接触を阻止できるだけではなく、パターニングや粘着が可能で、後工程において、保護層が有する粘着性を利用してウェハと回路基板を結合できるため、ウェハの所定の表面に粘着剤を塗布する必要がなく、パッケージングプロセスにおいてウェハと回路基板との結合工程を大幅に簡略化できる。 （もっと読む）

【課題】半導体基板の貫通電極の接続状態を、容易に検査し得る半導体装置を提供する。
【解決手段】半導体基板１に開口面積が大、中、小の少なくとも３種類の貫通孔３、４、５ａ、５ｂ、５ｃを形成する工程と、開口面積が異なる少なくとも３種類の貫通孔に導電層を形成し貫通電極４、５ａ、５ｂ、５ｃを作成する工程と、３種類の貫通電極のうち、開口面積が大の貫通孔を有する貫通電極及び小の貫通孔を有する貫通電極の接続抵抗をそれぞれ測定することにより貫通電極の接続状態を判定する工程と、を有する。 （もっと読む）

【課題】ワイヤーボンディング方式を採用する必要がなく、従ってワイヤーボンディング方式の作用に起因する問題がない、積層された複数個の半導体素子（６、１０１４）を供えた半導体装置を提供する。
【解決手段】各半導体素子自体と共に、基板（２）と最下層半導体素子（６）との間及び各半導体素子間に配設されている絶縁性接着フィルム（４、８、１２）に、独特な電気的接続手段を配設することによって、ワイヤーボンディング方式の必要性を回避する。 （もっと読む）

【課題】 圧電振動素子の大きさの影響を受けずに製造を容易とする。
【解決手段】 平面視四角形の容器体１０の一方の主面に設けられた凹部１３内に設けられている搭載パッド１４と圧電振動素子２０に設けられている励振電極２２と接続する引回しパターン２３とが導電性接着材Ｄで接合され、平面視四角形状の蓋体３０で容器体１０の凹部１３を気密封止した圧電振動子１００であって、圧電振動素子２０に設けられている引回しパターン２３が、圧電振動素子２０の両主面にのみ形成されている。 （もっと読む）

【課題】低抵抗であって小型化が可能な半導体装置及びその製造方法を提供すること。
【解決手段】半導体チップ１０に斜面部１４を形成し、半導体チップ１０の下面に複数の電極１１を設け、半導体チップ１０の上面に金属膜１５を蒸着させ、斜面部１４上の金属膜１５を第２電極１２とし、第１電極１１と対応するリードフレーム２０を接続し、第２電極１２と対応するリードフレーム２０とをストラップ１３で接続することで、第１電極１１及び第２電極１２とリードフレーム２０との導通路を形成する。 （もっと読む）