半導体装置及びその製造方法
【課題】低抵抗であって小型化が可能な半導体装置及びその製造方法を提供すること。
【解決手段】半導体チップ１０に斜面部１４を形成し、半導体チップ１０の下面に複数の電極１１を設け、半導体チップ１０の上面に金属膜１５を蒸着させ、斜面部１４上の金属膜１５を第２電極１２とし、第１電極１１と対応するリードフレーム２０を接続し、第２電極１２と対応するリードフレーム２０とをストラップ１３で接続することで、第１電極１１及び第２電極１２とリードフレーム２０との導通路を形成する。
【解決手段】半導体チップ１０に斜面部１４を形成し、半導体チップ１０の下面に複数の電極１１を設け、半導体チップ１０の上面に金属膜１５を蒸着させ、斜面部１４上の金属膜１５を第２電極１２とし、第１電極１１と対応するリードフレーム２０を接続し、第２電極１２と対応するリードフレーム２０とをストラップ１３で接続することで、第１電極１１及び第２電極１２とリードフレーム２０との導通路を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、薄型化及び小型化であって、抵抗の低減が可能な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
リチウム電池の保護回路や携帯電話等の小型の製品の回路基板には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体を用いた装置（半導体装置）が用いられている。このような製品は、その形状の小型化が要求されており、製品の小型化のためには、半導体装置を小型化する必要がある。
【０００３】
そこで、このような半導体装置１０１には、図１０に示すように、半導体チップ１１０をリードフレーム１２０のダイマウント部１２１に半田１３０等により固定配置される。さらに、半導体チップ１１０の電極１１１とリードフレーム１２０とを、例えば金製でφ２５〜４５μｍのワイヤ１４０をボールボンディング法にて接続し、リードフレーム１２０の末端周辺を残してエポキシ樹脂等の外殻部１５０で封止することで形成されている。
【０００４】
このような半導体装置１０１は、リードフレーム１２０の末端を回路基板に接合させることで製品に用いられる。しかし、現在、小型であって高性能の製品が要求されており、半導体装置１０１を用いた回路（以下、「半導体デバイス」）の性能向上の要求もされている。このため、半導体デバイスの性能向上のために、半導体装置を通過する導電路の抵抗及びインダクタンスを低下させることが必要となる。
【０００５】
このため、複数本のワイヤ１４０を用いて電極１１１とリードフレーム１２０とを接続する構成や、ワイヤ１４０の径をより太い太線（例えばφ７０μｍ）を用いる構成とすることで抵抗の低減を図る方法もある。
【０００６】
また、半導体チップの上面から銅板等の金属接続板（以下、「金属板」）を介してリードフレーム（端子、導電路等）に接続する方法が知られている（例えば特許文献１、２参照）。
【特許文献１】特開２０００−１１４４４５号公報
【特許文献２】特開２００２−０７６１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した半導体装置では問題があった。即ち、ボールボンディング法を用いてワイヤ１４０を半導体チップ１１０の上面に接続すると、ワイヤ１４０取り回し（ループ）の高さが半導体チップ１１０の上面より上方まで必要となる。このため、ループの高さ分、半導体装置１０１の高さが高くなる傾向にある。また、抵抗を低減するために複数本のワイヤや太線のワイヤを用いると、それに伴ってループ高さも高くなる。ループ高さが高くなると、これに伴って外殻部もより多く（高く）必要となるため、半導体装置が大きくなる虞がある。
【０００８】
また、半導体チップの上面からワイヤ又は金属板を介してリードフレームに接続すると、抵抗はワイヤ又は金属板の長さにより比例して増加する。このため、近年の半導体装置の小型化及び低抵抗化の要望に満足できない、という虞があった。
【０００９】
そこで本発明は、低抵抗であって小型化が可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
前記課題を解決し目的を達成するために、本発明の半導体装置及びその製造方法は次のように構成されている。
【００１１】
本発明の一態様として、第１の主面に設けられた複数の第１電極、前記第１の主面と相対向する第２の主面の周部に隣接し前記第２の主面から側面にかけて形成された斜面部、及び、前記斜面部に形成された第２電極を有する半導体チップと、前記第１の主面側に配置され、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材と、一端が前記第２電極に、他端が前記端子にそれぞれ接続される配線部材と、を備えることを特徴とする半導体装置が提供される。
【００１２】
本発明の一態様として、第１の主面に取り付けられた複数の第１電極、及び、前記第１の主面の相対向する第２の主面の周部に少なくとも１つ設けられた第２電極を有する半導体チップと、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材とを備え、一端が前記第２電極に、他端が前記端子に接続されるとともに、前記第２の主面に対して少なくとも１部が平行、又は、傾斜する形状に形成された配線部材を具備することを特徴とする半導体装置が提供される。
【００１３】
本発明の一態様として、半導体チップの第１の主面に複数の第１電極を設け、前記第１の主面に相対向する第２の主面の周部に、前記第２の主面から前記半導体チップの側面にかけて斜面部を形成し、この斜面部に第２電極を形成する工程と、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材の前記複数の第１電極とそれぞれ接続される前記端子に、前記第１電極を接続させる工程と、前記第２電極と前記第２電極に接続される端子とを、配線部材を介して接続する工程とを備えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、低抵抗であって小型化が可能な半導体装置及びその製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の第１の実施の形態に係る半導体装置１を図１〜７を用いて説明する。
図１は本発明の第１の実施の形態に係る半導体装置１の構成を模式的に示す断面図である。
【００１６】
図１に示すように、半導体装置１は、例えば半導体を材料とする電気回路素子（以下、「素子」）をその内部に有するＳｉ等で形成された半導体チップ１０と、この半導体チップ１０の第１の主面（以下、「下面」とする）に設けられた複数の第１電極１１と、半導体チップ１０の第２の主面（以下、「上面」とする）に設けられた第２電極１２と、第２電極１２に接続されたストラップ１３と、半導体チップ１０の下面側に配置され、これら第１電極１１及びストラップ１３とそれぞれ接続複数のリードフレーム（支持部材）２０とを備えている。また、半導体装置１は、複数のリードフレーム２０の外部と接続する一端を除いた全ての構成品を封止する、例えばトラスファーモールド方式により樹脂で形成された外殻部３０を備えている。
【００１７】
半導体チップ１０は、方形であって、上面の対向する一対の端部に斜面部１４を有している。なお、対向する一対の端部ではなく、一部又は上面の端部すべてに斜面部を有していてもよい。また、後述するように、半導体チップ１０は、素子を複数有するＳｉ等で形成されたウェハ６０に、素子を有する範囲でＶ字形のＶ溝６１を形成し、このＶ溝６１の中央から切断することで形成されている。
【００１８】
第１電極１１は、対応する複数のリードフレーム２０の一部に、端子として例えば導電性を有する銀ペースト３１を用いて融着されている。なお、銀ペースト３１に限らず、半田ペースト等を用いてもよい。
【００１９】
第２電極１２は、半導体チップ１０の上面に例えばＣＶＤ法により金を蒸着させること金属膜１５を形成し、半導体チップ１０の一方の斜面部１４に位置する金属膜１５を用いている。なお、第２電極１２は、他方の斜面部１４でもよい。また、金属膜１５は、ＣＶＤ法による蒸着で形成することに限定されることなく、鍍金法やスパッタ法、又は、ペースト塗布法等により形成してもよい。
【００２０】
ストラップ１３は、例えば、幅７００μｍ、厚さ１０００μｍ、その両端がそれぞれ第２電極１２及びリードフレーム２０に当接可能な長さの帯状であって、導電性材料、例えばＡｌにより形成されている。また、ストラップ１３は、ストラップ１３の両端がそれぞれ第２電極１２、及び、複数のリードフレーム２０の一部に、例えば超音波圧着法により固着することで第２電極１２とリードフレーム２０とを導通可能に接続している。
【００２１】
複数のリードフレーム２０は、半導体チップ１０を支持可能であるとともに、半導体チップ１０のソース、ドレイン、及び、ゲートのそれぞれと、プリント基板等の対応した回路とを導通可能な材料、例えば金属材料や鍍金材料により形成されている。また、半導体チップ１０を支持するだけに用いるリードフレーム２０には、セラミックス又は樹脂等の絶縁部材で形成されている。なお、具体的な形状、材質は、半導体チップ１０及びプリント基板により適宜変更可能であるため、詳細な説明は省略する。
【００２２】
また、半導体装置１は、例えば、半導体チップ１０の下面から複数の第１電極１１及び銀ペースト３１を介して接続された複数のリードフレーム２０が、ソース回路及びゲート回路として形成されている。半導体チップ１０上面から、第２電極１２及びストラップ１３を介して接続されたリードフレーム２０がドレイン回路として形成されている。なお、これらの回路構成は、その条件等により適宜変更可能であり、この構成に限定されるものではない。
【００２３】
次に、上述した半導体装置１の製造方法を、図１〜７を用いて説明する。
図２に示すように、まず、第１の工程として、例えばダイシングシート６２上に複数の第１電極１１を有するＳｉ等のウェハ６０を貼り付ける。次に、ウェハ６０の上面を、Ｖ字状の先端６４ａを有する押圧具６４を用いて押圧することで、ウェハ６０の上面にＶ字形のＶ溝６１を形成する。この際、ウェハ６０内部に設けられた素子がＶ溝６１とＶ溝６１との間（範囲内）に収まるようＶ溝６１を形成する。このＶ溝６１によりウェハ６０内の素子が区分けされる。これを、ウェハ６０内部に設けられた全ての素子が区分けできるように行う。なお、Ｖ溝６１の形成方向は、１方向に複数形成しても、交差する２方向に複数形成してもよい。
【００２４】
次に第２の工程として、図３に示すように、ダイシングシート６２に設けたウェハ６０を、ＣＶＤ装置を用いて、ウェハ６０の上面に金を蒸着させる。この蒸着により、Ｖ溝６１を含むウェハ６０上面に金属膜１５が形成される。
【００２５】
第３の工程として、図４に示すように、金属膜１５をウェハ６０の上面に蒸着後、切断冶具６５を用いてウェハ６０を切断する。このとき、Ｖ溝６１の中央に沿って切断することで、斜面部１４を有する半導体チップ１０を形成する。
【００２６】
次に、第４の工程として、第１電極１１に対応する複数のリードフレーム２０上に銀ペースト３１を塗布する。銀ペースト３１塗布後、ダイシングシート６２から離脱させた半導体チップ１０の第１電極１１を、対応するリードフレーム２０の銀ペースト３１上に配置（ブリッジ）する。さらに、この銀ペースト３１を加熱することで、第１電極１１とリードフレーム２０を接続し、半導体チップ１０とリードフレーム２０とを結合させ、リードフレーム２０により半導体チップ１０を支持する。
【００２７】
次に、第５の工程として、第２電極１２と対応するリードフレーム２０とをストラップ１３により接続させる。なお、ストラップ１３の両端をそれぞれ第２電極１２及びリードフレーム２０に当接させ、超音波及び圧力を印加することで圧着（超音波圧着）させる。
次に第６の工程として、トラスファーモールド方式により、リードフレーム２０の一端を除いた構成品を樹脂により封止することで、外殻部３０を形成する。
【００２８】
最後に第７の工程として、外殻部３０の外部に突出しているリードフレーム２０を、基板等に設ける形状に適宜成形及び切除等により成形する。これらの工程により、図１に示す半導体装置１が形成される。
【００２９】
このように構成された半導体装置１では、斜面部１４上に設けられた金属膜１５を第２電極１２とし、この第２電極１２からストラップ１３を介してリードフレーム２０への導通路を形成する。これにより、第２電極１２とリードフレーム２０とを接続するストラップ１３の長さを短くできる。即ち、ストラップ１３により形成された導通路も短くなり、導通路の抵抗が減少する。これにより、半導体装置１の抵抗、及び、インダクタンスを低減させることが可能となる。
【００３０】
また、半導体チップ１０の上面に導通路等を形成する構成品が配置されないため、半導体チップ１０から外殻部３０の外面までが薄くなる。さらに、ストラップ１３を斜面部１４に沿って斜めに設ければよいため、半導体チップ１０の側面方向に必要な外殻部３０の幅も少なくてよい。これにより、半導体装置１の薄型化及び小型化も可能となる。
【００３１】
上述したように、第１の実施の形態に係る電子部品の半導体装置１及び実装方法によれば、半導体チップ１０から端子までの導通路を短くすることで、抵抗及びインダクタンスを低減させるとともに、薄型化及び小型化が可能となる。
【００３２】
次に、第１の実施の形態の変形例に係る半導体装置１Ａについて図８を用いて説明する。
図８は本発明の第１の変形例に係る半導体装置１Ａを模式的に示す断面図である。なお、図８において図１〜７と同一機能部分には同一符号を付し、その詳細な説明は省略する。
【００３３】
図８に示すように、半導体装置１Ａは、半導体チップ１０と、この半導体チップ１０の上面に設けられた第２電極１２と、第２電極１２に接続されたワイヤ１６と、半導体チップ１０の下面側に設けられワイヤ１６と接続するリードフレーム２０とを有している。
【００３４】
ワイヤ１６は、例えば純度９９．９９％の高純度の金により形成されており、第２電極１２にボールボンディング法により接続されている。
【００３５】
このような構成の半導体装置１Ａでは、半導体チップ１０の斜面とリードフレーム２０との接続に必要なワイヤ１６が短くなる。これにより、ワイヤ１６による導通路の抵抗を低減させることが可能となる。さらに、必要なワイヤ１６が短くなるため、ワイヤ１６をループも小さくなる。さらに、ワイヤ１６を第２電極１２に設けることで、ワイヤ１６を設けるために必要な半導体チップ１０の上面方向のスペースが極力少なくて済む。これらのことにより、半導体装置１Ａの薄型化及び小型化が可能となる。
【００３６】
また、ワイヤ１６を接続させるボールボンディング法を行うための装置は、従来の装置をそのまま使用することが可能となるため、製造コストの低減にもなる。
【００３７】
上述したように、第１の変形例に係る半導体装置１Ａによれば、製造コストを低減するとともに、半導体装置１Ａの抵抗及びインダクタンスを減少させ、薄型化及び小型化が可能となる。
【００３８】
次に、第２の実施の形態に係る半導体装置１Ｂの説明を図９を用いて説明する。
図９は本発明の第２の実施の形態に係る半導体装置１Ｂを模式的に示す断面図である。なお、図９において図１〜９と同一機能部分には同一符号を付し、その詳細な説明は省略する。
【００３９】
図９に示すように、半導体装置１Ｂは、直方体の半導体チップ１７と、この半導体チップ１７の下面に設けられた複数の第１電極１１と、半導体チップ１７の上面に設けられた第２電極１８と、第２電極に設けられた連結部材１９と、半導体チップ１７の下面側に設けられ、これら第１電極１１及び第２電極１８とそれぞれ接続する複数のリードフレーム２０とを備えている。また、半導体装置１Ｂは、外殻部３０により封止されている。
【００４０】
連結部材１９は、連結部材１９の一端が第２電極１８に、他端がリードフレーム２０にそれぞれ超音波圧着法等により接続させることで第２電極１８とリードフレーム２０とを導通可能に形成されている。また、連結部材１９は、Ａｌ等により形成されている。
【００４１】
このように構成された半導体装置１Ｂでは、連結部材１９を短くすることが可能となり、抵抗及びインダクタンスを減少させる。また、第２電極１８とリードフレーム２０との接続に必要なスペースも少なくてよく、半導体装置１Ｂの薄型化及び小型化も可能となる。
【００４２】
なお、上述した発明の形態以外の変形例について説明する。例えば、上述した例では、複数の第１電極１１を半導体チップ１０、１７の下面に設けていたが、半導体チップ１０、１７の上面にゲート電極及びソース電極を設ける構成としても適用できる。このとき、半導体チップ１０、１７の下面においてドレインを設け、ゲート電極及びソース電極と半導体チップとの間に、ドレインと連続することを防ぐ絶縁膜を形成する。また、ゲート電極及びソース電極の上面に金属膜や斜面部等を設けることで、ストラップ１３や連結部材１９によりリードフレーム２０に接続可能となり、半導体チップの上方に必要なスペースを低減することが可能となる。また、半導体装置の薄型化とすることが可能となる。
【００４３】
また、上述した例では、リードフレーム２０と半導体チップ１０、１７との接続には、ストラップ１３又は連結部材１９を用いたが、これを、斜面部１４等に設けた金属膜１５に直接リードフレーム２０を接続する構成としてもよい。これにより、ストラップ１３又は連結部材１９を介さなくとも第２電極１０、１８と接続することができるため、構成品の数を低減させることが可能となり、製造コストの低減となる。
【００４４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態に係る半導体装置の構成を模式的に示す断面図。
【図２】同半導体装置の第１の製造工程を示す断面図。
【図３】同半導体装置の第２の製造工程を示す断面図。
【図４】同半導体装置の第３の製造工程を示す断面図。
【図５】同半導体装置の第４の製造工程を示す断面図。
【図６】同半導体装置の第５の製造工程を示す断面図。
【図７】同半導体装置の第６の製造工程を示す断面図。
【図８】本発明の第１の変形例に係る半導体装置の構成を模式的に示す断面図。
【図９】本発明の第２の実施の形態に係る半導体装置の構成を模式的に示す断面図。
【図１０】従来の半導体装置の構成を模式的に示す断面図。
【符号の説明】
【００４６】
１…半導体装置、１０…半導体チップ、１１…第１電極、１２…第２電極、１３…ストラップ（配線部材）、１４…斜面部、１５…金属膜、２０…リードフレーム（支持部材）、３０…外殻部、３１…銀ペースト。
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、薄型化及び小型化であって、抵抗の低減が可能な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
リチウム電池の保護回路や携帯電話等の小型の製品の回路基板には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体を用いた装置（半導体装置）が用いられている。このような製品は、その形状の小型化が要求されており、製品の小型化のためには、半導体装置を小型化する必要がある。
【０００３】
そこで、このような半導体装置１０１には、図１０に示すように、半導体チップ１１０をリードフレーム１２０のダイマウント部１２１に半田１３０等により固定配置される。さらに、半導体チップ１１０の電極１１１とリードフレーム１２０とを、例えば金製でφ２５〜４５μｍのワイヤ１４０をボールボンディング法にて接続し、リードフレーム１２０の末端周辺を残してエポキシ樹脂等の外殻部１５０で封止することで形成されている。
【０００４】
このような半導体装置１０１は、リードフレーム１２０の末端を回路基板に接合させることで製品に用いられる。しかし、現在、小型であって高性能の製品が要求されており、半導体装置１０１を用いた回路（以下、「半導体デバイス」）の性能向上の要求もされている。このため、半導体デバイスの性能向上のために、半導体装置を通過する導電路の抵抗及びインダクタンスを低下させることが必要となる。
【０００５】
このため、複数本のワイヤ１４０を用いて電極１１１とリードフレーム１２０とを接続する構成や、ワイヤ１４０の径をより太い太線（例えばφ７０μｍ）を用いる構成とすることで抵抗の低減を図る方法もある。
【０００６】
また、半導体チップの上面から銅板等の金属接続板（以下、「金属板」）を介してリードフレーム（端子、導電路等）に接続する方法が知られている（例えば特許文献１、２参照）。
【特許文献１】特開２０００−１１４４４５号公報
【特許文献２】特開２００２−０７６１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した半導体装置では問題があった。即ち、ボールボンディング法を用いてワイヤ１４０を半導体チップ１１０の上面に接続すると、ワイヤ１４０取り回し（ループ）の高さが半導体チップ１１０の上面より上方まで必要となる。このため、ループの高さ分、半導体装置１０１の高さが高くなる傾向にある。また、抵抗を低減するために複数本のワイヤや太線のワイヤを用いると、それに伴ってループ高さも高くなる。ループ高さが高くなると、これに伴って外殻部もより多く（高く）必要となるため、半導体装置が大きくなる虞がある。
【０００８】
また、半導体チップの上面からワイヤ又は金属板を介してリードフレームに接続すると、抵抗はワイヤ又は金属板の長さにより比例して増加する。このため、近年の半導体装置の小型化及び低抵抗化の要望に満足できない、という虞があった。
【０００９】
そこで本発明は、低抵抗であって小型化が可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
前記課題を解決し目的を達成するために、本発明の半導体装置及びその製造方法は次のように構成されている。
【００１１】
本発明の一態様として、第１の主面に設けられた複数の第１電極、前記第１の主面と相対向する第２の主面の周部に隣接し前記第２の主面から側面にかけて形成された斜面部、及び、前記斜面部に形成された第２電極を有する半導体チップと、前記第１の主面側に配置され、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材と、一端が前記第２電極に、他端が前記端子にそれぞれ接続される配線部材と、を備えることを特徴とする半導体装置が提供される。
【００１２】
本発明の一態様として、第１の主面に取り付けられた複数の第１電極、及び、前記第１の主面の相対向する第２の主面の周部に少なくとも１つ設けられた第２電極を有する半導体チップと、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材とを備え、一端が前記第２電極に、他端が前記端子に接続されるとともに、前記第２の主面に対して少なくとも１部が平行、又は、傾斜する形状に形成された配線部材を具備することを特徴とする半導体装置が提供される。
【００１３】
本発明の一態様として、半導体チップの第１の主面に複数の第１電極を設け、前記第１の主面に相対向する第２の主面の周部に、前記第２の主面から前記半導体チップの側面にかけて斜面部を形成し、この斜面部に第２電極を形成する工程と、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材の前記複数の第１電極とそれぞれ接続される前記端子に、前記第１電極を接続させる工程と、前記第２電極と前記第２電極に接続される端子とを、配線部材を介して接続する工程とを備えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、低抵抗であって小型化が可能な半導体装置及びその製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の第１の実施の形態に係る半導体装置１を図１〜７を用いて説明する。
図１は本発明の第１の実施の形態に係る半導体装置１の構成を模式的に示す断面図である。
【００１６】
図１に示すように、半導体装置１は、例えば半導体を材料とする電気回路素子（以下、「素子」）をその内部に有するＳｉ等で形成された半導体チップ１０と、この半導体チップ１０の第１の主面（以下、「下面」とする）に設けられた複数の第１電極１１と、半導体チップ１０の第２の主面（以下、「上面」とする）に設けられた第２電極１２と、第２電極１２に接続されたストラップ１３と、半導体チップ１０の下面側に配置され、これら第１電極１１及びストラップ１３とそれぞれ接続複数のリードフレーム（支持部材）２０とを備えている。また、半導体装置１は、複数のリードフレーム２０の外部と接続する一端を除いた全ての構成品を封止する、例えばトラスファーモールド方式により樹脂で形成された外殻部３０を備えている。
【００１７】
半導体チップ１０は、方形であって、上面の対向する一対の端部に斜面部１４を有している。なお、対向する一対の端部ではなく、一部又は上面の端部すべてに斜面部を有していてもよい。また、後述するように、半導体チップ１０は、素子を複数有するＳｉ等で形成されたウェハ６０に、素子を有する範囲でＶ字形のＶ溝６１を形成し、このＶ溝６１の中央から切断することで形成されている。
【００１８】
第１電極１１は、対応する複数のリードフレーム２０の一部に、端子として例えば導電性を有する銀ペースト３１を用いて融着されている。なお、銀ペースト３１に限らず、半田ペースト等を用いてもよい。
【００１９】
第２電極１２は、半導体チップ１０の上面に例えばＣＶＤ法により金を蒸着させること金属膜１５を形成し、半導体チップ１０の一方の斜面部１４に位置する金属膜１５を用いている。なお、第２電極１２は、他方の斜面部１４でもよい。また、金属膜１５は、ＣＶＤ法による蒸着で形成することに限定されることなく、鍍金法やスパッタ法、又は、ペースト塗布法等により形成してもよい。
【００２０】
ストラップ１３は、例えば、幅７００μｍ、厚さ１０００μｍ、その両端がそれぞれ第２電極１２及びリードフレーム２０に当接可能な長さの帯状であって、導電性材料、例えばＡｌにより形成されている。また、ストラップ１３は、ストラップ１３の両端がそれぞれ第２電極１２、及び、複数のリードフレーム２０の一部に、例えば超音波圧着法により固着することで第２電極１２とリードフレーム２０とを導通可能に接続している。
【００２１】
複数のリードフレーム２０は、半導体チップ１０を支持可能であるとともに、半導体チップ１０のソース、ドレイン、及び、ゲートのそれぞれと、プリント基板等の対応した回路とを導通可能な材料、例えば金属材料や鍍金材料により形成されている。また、半導体チップ１０を支持するだけに用いるリードフレーム２０には、セラミックス又は樹脂等の絶縁部材で形成されている。なお、具体的な形状、材質は、半導体チップ１０及びプリント基板により適宜変更可能であるため、詳細な説明は省略する。
【００２２】
また、半導体装置１は、例えば、半導体チップ１０の下面から複数の第１電極１１及び銀ペースト３１を介して接続された複数のリードフレーム２０が、ソース回路及びゲート回路として形成されている。半導体チップ１０上面から、第２電極１２及びストラップ１３を介して接続されたリードフレーム２０がドレイン回路として形成されている。なお、これらの回路構成は、その条件等により適宜変更可能であり、この構成に限定されるものではない。
【００２３】
次に、上述した半導体装置１の製造方法を、図１〜７を用いて説明する。
図２に示すように、まず、第１の工程として、例えばダイシングシート６２上に複数の第１電極１１を有するＳｉ等のウェハ６０を貼り付ける。次に、ウェハ６０の上面を、Ｖ字状の先端６４ａを有する押圧具６４を用いて押圧することで、ウェハ６０の上面にＶ字形のＶ溝６１を形成する。この際、ウェハ６０内部に設けられた素子がＶ溝６１とＶ溝６１との間（範囲内）に収まるようＶ溝６１を形成する。このＶ溝６１によりウェハ６０内の素子が区分けされる。これを、ウェハ６０内部に設けられた全ての素子が区分けできるように行う。なお、Ｖ溝６１の形成方向は、１方向に複数形成しても、交差する２方向に複数形成してもよい。
【００２４】
次に第２の工程として、図３に示すように、ダイシングシート６２に設けたウェハ６０を、ＣＶＤ装置を用いて、ウェハ６０の上面に金を蒸着させる。この蒸着により、Ｖ溝６１を含むウェハ６０上面に金属膜１５が形成される。
【００２５】
第３の工程として、図４に示すように、金属膜１５をウェハ６０の上面に蒸着後、切断冶具６５を用いてウェハ６０を切断する。このとき、Ｖ溝６１の中央に沿って切断することで、斜面部１４を有する半導体チップ１０を形成する。
【００２６】
次に、第４の工程として、第１電極１１に対応する複数のリードフレーム２０上に銀ペースト３１を塗布する。銀ペースト３１塗布後、ダイシングシート６２から離脱させた半導体チップ１０の第１電極１１を、対応するリードフレーム２０の銀ペースト３１上に配置（ブリッジ）する。さらに、この銀ペースト３１を加熱することで、第１電極１１とリードフレーム２０を接続し、半導体チップ１０とリードフレーム２０とを結合させ、リードフレーム２０により半導体チップ１０を支持する。
【００２７】
次に、第５の工程として、第２電極１２と対応するリードフレーム２０とをストラップ１３により接続させる。なお、ストラップ１３の両端をそれぞれ第２電極１２及びリードフレーム２０に当接させ、超音波及び圧力を印加することで圧着（超音波圧着）させる。
次に第６の工程として、トラスファーモールド方式により、リードフレーム２０の一端を除いた構成品を樹脂により封止することで、外殻部３０を形成する。
【００２８】
最後に第７の工程として、外殻部３０の外部に突出しているリードフレーム２０を、基板等に設ける形状に適宜成形及び切除等により成形する。これらの工程により、図１に示す半導体装置１が形成される。
【００２９】
このように構成された半導体装置１では、斜面部１４上に設けられた金属膜１５を第２電極１２とし、この第２電極１２からストラップ１３を介してリードフレーム２０への導通路を形成する。これにより、第２電極１２とリードフレーム２０とを接続するストラップ１３の長さを短くできる。即ち、ストラップ１３により形成された導通路も短くなり、導通路の抵抗が減少する。これにより、半導体装置１の抵抗、及び、インダクタンスを低減させることが可能となる。
【００３０】
また、半導体チップ１０の上面に導通路等を形成する構成品が配置されないため、半導体チップ１０から外殻部３０の外面までが薄くなる。さらに、ストラップ１３を斜面部１４に沿って斜めに設ければよいため、半導体チップ１０の側面方向に必要な外殻部３０の幅も少なくてよい。これにより、半導体装置１の薄型化及び小型化も可能となる。
【００３１】
上述したように、第１の実施の形態に係る電子部品の半導体装置１及び実装方法によれば、半導体チップ１０から端子までの導通路を短くすることで、抵抗及びインダクタンスを低減させるとともに、薄型化及び小型化が可能となる。
【００３２】
次に、第１の実施の形態の変形例に係る半導体装置１Ａについて図８を用いて説明する。
図８は本発明の第１の変形例に係る半導体装置１Ａを模式的に示す断面図である。なお、図８において図１〜７と同一機能部分には同一符号を付し、その詳細な説明は省略する。
【００３３】
図８に示すように、半導体装置１Ａは、半導体チップ１０と、この半導体チップ１０の上面に設けられた第２電極１２と、第２電極１２に接続されたワイヤ１６と、半導体チップ１０の下面側に設けられワイヤ１６と接続するリードフレーム２０とを有している。
【００３４】
ワイヤ１６は、例えば純度９９．９９％の高純度の金により形成されており、第２電極１２にボールボンディング法により接続されている。
【００３５】
このような構成の半導体装置１Ａでは、半導体チップ１０の斜面とリードフレーム２０との接続に必要なワイヤ１６が短くなる。これにより、ワイヤ１６による導通路の抵抗を低減させることが可能となる。さらに、必要なワイヤ１６が短くなるため、ワイヤ１６をループも小さくなる。さらに、ワイヤ１６を第２電極１２に設けることで、ワイヤ１６を設けるために必要な半導体チップ１０の上面方向のスペースが極力少なくて済む。これらのことにより、半導体装置１Ａの薄型化及び小型化が可能となる。
【００３６】
また、ワイヤ１６を接続させるボールボンディング法を行うための装置は、従来の装置をそのまま使用することが可能となるため、製造コストの低減にもなる。
【００３７】
上述したように、第１の変形例に係る半導体装置１Ａによれば、製造コストを低減するとともに、半導体装置１Ａの抵抗及びインダクタンスを減少させ、薄型化及び小型化が可能となる。
【００３８】
次に、第２の実施の形態に係る半導体装置１Ｂの説明を図９を用いて説明する。
図９は本発明の第２の実施の形態に係る半導体装置１Ｂを模式的に示す断面図である。なお、図９において図１〜９と同一機能部分には同一符号を付し、その詳細な説明は省略する。
【００３９】
図９に示すように、半導体装置１Ｂは、直方体の半導体チップ１７と、この半導体チップ１７の下面に設けられた複数の第１電極１１と、半導体チップ１７の上面に設けられた第２電極１８と、第２電極に設けられた連結部材１９と、半導体チップ１７の下面側に設けられ、これら第１電極１１及び第２電極１８とそれぞれ接続する複数のリードフレーム２０とを備えている。また、半導体装置１Ｂは、外殻部３０により封止されている。
【００４０】
連結部材１９は、連結部材１９の一端が第２電極１８に、他端がリードフレーム２０にそれぞれ超音波圧着法等により接続させることで第２電極１８とリードフレーム２０とを導通可能に形成されている。また、連結部材１９は、Ａｌ等により形成されている。
【００４１】
このように構成された半導体装置１Ｂでは、連結部材１９を短くすることが可能となり、抵抗及びインダクタンスを減少させる。また、第２電極１８とリードフレーム２０との接続に必要なスペースも少なくてよく、半導体装置１Ｂの薄型化及び小型化も可能となる。
【００４２】
なお、上述した発明の形態以外の変形例について説明する。例えば、上述した例では、複数の第１電極１１を半導体チップ１０、１７の下面に設けていたが、半導体チップ１０、１７の上面にゲート電極及びソース電極を設ける構成としても適用できる。このとき、半導体チップ１０、１７の下面においてドレインを設け、ゲート電極及びソース電極と半導体チップとの間に、ドレインと連続することを防ぐ絶縁膜を形成する。また、ゲート電極及びソース電極の上面に金属膜や斜面部等を設けることで、ストラップ１３や連結部材１９によりリードフレーム２０に接続可能となり、半導体チップの上方に必要なスペースを低減することが可能となる。また、半導体装置の薄型化とすることが可能となる。
【００４３】
また、上述した例では、リードフレーム２０と半導体チップ１０、１７との接続には、ストラップ１３又は連結部材１９を用いたが、これを、斜面部１４等に設けた金属膜１５に直接リードフレーム２０を接続する構成としてもよい。これにより、ストラップ１３又は連結部材１９を介さなくとも第２電極１０、１８と接続することができるため、構成品の数を低減させることが可能となり、製造コストの低減となる。
【００４４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態に係る半導体装置の構成を模式的に示す断面図。
【図２】同半導体装置の第１の製造工程を示す断面図。
【図３】同半導体装置の第２の製造工程を示す断面図。
【図４】同半導体装置の第３の製造工程を示す断面図。
【図５】同半導体装置の第４の製造工程を示す断面図。
【図６】同半導体装置の第５の製造工程を示す断面図。
【図７】同半導体装置の第６の製造工程を示す断面図。
【図８】本発明の第１の変形例に係る半導体装置の構成を模式的に示す断面図。
【図９】本発明の第２の実施の形態に係る半導体装置の構成を模式的に示す断面図。
【図１０】従来の半導体装置の構成を模式的に示す断面図。
【符号の説明】
【００４６】
１…半導体装置、１０…半導体チップ、１１…第１電極、１２…第２電極、１３…ストラップ（配線部材）、１４…斜面部、１５…金属膜、２０…リードフレーム（支持部材）、３０…外殻部、３１…銀ペースト。
【特許請求の範囲】
【請求項１】
第１の主面に設けられた複数の第１電極、前記第１の主面と相対向する第２の主面の周部に隣接し前記第２の主面から側面にかけて形成された斜面部、及び、前記斜面部に形成された第２電極を有する半導体チップと、
前記第１の主面側に配置され、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材と、
一端が前記第２電極に、他端が前記端子にそれぞれ接続される配線部材と、
を備えることを特徴とする半導体装置。
【請求項２】
前記支持部材は、リードフレームであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部材は、線状部材、板状部材又は帯状部材であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
第１の主面に取り付けられた複数の第１電極、及び、前記第１の主面の相対向する第２の主面の周部に少なくとも１つ設けられた第２電極を有する半導体チップと、
前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材とを備え、
一端が前記第２電極に、他端が前記端子に接続されるとともに、前記第２の主面に対して少なくとも１部が平行、又は、傾斜する形状に形成された配線部材を具備することを特徴とする半導体装置。
【請求項５】
半導体チップの第１の主面に複数の第１電極を設け、前記第１の主面に相対向する第２の主面の周部に、前記第２の主面から前記半導体チップの側面にかけて斜面部を形成し、この斜面部に第２電極を形成する工程と、
前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材の前記複数の第１電極とそれぞれ接続される前記端子に、前記第１電極を接続させる工程と、
前記第２電極と前記第２電極に接続される端子とを、配線部材を介して接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１】
第１の主面に設けられた複数の第１電極、前記第１の主面と相対向する第２の主面の周部に隣接し前記第２の主面から側面にかけて形成された斜面部、及び、前記斜面部に形成された第２電極を有する半導体チップと、
前記第１の主面側に配置され、前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材と、
一端が前記第２電極に、他端が前記端子にそれぞれ接続される配線部材と、
を備えることを特徴とする半導体装置。
【請求項２】
前記支持部材は、リードフレームであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部材は、線状部材、板状部材又は帯状部材であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
第１の主面に取り付けられた複数の第１電極、及び、前記第１の主面の相対向する第２の主面の周部に少なくとも１つ設けられた第２電極を有する半導体チップと、
前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材とを備え、
一端が前記第２電極に、他端が前記端子に接続されるとともに、前記第２の主面に対して少なくとも１部が平行、又は、傾斜する形状に形成された配線部材を具備することを特徴とする半導体装置。
【請求項５】
半導体チップの第１の主面に複数の第１電極を設け、前記第１の主面に相対向する第２の主面の周部に、前記第２の主面から前記半導体チップの側面にかけて斜面部を形成し、この斜面部に第２電極を形成する工程と、
前記複数の第１電極及び前記第２電極にそれぞれ接続される複数の端子を有する支持部材の前記複数の第１電極とそれぞれ接続される前記端子に、前記第１電極を接続させる工程と、
前記第２電極と前記第２電極に接続される端子とを、配線部材を介して接続する工程とを備えることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−２９４２１９（Ｐ２００８−２９４２１９Ａ）
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願番号】特願２００７−１３８１２６（Ｐ２００７−１３８１２６）
【出願日】平成１９年５月２４日（２００７．５．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願日】平成１９年５月２４日（２００７．５．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]