【課題】 実装基板上の小型の半導体チップの位置および姿勢を自律的に制御する方法を提供する。
【解決手段】 チップ化された半導体チップを基板の電極に所望の位置および姿勢に搬送する半導体チップ搬送アライメント方法において、半導体チップの表面の電極を除く領域に、親水性材料からなる層と撥水性材料からなる層を分割して設け、半導体チップを液滴に含ませて実装基板の電極に搬送し、半導体チップを実装基板の電極に接続する工程とから構成され、これら上記の工程中で半導体チップが実装基板との相対位置、姿勢を半導体チップの親水性材料・撥水性材料と液滴との作用により自律的にアライメントを制御する。 （もっと読む）

【課題】大きさの異なる２個の半導体チップを隣接させてもアンダーフィルの流入量が過不足することを防止する。
【解決手段】本発明の半導体チップモジュール１は、配線板２上に、平面視大小異なる半導体チップ３、４、アンダーフィル５、アンダーフィル５の流出をせき止める１個の囲い６Ａを備える。囲い６Ａはアンダーフィル５の注入口７および半導体チップ３にのみアンダーフィル５を供給する溜池部８を有する。注入口７は、半導体チップ３、４の対向辺３ａ、４ａと囲い６Ａの一部６Ａａにより囲まれた領域からなる。溜池部は、半導体チップ３の対向辺３ａの一部３ｂと囲い６Ａの一部６Ａａにより囲まれた領域からなる。 （もっと読む）

【課題】複数の半導体素子で構成された半導体装置の生産時及び基板実装状態における不良発生に対して個々の半導体素子の諸特性を容易に検査することができ、良好な品質管理及び確実な不良解析を実現することが可能な半導体装置を提供することにある。
【解決手段】半導体装置３０の単体状態においては複数の半導体素子が夫々電気的に独立した結線構造を呈しており、各半導体素子に個別に通電することにより諸特性を検査、解析することが可能となり、半導体装置３０が実装されてなる半導体装置モジュール５５の状態においては複数の半導体素子による並列回路からなる結線構造を呈しており、半導体装置実装用基板に設けられた一対のはんだ接合用電極パッド間４４ａ、４４ｂに電圧を印加することにより全ての半導体素子を駆動させることが可能となる。 （もっと読む）

【課題】本発明の目的は信頼性の高い電子部品実装装置を提供することである。本発明の他の目的は保護シートの劣化の少ない電子部品実装装置を提供することである。本発明の更に他の目的は保護シートの高寿命化を可能にする電子部品実装装置を提供することである。
【解決手段】加熱した加圧部材と保護シートが密着した状態で装置が停止したとき、停止した状態が一定時間経過したことをきっかけとして、加圧ヘッドと保護シートの距離を離す。加圧部材と保護シートが密着していることを検知し、それが一定時間継続されたことをきっかけとし、加圧部材と保護シートを離すシステム。 （もっと読む）

【課題】サーマルヘッドにおいてドライバーＩＣと基板との電気的接続の信頼性を確保する。
【解決手段】発熱素子１４５が配置される基板１１０とドライバーＩＣ１２０とを有するサーマルヘッド１であって、前記ドライバーＩＣ１２０は、樹脂突起１３１と前記樹脂突起１３１に形成される接続端子１３５ａを備えた第１の接続端子列１３７ａと、前記第１の接続端子列１３７ａより少ない数の接続端子１３５ｂを備えた第２の接続端子列１３７ｂとを備え、前記基板１１０は、接続端子１３５に接続される複数の実装端子１１５，１１６を備え、前記ドライバーＩＣ１２０は、前記接続端子１３５が絶縁接着層１５０を介して前記実装端子１１５，１１６に固定されており、前記実装端子１１５，１１６は、面積が前記第１の接続端子列１３７ａの中央部に対応する前記実装端子１１５の面積を基本として、それより大きい複数の異なる面積に形成されている。 （もっと読む）

【課題】同時に複数電極を接合する電子部品実装において、複数電極に対して温度均一性が保障されない対象であっても、接合不良を検出できる電子部品実装装置及び接合不良検出方法を提供することを目的とする。
【解決手段】複数電極を有する基板８と複数電極を有するＩＣ７を加熱加圧接合する過程において、任意の複数位置の基板下面温度を測定する温度計を備えることにより、接合中の接合不良を精度良く検知することが可能である。また、複数ＩＣを同時に圧着するような場合にも個別に接合状態を把握することが可能となり、接合中に接合不良を精度良く検知することが可能である。 （もっと読む）

【課題】受動素子と能動素子とが同一のベース配線層に内蔵された構造の電子部品モジュールを簡略な製造プロセスで製造することができる電子部品モジュールの製造方法を提供することを目的とする。
【解決手段】受動素子としてのＣＲ部品９と能動素子としてのＩＣチップ８とを同一のベース配線層１に装着した構成の電子部品モジュール１５の製造に際し、ベース配線層１の回路形成面２ａに半田粒子７を含んだ接着剤層５Ａを形成し、ＩＣチップ８を先にベース配線層１に搭載して熱圧着した後にＣＲ部品９を接着剤層５Ａによってベース配線層１に接着し、その後に封止樹脂層を形成するための熱硬化シート１２をＣＲ部品９とＩＣチップ８が接着されたベース配線層１の回路形成面２ａに貼り合わせて熱圧着を行って、接着剤層５Ａの硬化およびこの接着剤層５Ａに含まれた半田粒子７の溶融を同時に行う。 （もっと読む）

【課題】受動素子と能動素子とが同一のベース配線層に内蔵された構造の電子部品モジュールを簡略な製造プロセスで製造することができる電子部品モジュールの製造方法を提供することを目的とする。
【解決手段】受動素子としてのＣＲ部品９と能動素子としてのＩＣチップ８とを同一のベース配線層１に装着した構成の電子部品モジュール１５の製造に際し、ベース配線層１の回路形成面２ａに半田粒子７を含んだ接着剤層５Ａを形成し、ＣＲ部品９を先に搭載した後にＩＣチップ８をベース配線層１に搭載して接着剤層５Ａによってベース配線層１に接着し、その後に封止樹脂層を形成するための熱硬化シート１２をＣＲ部品９とＩＣチップ８が接着されたベース配線層１の回路形成面２ａに貼り合わせて熱圧着を行って、接着剤層５Ａの硬化およびこの接着剤層５Ａに含まれた半田粒子７の溶融を同時に行う。 （もっと読む）

【課題】電子デバイス及びベース絶縁層の両方に損傷を与えることなく、電子デバイスをベース絶縁層から回収する方法を提供する。
【解決手段】電子デバイス１８に第１の金属層２４を適用する段階であって、電子デバイス１８は１以上のＩ／Ｏコンタクト２３を含み、第１の金属層２４はＩ／Ｏコンタクト２３の表面上に配置される段階と、電子デバイス１８に取外し可能な層２６を適用する段階とを含んでいる。取外し可能な層２６は第１の金属層２４に隣接して配置される。電子デバイス１８又はベース絶縁層１０に接着剤層１６が適用される。接着剤層１６を用いて電子デバイス１８はベース絶縁層１０に固定される。第１の金属層２４及び取外し可能な層２６は電子デバイス１８とベース絶縁層１０との間に配設される。 （もっと読む）

【課題】良好なコプラナリティを有して歩留まりが高く、また低コストなパッケージスタック型に積層可能な実装構造体を提供し、さらには本実装構造体を適用することにより、高機能化や小型化を図った低コストの電子機器を提供する。
【解決手段】半導体パッケージ５０の下面のはんだバンプ５が可撓性配線基板７の電極に溶融接続されており、半導体パッケージ５０の側面および外部端子形成面とは表裏反対面を取り囲むように構成され、突出部９ａを有する支持体９を備え、支持体９の側面の一部、及び上面の一部を可撓性配線基板７で包み込むように接着固定され、半導体パッケージ５０の上面に電極が形成された実装構造体６０とする。 （もっと読む）

【課題】電極数を極力低減すると共に、実装時に実装基板との平行度を保って接続不良の防止を図り、且つ半導体回路の破壊をも抑制した半導体チップを提供すること。
【解決手段】例えば、所定の間隙を持って対向させた各メモリバンク２２Ａ〜２２Ｄ間により形成された十字状の接続バンプ配置領域２３が設けられている。そして、十字状の接続バンプ配置領域２３における領域２３Ａに、信号入出力用接続バンプ２１Ａ（第１の電極）が群をなして配設させている。一方で、当該信号入出力用接続バンプ２１Ａが群をなす領域２３Ａに直交する領域２３Ｂ内に電力・接地用接続バンプ２１Ｂの群を配設させることで、記憶装置チップ２０を配線チップ１０に実装した際、当該記憶装置チップ２０が傾くのを当該電力・接地用接続バンプ２１Ｂが支持し（半田を介して支持し）、最小限のバンプ数で平行度が保たれる。このように、例えば記憶装置チップ２０を構成する。 （もっと読む）

【課題】実装基板上に配置された、互いに厚みが異なる第１及び第２の半導体装置と、第１及び第２の半導体装置の頂部表面にそれぞれ形成された第１の端子電極及び第２の端子電極を相互に接続する導体パターンを有する配線用基板と、を有する電子装置において、製造プロセスを煩雑化することなく、高周波特性のばらつきを抑制できる電子装置を提供する。
【解決手段】電子装置１０では、導体パターン２１上に形成されたバンプ電極２５の段数と、導体パターン２２上に形成されたバンプ電極２５の段数とが異なる。導体パターン２１上に形成されたバンプ電極２５の頂部と導体パターン２２上に形成されたバンプ電極２５の頂部とが同じ高さにある。 （もっと読む）

パッケージ・オン・パッケージ（ＰＯＰ）セキュア・モジュールは、ＢＧＡメッシュ・キャップと、第１のＢＧＡパッケージと、第２のＢＧＡパッケージとを備えている。第１のＢＧＡパッケージは、第１の集積回路（例えば不正行為検出論理を備えたマイクロコントローラ）を備えている。第２のＢＧＡパッケージは、第２の集積回路（例えばメモリ）を備えている。第２のＢＧＡパッケージは、第１のＢＧＡパッケージにピギー・バックで取り付けられており、また、ＢＧＡメッシュ・キャップは、第２のＢＧＡパッケージにピギー・バックで取り付けられている。ＢＧＡメッシュ・キャップのプリント回路板基板部材は、埋設反不正行為メッシュを備えている。このメッシュは、モジュール内で、保護された方法で第１の集積回路に接続されている。モジュールが使用されると、下方に位置しているプリント回路板に埋め込まれたメッシュがＢＧＡキャップ・メッシュに結合され、したがってこれらの反不正行為メッシュの両方が不正行為検出論理によって制御される。
（もっと読む）

【課題】複数個の半導体素子を高密度に実装可能な電子回路実装構造体を提供する。
【解決手段】半導体素子１１の主面の周縁部を構成する４つの辺部のうち、半導体素子１１の長手方向に直交する方向おいて対向する２つの辺部（所定の辺部）には、バンプ１２を３列構成で、千鳥状に配列し、半導体素子１１の長手方向において対向する２つの辺部（他の辺部）には、バンプ１２を２列構成で、かつ千鳥状に配列して、バンプ１２の列数が少ない辺部からの樹脂接着層１６の樹脂のはみ出し量が、バンプ１２の列数が多い辺部からのはみ出し量よりも大きくなるようにするとともに、各半導体素子１１ａ〜１１ｆを、樹脂接着層１６の樹脂のはみ出し量が小さい所定の辺部同士が隣接する配置で実装した。 （もっと読む）

【課題】スタック実装における実装タクトを短縮する部品実装装置および部品実装方法を提供する。
【解決手段】基板１に第１の部品３と第２の部品５をスタック実装するため、まず第１収納部４からピックアップした第１の部品３を転写部７に移送し（矢印ａ）、第１の部品３に溶剤を転写させた後に第２の収納部６に移送し（矢印ｂ）、トレイ６ａに収納された状態の第２の部品５に実装する。第２の部品５に複数の第１の部品３を実装する必要があるときは、全ての第１の部品３の実装が完了した段階で既に実装された第１の部品３とともにピックアップした第２の部品５を基板保持部に移送し（矢印ｃ）、基板１に実装する。 （もっと読む）

【課題】半導体部品を回路基板上に容易に実装することができ、且つ回路基板からの半導体部品の取り外しも容易な半導体部品の実装構造及び実装方法を提供する。
【解決手段】ＢＧＡ型半導体部品１の底面に複数のはんだバンプ１２を突設させ、回路基板３に、はんだバンプ１２を挿入可能な開口径を有するとともに、はんだバンプ１２と同じ間隔で形成され、当該回路基板３の厚さ方向に貫通する複数のスルーホール３１を備え、はんだバンプ１２をスルーホール３１に挿入させ、次いで、回路基板３の底面側から加熱することによりはんだバンプ１２を溶解させて、ＢＧＡ型半導体部品１を回路基板３に溶着する。 （もっと読む）

【課題】モジュール型センサアセンブリ及びその製作方法を提供する。
【解決手段】モジュール型センサアセンブリ（１０）並びにモジュール型センサアセンブリ（１０）の製作方法（７０）を提供する。モジュール型センサアセンブリ（１０）は、電子素子アレイ（１４）とスタック式構成で結合させたセンサアレイ（１２）を含む。センサアレイ（１２）は、その各々が複数のセンササブアレイ（１８）を備えた複数のセンサモジュール（２２）を備える。電子素子アレイ（１４）は、その各々が複数の集積回路チップ（２０）を備えた複数の集積回路モジュール（２４）を備える。センサモジュール（２２）は、フリップチップテクノロジーを介して電子素子モジュール（２４）と結合させることがある。 （もっと読む）

【課題】半導体実装基板において、落下時などにシリコン基板２ａと樹脂膜２ｂとの界面２ｅ部分で剥離が発生。
【解決手段】電子部品３を半導体素子２の角部６近傍に装着することによって、基板１２と半導体素子２との間に充填した樹脂５を半導体素子２と電子部品３との間の隙間１４へ這い上がらせ、界面２ｅを樹脂５で覆うようにするものである。これにより、界面２ｅが樹脂５で覆われるので、落下などに強くなり、剥離などが発生し難くできる。 （もっと読む）

【課題】基板における所定の位置に各々装着されているべき複数の電子部品が実際にそれらの位置に各々装着されているか否かを、正確かつ短時間に検査することである。
【解決手段】複数のチップ２が装着されているべき基板１の画像情報を取得し、所定のしきい値ＴＨ１によって画像情報を２値化して２値化データを取得し、２値化データに基づいてチップ２に相当すると判断される候補領域を取得し、所定のしきい値ＴＨ１を変更して新たなしきい値ＴＨ２を設定する。そして、新たなしきい値ＴＨ２を使用して新たな２値化データを取得し、新たな候補領域を取得し、新たな候補領域を直前の候補領域に結合し、新たなしきい値ＴＨ３を設定するという各工程からなるループを行う。このループを、複数のチップ２のすべてについて所定の位置に各々装着されているか否かを検出するまで繰り返す。 （もっと読む）

【課題】高さの異なる複数の電子部品を一度に基材に接続できる電子部品の接続方法を提供する。
【解決手段】第１電極３１ａが形成された第１面３０ａと第１面の反対側に平行に設けられた第２面３０ｂとを有し第１電極表面から第２面までの距離がａである第１部品３０と、第２電極４１ａが形成された第３面４０ａと第３面の反対側に平行に設けられた第４面４０ｂとを有し第２電極表面から第４面までの距離がｂ（ａ＞ｂ）である第２部品４０とを、第１電極に接続する第１ランド１１ａと第２電極に接続する第２ランド１２ａとが形成された第５面を有する基材１０に接続する際、一側に第２面に当接する第６面８１と第４面に当接する第７面８２とを有し他側に第６面及び第７面に平行な第８面８０ｂを有し第６面と第８面との距離がｃ、第７面と第８面との距離がｄ（ｃ＜ｄ）であり、（ｄ−ｃ）が（ａ−ｂ）と略等しい押圧手段８０を用いる。 （もっと読む）