【課題】予め定めた形状にパターニングされた導電層の上下に配置されている絶縁層のそれぞれにコンタクトホールを形成し、これらコンタクトホールを介して互いに異なる層として形成された２つの導電層を互いに電気的に接続する場合であっても、導電不良が生じ難い多層膜の形成方法及び表示パネルの製造方法を提供する。
【解決手段】基板２上に成膜された第１導電層４０上に第１絶縁層２０を成膜し、前記第１絶縁層２０上に第２導電層４１を成膜し、前記成膜した第２導電層４１をパターニングし、パターニングされた前記第２導電層４１を覆うように前記基板２上に第２絶縁層２５を成膜し、前記第２絶縁層２５上に該第２絶縁層２５よりもエッチング速度が速い第３絶縁層２６を成膜し、前記第１絶縁層２０、前記第２絶縁層２５及び前記第３絶縁層２６に対して前記第１導電層４０の少なくとも一部を露出させるコンタクトホールを一括形成する。 （もっと読む）

【課題】チャネル部分へのC原子の偏積と酸化膜内へのC原子の蓄積を独立に制御かつ低減する。
【解決手段】半導体基板の表面を熱酸化して、薄い熱酸化膜を成長させ、所望の二酸化ケイ素SiO₂絶縁膜厚＝前記熱酸化膜の膜厚＋堆積したシリコン膜厚の100/44倍、の関係になるようにして求めた膜厚のシリコンを、熱酸化膜の上に堆積する。この堆積したシリコンを熱酸化することにより、所望の膜厚の二酸化ケイ素SiO₂絶縁膜を得る。この二酸化ケイ素SiO₂絶縁膜の上に、ゲート電極をデポジションしてパターニングし、かつ、ソースドレイン形成をする。 （もっと読む）

【課題】形成する薄膜の下地との界面の膜質向上、膜質制御を可能にする。
【解決手段】処理室内に載置された基板の表面に、第１の元素を含む第１の処理ガス及び第２の元素を含む第２の処理ガスを交互に供給して第１の薄膜を形成し、第１の元素を含み第１の処理ガスと異なる元素成分を有する第３の処理ガスを交互に供給して第１の薄膜の上に第１の薄膜と同じ元素成分を有する第２の薄膜を形成する。 （もっと読む）

【課題】効率的に薄膜形成装置を洗浄することができる薄膜形成装置の洗浄方法等を提供する。
【解決手段】まず、反応管２にフッ化水素を含むクリーニングガスを供給して、装置内部に付着した付着物を除去する。次に、反応管２に酸素ラジカルを供給して装置内部に付着した珪フッ化物を酸化する酸化工程を実行する。続いて、反応管２にフッ化水素を含むクリーニングガスを供給して酸化された珪フッ化物を除去する酸化物除去工程を実行する。そして、この酸化工程と酸化物除去工程とを複数回繰り返す。これにより、効率的に薄膜形成装置１が洗浄される。 （もっと読む）

【課題】配線材料の拡散を抑えながら、金属配線の微細化を図ることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程（ａ）と、層間絶縁膜に配線を形成する工程（ｂ）と、配線の上面及び層間絶縁膜の上面に有機溶液を塗布する工程（ｃ）と、工程（ｃ）の後に、配線の上面及び層間絶縁膜の上面にシリル化溶液を塗布する工程（ｄ）と、工程（ｄ）の後に、基板を加熱する工程（ｅ）と、少なくとも配線の上面上に第１のライナー絶縁膜を形成する工程（ｆ）とを備えている。 （もっと読む）

【課題】半導体装置において、デバイス特性及び信頼性を向上させる。
【解決手段】半導体装置を、半導体基板６上に形成された化合物半導体積層構造１と、少なくとも化合物半導体積層構造１の表面に露出している部分を覆う第１絶縁膜４と、第１絶縁膜４上に形成された第２絶縁膜５とを備えるものとし、第１絶縁膜４を、引張応力が作用する膜とし、第２絶縁膜５を、第１絶縁膜４よりも水素を多く含んでおり、引張応力が作用する膜とする。 （もっと読む）

【課題】プラズマ密度の分布特性を制御することで、プラズマ処理の均一性と歩留まりの向上を実現可能なプラズマ処理装置を提供することを目的とする。
【解決手段】内部が真空に保持可能な処理室を含む処理容器と、該処理室で基板を載置するとともに下部電極を兼ねた載置台と、前記基板の周縁を囲むように配され、前記載置台により一端が支持され、他端が前記処理容器の構成部材で支持された円環状部材と、前記下部電極に対向してその上方に配置される上部電極と、前記載置台に高周波電力を供給する給電体とを備え、前記処理室で発生するプラズマにより前記基板にプラズマ処理を施すプラズマ処理装置において、前記円環状部材の中間を支持する前記処理容器の構成部材であって、前記処理室外に延在する第１の中間導電体と、前記給電体とを電気的に接続又は非接続可能とする第１の可動導電体を有している。 （もっと読む）

【課題】スルーホールの側壁に湿性の高い層間絶縁膜が露出しない構造を、より少ない処理工程数で実現可能な半導体素子の製造方法を提供することを課題とする。
【解決手段】本発明の第１の態様に係る半導体素子の製造方法は、基板上に下層金属配線パターンを形成する工程と；前記下層金属配線パターンを覆うようにシリコン酸化膜からなる第１層間絶縁膜を形成する工程と；前記第１層間絶縁膜上にＯ_３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；前記第１及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；前記第１及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする。 （もっと読む）

【課題】所望の仕事関数を得ると共にトランジスタの駆動力を劣化させない構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板１の上に形成された界面層５と、界面層５の上に形成された高誘電率ゲート絶縁膜６と、高誘電率ゲート絶縁膜６上に形成されたゲート電極とを備える。高誘電率ゲート絶縁膜６はランタンを含有し、高誘電率ゲート絶縁膜６におけるゲート電極との界面に含まれているランタンの濃度は、高誘電率ゲート絶縁膜における界面層との界面に含まれているランタンの濃度よりも大きい。 （もっと読む）

【課題】レジストポイズニングによる微細パターンの解像不良を低減して高品質な半導体装置を歩留まり良く提供することである。
【解決手段】 下層絶縁層を設ける工程と、前記下層絶縁層上に上層絶縁層を設ける工程と、前記上層絶縁層上にレジスト層を設ける工程と、前記レジスト層を所定パターンに形成し、該所定パターンのレジスト層を用いて絶縁層を所定パターンに形成する工程とを有する半導体装置の製造方法において、
前記下層絶縁層と前記上層絶縁層との境界領域に、Ｎ−Ｈ結合を有する物質とＣ−Ｈ結合を有する物質とを共に有することは無い中間層が形成される工程を有する。 （もっと読む）

【課題】界面層および高誘電率絶縁膜下層部への窒素原子の導入を抑制することができる半導体装置の製造方法及び基板処理装置の提供。
【解決手段】ＭＯＳＦＥＴのゲートスタック形成工程は、ウエハ上に界面層を形成するステップと、界面層に第一ハフニウムシリケート膜を形成するステップと、第一ハフニウムシリケート膜にアニールを施すことで第一ハフニウムシリケート膜を緻密化もしくは結晶化するステップと、緻密化もしくは結晶化した第一ハフニウムシリケート膜上に第二ハフニウムシリケート膜を形成するステップと、第一ハフニウムシリケート膜および第二ハフニウムシリケート膜に対しプラズマ窒化を施すステップと、プラズマ窒化のプラズマダメージを回復する回復アニールステップと、を有する。窒素導入による移動度の劣化を抑制し、良好なＭＯＳＦＥＴ特性を得ることができる。 （もっと読む）

【課題】基板配列領域における全領域で低ＷＥＲを確保するとともに、良好なＷＩＷを得る。
【解決手段】炭素が添加された窒化シリコン膜を形成する工程では、処理容器内にシリコンを含むガスを供給して基板上に１原子層から数原子層のシリコン膜を形成する第１工程と、処理容器内に窒素を含むガスを熱で活性化して供給することで、シリコン膜を熱窒化して窒化シリコン膜に改質する第２工程と、処理容器内にシリコンを含むガスを供給して窒化シリコン膜上に１原子層から数原子層のシリコン膜を形成する第３工程と、処理容器内に炭素を含むガスを熱で活性化して供給することで、窒化シリコン膜上に形成された前記シリコン膜または窒化シリコン膜に炭素を添加する第４工程と、を１サイクルとして、このサイクルを少なくとも１回以上行う。 （もっと読む）

【課題】トランジスタのリーク電流の低減。
【解決手段】半導体材料の表面に沿って互いに隣接する、シリサイド化される金属を含有する複数の電気素子要素と、複数の電気素子要素を覆い、電気素子要素に含まれる金属が実質的にシリサイド化しない温度で薄膜形成したシリコンを含む保護絶縁膜と、を備える半導体装置が提供される。上記半導体装置において、保護絶縁膜は、シリコンおよび窒素を含有できる。保護絶縁膜は、２６０℃以下の温度で薄膜形成した窒化シリコン膜であってよく、好ましくは１００℃以下の温度で薄膜形成した窒化シリコン膜である。 （もっと読む）

【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜ＳＮ１〜ＳＮ３のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜ＳＮ３から下層の窒化シリコン膜ＳＮ１にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜ＳＮ１〜ＳＮ３の引張応力を確保しながら、特に、最上層の窒化シリコン膜ＳＮ３の埋め込み特性を改善できる。 （もっと読む）

【課題】 高アスペクト比のトレンチ構造を有するポリシリコンに対し、プラズマを用いて均一な窒化処理を行なうことが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に、下部電極としてのポリシリコン膜１０２を形成する工程と、ポリシリコン膜１０２を窒化処理してシリコン窒化膜１０３を形成する窒化工程と、シリコン窒化膜１０３上に誘電体層１０４を形成する工程と、誘電体層１０４の上に、上部電極１０５を形成する工程と、を含む半導体装置の製造方法であって、上記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により６６．７Ｐａ〜１３３３Ｐａの処理圧力でポリシリコン膜１０２をプラズマ窒化処理する。 （もっと読む）

【課題】反応ガスノズルの水平軸に対する傾きを調整することができる技術を提供すること。
【解決手段】真空容器内に設けられた基板載置部に対向して水平に伸びるように設けられた反応ガスノズル３１の一端側を前記真空容器の壁部の挿入孔に挿入し、前記反応ガスノズル３１の一端側と真空容器の壁部との間にＯリングｒ１、ｒ２を設けて、このＯリングｒ１、ｒ２により、前記反応ガスノズル３１の一端側を真空容器内部の気密性を維持した状態で固定する。そして反応ノズル３１における前記挿入孔よりも真空容器の内部空間側の部位を下方側から支持する傾き調整機構２５を設け、前記支持位置の高さを調整することにより、前記反応ガスノズル３１の水平軸に対する傾きを調整する。 （もっと読む）

【課題】基板を低温に維持したまま、膜の高温アニール等の熱処理をし、または熱ＣＶＤ膜を基板表面に形成することができる安価な膜形成方法および膜形成装置を提供する。
【解決手段】支持台４上に支持された基板１の表面上に、複数の高温ガスビーム２ｂ，２ｃを相互に所要の間隔を置いてほぼ垂直に吹き付けると基板表面１ａ上の膜のみをアニールできる。これと共に、これら高温ガスビーム２ｂ，２ｃと前記基板１の表面とにより画成された高温空間６に、堆積性を有する膜形成用の熱分解ガス７を供給し、それを熱分解させて活性種を生成させ基板１の表面に吹き付けることにより、熱ＣＶＤ膜を形成することができる。 （もっと読む）

【課題】配線が形成された層間絶縁膜を有する半導体装置において、層間絶縁膜と、層間絶縁膜下に形成された下層との界面に、剥離が発生することを防止する。
【解決手段】半導体基板上に形成された第１の層間絶縁膜１０と、第１の層間絶縁膜１０上に形成された第２の層間絶縁膜１４と、第２の層間絶縁膜１４の上部領域に形成された第１の配線２１とを備え、第２の層間絶縁膜１４は、空孔１４ｂを含有する多孔質領域１４Ｂと、非多孔質領域１４Ａとで構成され、多孔質領域１４Ｂは、第２の層間絶縁膜１４のうち、第１の配線２１の周囲に位置する領域に形成され、非多孔質領域１４Ａは、少なくとも第１の層間絶縁膜１０と多孔質領域１４Ｂとの間に介在して形成されている。 （もっと読む）

【課題】本発明は、比誘電率が１０以上のhigh-k材料から構成されるＭＩＭキャパシタの高誘電率膜がトランジスタや配線の設けられる箇所に形成されない半導体装置を容易に製造できる方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板上に下地電極を形成する工程と、前記下地電極上にフォトレジストを塗布する工程と、前記下地電極の外周部より中央側において前記フォトレジストに開口部を形成する工程と、比誘電率が１０以上のhigh-k材料から構成される高誘電率膜を成膜する工程と、前記下地電極の外周部より中央側に前記高誘電率膜が残るように、リフトオフを行なう工程と、前記リフトオフにより残された前記高誘電率膜上に上地電極を形成する工程と、を備えることを特徴とするものである。 （もっと読む）

【課題】絶縁信頼性の劣化を低減し、銅配線の信頼性を改善する。
【解決手段】本発明の半導体装置は、半導体基板１０と、シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含み、半導体基板１０に形成された第一の多孔質絶縁膜１１ａ及び第二の多孔質絶縁膜１１ｂと、第一の多孔質絶縁膜１１ａ中に埋め込まれた第一の銅配線１２ａと、第二の多孔質絶縁膜１１ｂ中に、それぞれ、埋め込まれた第二の銅配線１２ｂ及び銅ビア２２と、第二の銅配線１２ａ上に形成された第一のメタルキャップ膜１３ａと、第二の銅配線１２ｂ上に形成された第二のメタルキャップ膜１３ｂと、を有する。第一、第二の多孔質絶縁膜１１ａ、１１ｂは、少なくとも上層のＣ／Ｓｉ比が１．５以上であり、かつ、第一、第二の多孔質絶縁膜１１ａ、１１ｂの少なくとも上層に含有される空孔の最大径が１．３ｎｍ以下である。 （もっと読む）