説明

Fターム[5F058BD10]の内容

絶縁膜の形成 (41,121) | 無機積層絶縁膜の構造、材料 (4,921) | 少なくとも一層が窒化物 (857) | 半導体窒化物 (623)

Fターム[5F058BD10]に分類される特許

141 - 160 / 623


【課題】しきい値電圧の経時変化およびホットキャリア劣化が可及的に小さく、かつオン特性の低下が可及的に小さい薄膜トランジスタおよびその製造方法を提供する。
【解決手段】ゲート電極32上に、ゲート絶縁膜36として、第1ゲート絶縁膜50と、第2ゲート絶縁膜51とを形成する。第1ゲート絶縁膜50を窒化シリコン膜で形成し、第2ゲート絶縁膜51を酸化シリコン膜で形成し、第2ゲート絶縁膜51の表面部にAr含有層52を形成する。Ar含有層52に接するように、微結晶シリコン膜62を形成し、さらにi型非晶質シリコン膜63およびN型非晶質シリコン膜61を形成して、活性層37を形成する。これによって、高密度に均一に結晶を成長させることができるので、均一でボイドの少ない微結晶シリコン膜62を形成することができる。 (もっと読む)


【課題】 高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、MISFETの特性向上を図る。
【解決手段】 シリコン基板11上にhigh−k膜21とゲート電極24を形成する半導体装置の製造方法において、high−k膜形成後にフッ素雰囲気でアニール処理23を施し、その後のプロセス温度を600℃以下で行う、半導体装置の製造方法。 (もっと読む)


【課題】各種電子機器の中枢であるMOSFETの製造において,微細化技術に頼らない高性能化および超低消費電力化技術を提供する。
【解決手段】MOSFETに印加するゲート電圧に連動してゲート絶縁膜中の電荷分布を変化させ,半導体の表面電位を該ゲート電圧の極性とは反対の極性方向に変化させる機能を利用することによりしきい値電圧を低減し,低電圧動作および低消費電力化を可能にする。 (もっと読む)


【課題】 低温下であっても、高い成膜レートを維持しつつ、低コストで膜厚均一性の良好な絶縁膜を形成する。
【解決手段】 基板を処理容器内に搬入する工程と、処理容器内に所定元素を含む第1の原料ガスと所定元素を含む第2の原料ガスとを供給し排気することで、基板上に所定元素含有層を形成する工程と、処理容器内に第1の原料ガスおよび第2の原料ガスとは異なる反応ガスを供給し排気することで、所定元素含有層を酸化層、窒化層または酸窒化層に改質する工程と、を交互に繰り返すことで、基板上に所定膜厚の酸化膜、窒化膜または酸窒化膜を形成する処理を行う工程と、処理済基板を処理容器内から搬出する工程と、を有し、第1の原料ガスは第2の原料ガスよりも反応性が高く、所定元素含有層を形成する工程では第1の原料ガスの供給量を第2の原料ガスの供給量よりも少なくする。 (もっと読む)


クラッキングする傾向を減少させた、間隙充填酸化ケイ素層の形成が記載される。堆積は、トレンチの充填を容易にする、流動可能なシリコン含有層の形成を含む。高い基板温度における後続の処理が、従来技術の方法に従って形成された流動可能な膜よりも、誘電体膜中のクラッキングを少なくする。間隙充填酸化ケイ素層の形成に先立って堆積された圧縮性ライナ層が記載され、後続して堆積される膜がクラックする傾向を減少する。流動可能なシリコン含有層の後に堆積される圧縮性キャッピング層も、クラッキングを減少させるように決定された。圧縮性ライナ層および圧縮性キャッピング層は、単独でまたは組み合わせて使用され、クラッキングを減少させ、多くの場合クラッキングをなくすことができる。開示した実施形態の圧縮性キャッピング層は、下にある窒化ケイ素の層を酸化ケイ素層に変換できることが、さらに確定されている。 (もっと読む)


【課題】低誘電率膜に対するUVキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜とその下層の膜との間の界面剥離を、UVブロッキング膜を用いずに防ぐことにより、高歩留まりの配線構造を有する信頼性が高い半導体装置を得られるようにする。
【解決手段】基板の上に、第1の絶縁膜11を形成し、形成した第1の絶縁膜11の上部に第1の金属配線12を形成し、第1の絶縁膜11の上に、第1の金属配線12を覆うように第2の絶縁膜13を形成し、第2の絶縁膜13に対して膜質の改質処理を行う。その後に、第2の絶縁膜13の上に第3の絶縁膜14を形成し、形成した第3の絶縁膜14に対してキュア処理を行う。 (もっと読む)


【課題】電気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子として用いて信頼性の高い表示装置を作製することを課題の一つとする。
【解決手段】非晶質の酸化物半導体を用いたボトムゲート型の薄膜トランジスタであって、加熱処理により脱水化または脱水素化された酸化物半導体層と金属材料で形成されるソース電極層及びドレイン電極層のそれぞれの間には、結晶領域を有する酸化物導電層が形成されている。これにより、酸化物半導体層とソース電極層及びドレイン電極層間の接触抵抗を低減することができ、電気特性が良好な薄膜トランジスタ及び、それを用いた信頼性の高い表示装置を提供することができる。 (もっと読む)


【課題】 シリコン表面とシリコン化合物層とが露出した被処理体に対して、選択的にシリコンを高い窒化レートと高い窒素ドーズ量でプラズマ窒化処理する方法を提供する。
【解決手段】 選択的プラズマ窒化処理は、処理圧力を66.7Pa以上667Pa以下の範囲内に設定し、載置台2の電極42に高周波電源44から被処理体の面積当り0.1W/cm以上1.2W/cm以下の高周波電力を供給して行う。この高周波電力によってウエハWへバイアス電圧が印加され、高いSi/SiO選択比が得られる。 (もっと読む)


【課題】 トラップが豊富に存在し、不揮発性半導体メモリ装置の電荷蓄積層として有用な窒化珪素膜をプラズマCVD法により成膜する方法を提供する。
【解決手段】 複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマCVD装置においてシリコン原子と塩素原子からなる化合物のガスと窒素ガスを含む処理ガスを用い、処理容器内の圧力を0.1Pa以上8Pa以下の範囲内に設定してプラズマCVDを行うことにより、多くのトラップを含む窒化珪素膜を成膜する。 (もっと読む)


【課題】パターニングされた段階化キャップ層の表面上に配される少なくとも1つのパターニングされ且つ硬化されたlow−k物質を含む配線構造を提供する。
【解決手段】少なくとも1つの硬化され且つパターニングされたlow−k物質およびパターニングされた段階化キャップ層は、その中に組み込まれる導電的充填領域を各々有する。パターニングされ且つ硬化されたlow−k物質は、1つ以上の酸感受性イメージング可能基を有する機能性ポリマー、コポリマー、あるいは少なくとも2種の任意の組み合わせのポリマー類もしくはコポリマー類またはその両方を含むブレンドの硬化生成物であり、段階化キャップ層はバリア領域として機能する下部領域および恒久的な反射防止膜の反射防止特性を有する上部領域を含む。 (もっと読む)


【課題】導電膜もしくは絶縁膜を効率的に除去する半導体装置の製造方法、クリーニング方法および基板処理装置を提供する。
【解決手段】処理室内に基板を搬入する第1の工程と、処理室内に複数の原料ガスを供給して基板上に導電膜もしくは絶縁膜を形成する第2の工程と、処理室内から処理後の基板を搬出する第3の工程と、処理室内に改質ガスを供給して、処理室内に付着した導電膜もしくは絶縁膜を改質する第4の工程と、を1サイクルとして複数サイクル繰り返した後、処理室内にクリーニングガスを供給して、改質された導電膜もしくは絶縁膜を含む処理室内に付着した堆積物を除去する第5の工程と、を有する。 (もっと読む)


【課題】層間絶縁膜と配線金属との間に形成されるバリア膜について、配線金属を構成する元素や層間絶縁膜を構成する元素に対して高いバリア性を提供する。
【解決手段】処理容器内に基板を載置する載置台51と周方向に沿って多数のスリットが形成された平面アンテナ部材82とを対向して設け、導波管からのマイクロ波を前記平面アンテナ部材を介して処理容器内に供給する。一方処理容器の上部からArガスなどのプラズマ発生用のガスを供給すると共にこのガスの供給口とは異なる位置から原料ガスである例えばトリメチルシランガスと窒素ガスとを供給することでこれらガスをプラズマ化し、更に載置台51の上面の単位面積当たりに供給されるバイアス用の高周波電力が0.048W/cm2以下となるようにバイアス用の高周波電力を印加する。 (もっと読む)


【課題】TiO膜とHfO膜との相互拡散を抑制でき、リーク電流の増加を抑制させる。
【解決手段】基板上に第1の高誘電率絶縁膜を形成する工程と、第1の高誘電率絶縁膜上に絶縁膜を形成する工程と、絶縁膜上に第2の高誘電率絶縁膜を形成する工程と、第1の高誘電率絶縁膜、絶縁膜および第2の高誘電率絶縁膜が形成された基板に対して熱処理を行う工程と、を有し、第1の高誘電率絶縁膜、絶縁膜および第2の高誘電率絶縁膜は、それぞれが異なる物質で構成されると共に、絶縁膜は、酸化アルミニウム膜、窒化アルミニウム膜、または、窒化シリコン膜で構成される。 (もっと読む)


【課題】反応炉内の堆積膜に十分にクラックを発生させ、それにより、成膜処理中における堆積膜の剥離や、パーティクルの発生を抑制する。
【解決手段】第1の温度に設定された反応炉内に基板を搬入する工程と、反応炉内を前記第1の温度よりも高い第2の温度に設定する工程と、第2の温度に設定された前記反応炉内で基板に対して成膜処理を行う工程と、成膜処理後の基板を前記反応炉内より搬出する工程と、成膜処理後の基板を搬出後、反応炉内に前記基板がない状態で、反応炉内を強制冷却して反応炉内の温度を前記第1の温度よりも低い第3の温度まで降下させつつ反応炉内をガスパージする工程と、反応炉内の温度を第3の温度に所定の時間保持した状態で反応炉内をガスパージする工程とを有する半導体装置の製造方法を提供する。反応炉内の温度を第3の温度に所定の時間保持することにより、反応炉内に付着した堆積膜により効果的に亀裂を発生させ、亀裂により生じた微細パーティクルを効率的に反応炉外に排出する。 (もっと読む)


【課題】ハイブリッド誘電体を有する拡張型バック・エンド・オブ・ライン(BEOL)相互接続構造を提供すること。
【解決手段】ビア・レベルでの層間誘電体(ILD)は、ライン・レベルでのILDとは異なることが好ましい。好ましい実施形態では、ビア・レベルのILDを低k SiCOH材料で形成し、ライン・レベルのILDを低kポリマー熱硬化性材料で形成する。 (もっと読む)


【課題】 本発明の目的は、クリーニング時間を短縮し、生産性を向上させることのできる半導体装置の製造方法および基板処理装置を提供することにある。
【解決手段】 処理容器内の下部から上部まで立ち上がった第1ノズル部、第2ノズル部を介して、それ単独で膜を堆積させることのできる第1ガス、それ単独で膜を堆積させることのできない第2ガスをそれぞれ処理容器内に供給してその下方に向けて流し、処理容器の下部に設けられた排気口より排気して、基板上に薄膜を形成する処理を繰り返した後、処理容器の天井壁に設けられた第3ノズル部および第1ノズル部を介して、クリーニングガスを処理容器内に供給してその下方に向けて流し、排気口より排気して処理容器内および第1ノズル部内に付着した堆積物を除去するようにした。 (もっと読む)


【課題】 膜中の炭素、水素、窒素、塩素等の不純物濃度が極めて低い絶縁膜を低温で形成する。
【解決手段】 基板を収容した処理容器内に所定元素を含む原料ガスを供給することで、基板上に所定元素含有層を形成する工程と、処理容器内に窒素を含むガスを活性化して供給することで、所定元素含有層を窒化層に変化させる工程と、大気圧よりも低い圧力に設定された処理容器内に酸素を含むガスと水素を含むガスとを活性化して供給することで、窒化層を酸化層または酸窒化層に変化させる工程と、を1サイクルとして、このサイクルを複数回繰り返すことで、基板上に所定膜厚の酸化膜または酸窒化膜を形成する工程を有する。 (もっと読む)


【課題】 本発明の目的は、CVD法等で膜を堆積するにあたり、不純物の除去、更なる膜の改質、膜の安定化を図るものである。
【解決手段】第一の原料と基板に含まれたシリコン成分が結合しない温度で基板を支持するステップと、少なくとも第一の原料を含む材料を処理室に供給し、励起し、前記素子分離領域に、所望の厚みの堆積層を形成する第一の基板処理ステップとを有する第一処理と、第一の原料を含まず、第二の原料を含む材料を処理室に供給し、励起し、前記堆積層を反応、蒸発、もしくは改質する第二の基板処理ステップとを有する第二処理と、前記第一処理と前記第二処理を繰り返すよう処理する基板処理方法 (もっと読む)


【課題】高誘電体ゲート絶縁膜/メタルゲート電極のMOSトランジスタ構造において、メタルゲート電極側壁の酸化層を抑制し、トランジスタ駆動能力を改善する。
【解決手段】基板101上に、金属含有膜110を形成する工程(a)と、反応室内において金属含有膜にアンモニアラジカルを曝露する工程(b)と、反応室内に不活性ガスを供給し、工程(b)において生じたガスを排気する工程(c)と、工程(b)及び工程(c)を所定の回数繰り返した後に、大気曝露することなく、反応室内において金属含有膜110を覆うシリコン窒化膜100aを形成する工程(d)とを備える。 (もっと読む)


【課題】炭化珪素MOSFETにおいて、炭化珪素層とゲート絶縁膜との界面に発生する界面準位を十分に低減できず、キャリアの移動度が低下する場合があった。
【解決手段】この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素層上に接して二酸化珪素で構成されるゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜形成工程後に、一酸化窒素または一酸化二窒素とトランス−1,2−ジハロゲノエチレンとを含有するガス中で前記ゲート絶縁膜が形成された前記炭化珪素層を加熱処理する窒化工程とを備える。 (もっと読む)


141 - 160 / 623