半導体装置及びその製造方法
【課題】配線が形成された層間絶縁膜を有する半導体装置において、層間絶縁膜と、層間絶縁膜下に形成された下層との界面に、剥離が発生することを防止する。
【解決手段】半導体基板上に形成された第１の層間絶縁膜１０と、第１の層間絶縁膜１０上に形成された第２の層間絶縁膜１４と、第２の層間絶縁膜１４の上部領域に形成された第１の配線２１とを備え、第２の層間絶縁膜１４は、空孔１４ｂを含有する多孔質領域１４Ｂと、非多孔質領域１４Ａとで構成され、多孔質領域１４Ｂは、第２の層間絶縁膜１４のうち、第１の配線２１の周囲に位置する領域に形成され、非多孔質領域１４Ａは、少なくとも第１の層間絶縁膜１０と多孔質領域１４Ｂとの間に介在して形成されている。
【解決手段】半導体基板上に形成された第１の層間絶縁膜１０と、第１の層間絶縁膜１０上に形成された第２の層間絶縁膜１４と、第２の層間絶縁膜１４の上部領域に形成された第１の配線２１とを備え、第２の層間絶縁膜１４は、空孔１４ｂを含有する多孔質領域１４Ｂと、非多孔質領域１４Ａとで構成され、多孔質領域１４Ｂは、第２の層間絶縁膜１４のうち、第１の配線２１の周囲に位置する領域に形成され、非多孔質領域１４Ａは、少なくとも第１の層間絶縁膜１０と多孔質領域１４Ｂとの間に介在して形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線が形成された層間絶縁膜を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、銅を含む配線を有する半導体装置において、配線間容量を低減させて、半導体装置の高速化を図るため、層間絶縁膜の低誘電率化が要求されている。そこで、層間絶縁膜として、多孔質化された低誘電率膜を利用することが検討されている。
【０００３】
層間絶縁膜として、多孔質化された低誘電率膜を用いた半導体装置について、図７を参照しながら説明する（例えば特許文献１参照）。図７は、従来の半導体装置の構成を示す断面図である。
【０００４】
図７に示すように、従来の半導体装置は、半導体基板（図示省略）上に形成された絶縁膜１００と、絶縁膜１００上に形成され、ポロジェン１０１ａの脱離により多孔質化された絶縁膜１０１と、絶縁膜１０１上に形成され、非多孔質性の絶縁膜からなる被覆絶縁膜１０２と、絶縁膜１０１に形成されたビア１０３と、被覆絶縁膜１０２に形成され、ビア１０３と接続する配線１０４とを備えている。絶縁膜１０１は、ポロジェン１０１ａが残存する非多孔質領域１０１Ａを有している。
【０００５】
絶縁膜１０１は、ビア１０３が密に配置された密領域と、密領域よりもビア１０３が疎に配置された疎領域とを有し、非多孔質領域１０１Ａは、疎領域におけるビア１０３間の中央部に設けられている。
【０００６】
従来では、絶縁膜１０１が、疎領域におけるビア１０３間の中央部に非多孔質領域１０１Ａを有することにより、全領域が多孔質化された絶縁膜に比べて、絶縁膜１０１と絶縁膜１００との接触面積が大きくなる。これにより、絶縁膜１０１と絶縁膜１００との密着性の低下を抑制し、絶縁膜１０１と絶縁膜１００との界面に剥離が発生することを抑制することが可能である。
【特許文献１】特開２００８−６０４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の半導体装置では、以下に示す問題がある。
【０００８】
従来では、図７に示すように、非多孔質領域１０１Ａは、絶縁膜１０１の疎領域におけるビア１０３間の中央部にのみ設けられ、絶縁膜１０１のうち非多孔質領域１０１Ａ以外の領域には、空孔１０１ｂが存在する。そのため、絶縁膜１０１のうち非多孔質領域１０１Ａ以外の領域における絶縁膜１００との界面には、空孔１０１ｂが存在し、絶縁膜１０１（特に、絶縁膜１０１のうち非多孔質領域１０１Ａ以外の領域）と絶縁膜１００との界面に、剥離が発生するおそれがある。
【０００９】
即ち、従来では、既述の通り、非多孔質領域１０１Ａにより、絶縁膜１０１と、絶縁膜１０１下に形成された下層（即ち、絶縁膜１００）との界面に、剥離が発生することを抑制することは可能なものの、絶縁膜１０１と絶縁膜１００との界面に剥離が発生する問題が依然として残る。
【００１０】
前記に鑑み、本発明の目的は、配線が形成された層間絶縁膜を有する半導体装置において、層間絶縁膜と、層間絶縁膜下に形成された下層との界面に、剥離が発生することを防止することである。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜の上部領域に形成された第１の配線とを備え、第２の層間絶縁膜は、空孔を含有する多孔質領域と、非多孔質領域とで構成され、多孔質領域は、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に形成され、非多孔質領域は、少なくとも第１の層間絶縁膜と多孔質領域との間に介在して形成されていることを特徴とする。
【００１２】
本発明に係る半導体装置によると、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に多孔質領域を設けて、多孔質領域以外の領域に非多孔質領域を設けることにより、第１の層間絶縁膜と多孔質領域との間（言い換えれば、第２の層間絶縁膜のうち、下層との界面に位置する領域）に、非多孔質領域を設けることができる。そのため、第２の層間絶縁膜における下層との界面に空孔が存在することがなく、空孔により第２の層間絶縁膜と下層との密着性が低下することはないため、第２の層間絶縁膜と下層との界面に剥離が発生することを防止することができる。ここで、「下層」とは、第２の層間絶縁膜下に第２の層間絶縁膜と接して形成された層をいう。
【００１３】
それと共に、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に、多孔質領域を設けることにより、第２の層間絶縁膜のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域を設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００１４】
加えて、第２の層間絶縁膜のうち、比較的大きい配線間隔を有する第１の配線間の中央部に、非多孔質領域を設けることができる。これにより、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。ここで、「上層」とは、第２の層間絶縁膜上に第２の層間絶縁膜と接して形成された層をいう。
【００１５】
本発明に係る半導体装置において、多孔質領域に含有される空孔は、ポロジェンが脱離されてなる空孔であり、非多孔質領域は、脱離されずに残存するポロジェンを含有していることが好ましい。
【００１６】
本発明に係る半導体装置において、多孔質領域は、第１の配線の側面から第１の距離までの範囲内で、且つ第１の配線の底面から第２の距離までの範囲内に形成されていることが好ましい。
【００１７】
本発明に係る半導体装置において、第１の距離は、最小配線間隔に相当する距離以上で、且つ最小配線間隔の１．５倍に相当する距離以下であり、第２の距離は、第１の配線の底面と第２の層間絶縁膜における第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることが好ましい。
【００１８】
本発明に係る半導体装置において、非多孔質領域は、第２の層間絶縁膜における第１の層間絶縁膜との界面から、第３の距離までの範囲内に形成される界面領域と、互いに隣り合う第１の配線の配線間のうち、第１の距離の２倍に相当する間隔よりも大きい間隔を有する配線間の中央部に形成される配線間領域とを含み、第３の距離は、第１の配線の底面と第２の層間絶縁膜における第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることが好ましい。
【００１９】
このようにすると、非多孔質領域の界面領域により、既述の通り、第２の層間絶縁膜と下層との界面に剥離が発生することを防止すると共に、非多孔質領域の配線間領域により、既述の通り、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。
【００２０】
本発明に係る半導体装置において、第２の層間絶縁膜の下部領域に形成されたビアをさらに備え、ビアは、その下部領域が非多孔質領域を貫通し、その上部領域が多孔質領域を貫通して形成されていることが好ましい。
【００２１】
このようにすると、ビアの下部領域は非多孔質領域に囲まれるため、ビアの底面領域に空孔が存在することがなく、例えば、空孔内に捕獲される水分、又は空孔内に残留するエッチングガス等により、ビアの底面領域が酸化される、又はビアの底面領域が腐食されて、ビアの信頼性が低下することを防止することができる。
【００２２】
本発明に係る半導体装置において、第１の層間絶縁膜に形成された第２の配線をさらに備え、第１の配線は、ビアを介して、第２の配線と接続されていることが好ましい。
【００２３】
このようにすると、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、多孔質領域の膜厚と略同一の膜厚を有する非多孔質領域を設けることができる。そのため、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域の機械的強度を確保する（具体的には例えば、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域が、８ＧＰａ以上のヤング率を確保する）ことができるため、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、割れが発生することを防止することができる。
【００２４】
本発明に係る半導体装置において、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域のヤング率は、８ＧＰａ以上であることが好ましい。
【００２５】
本発明に係る半導体装置において、第１の層間絶縁膜と第２の層間絶縁膜との間に形成されたバリア膜をさらに備え、ビアは、第２の層間絶縁膜の下部領域、及びバリア膜を貫通して形成されていることが好ましい。
【００２６】
本発明に係る半導体装置において、第２の層間絶縁膜上に形成されたキャップ膜をさらに備え、第１の配線は、第２の層間絶縁膜の上部領域、及びキャップ膜に形成されていることが好ましい。
【００２７】
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に、第１の層間絶縁膜を形成する工程（ａ）と、第１の層間絶縁膜上に、ポロジェンを含有する第２の層間絶縁膜形成用膜を形成する工程（ｂ）と、第２の層間絶縁膜形成用膜上に、配線溝形成用溝が形成されたハードマスクを形成する工程（ｃ）と、ハードマスクを利用して、第２の層間絶縁膜形成用膜のうち、配線溝形成用溝の近傍に位置する領域に存在するポロジェンを脱離し、ポロジェンが脱離されてなる空孔を含有する多孔質領域と、脱離されずに残存するポロジェンを含有する非多孔質領域とで構成される第２の層間絶縁膜を形成する工程（ｄ）と、ハードマスクを利用して、第２の層間絶縁膜の上部領域に、第１の配線溝を形成する工程（ｅ）と、ハードマスクを除去した後、第１の配線溝内に第１の配線を形成する工程（ｆ）とを備え、工程（ｅ）において、第１の配線溝は、多孔質領域内に形成されることを特徴とする。
【００２８】
本発明に係る半導体装置の製造方法によると、多孔質領域内に形成された第１の配線溝内に、第１の配線を形成することにより、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に多孔質領域を設けて、多孔質領域以外の領域に非多孔質領域を設けることができる。これにより、第１の層間絶縁膜と多孔質領域との間（言い換えれば、第２の層間絶縁膜のうち、下層との界面に位置する領域）に、非多孔質領域を設けることができる。そのため、第２の層間絶縁膜における下層との界面に空孔が存在することがなく、空孔により第２の層間絶縁膜と下層との密着性が低下することはない。そのため、例えば、第１の配線の形成工程におけるＣＭＰ工程等の際に、第２の層間絶縁膜と下層との界面に剥離が発生することを防止することができる。
【００２９】
それと共に、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に、多孔質領域を設けることにより、第２の層間絶縁膜のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域を設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００３０】
加えて、第２の層間絶縁膜のうち、比較的大きい配線間隔を有する第１の配線間の中央部に、非多孔質領域を設けることができる。これにより、例えば、第１の配線の形成工程におけるＣＭＰ工程等の際に、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。
【００３１】
本発明に係る半導体装置の製造方法において、工程（ｂ）において、第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、工程（ｃ）において、ハードマスクは、紫外線、又は電子線を反射させる金属膜からなり、工程（ｄ）は、半導体基板上に、紫外線、又は電子線を照射する工程であることが好ましい。
【００３２】
このようにすると、紫外線、又は電子線のうちハードマスクに照射される紫外線、又は電子線は、ハードマスクにより反射されて、第２の層間絶縁膜形成用膜のうち、配線溝形成用溝の近傍に位置する領域に、紫外線、又は電子線が照射される。
【００３３】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、半導体基板上に、半導体基板の主面に対して垂直な方向に、第１の紫外線、又は第１の電子線を照射する工程（ｄ１）と、半導体基板上に、半導体基板の主面に対して傾斜する方向に、第２の紫外線、又は第２の電子線を照射する工程（ｄ２）とを含むことが好ましい。
【００３４】
本発明に係る半導体装置の製造方法において、紫外線、又は電子線を反射させる金属膜の材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる群から選択される１種類、又は複数種類の金属材料であることが好ましい。
【００３５】
本発明に係る半導体装置の製造方法において、工程（ｂ）において、第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、工程（ｃ）において、ハードマスクは、紫外線、又は電子線を吸収する絶縁膜からなり、工程（ｄ）は、半導体基板上に、紫外線、又は電子線を照射する工程であることが好ましい。
【００３６】
このようにすると、紫外線、又は電子線のうちハードマスクに照射される紫外線、又は電子線は、ハードマスクに吸収されて、第２の層間絶縁膜形成用膜のうち、配線溝形成用溝の近傍に位置する領域に、紫外線、又は電子線が照射される。
【００３７】
本発明に係る半導体装置の製造方法において、紫外線、又は電子線を吸収する絶縁膜の材料は、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる群から選択される１種類、又は複数種類の絶縁材料であることが好ましい。
【００３８】
本発明に係る半導体装置の製造方法において、工程（ｂ）において、第２の層間絶縁膜形成用膜に含有されるポロジェンは、熱処理により脱離するポロジェンであり、工程（ｃ）において、ハードマスクは、ポロジェンが含まれない第１の層間絶縁膜に比べて密度の高い膜からなり、工程（ｄ）は、半導体基板上の全面に対し、熱処理を施す工程であることが好ましい。
【００３９】
本発明に係る半導体装置の製造方法において、ハードマスクの材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる金属材料群、並びにＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる絶縁材料群から選択される１種類、又は複数種類の材料であることが好ましい。
【００４０】
本発明に係る半導体装置の製造方法において、工程（ｅ）は、第２の層間絶縁膜の下部領域にビアホールを形成する工程をさらに含み、工程（ｆ）は、ビアホール内にビアを形成する工程をさらに含み、工程（ｅ）において、ビアホールは、その下部領域が非多孔質領域を貫通し、その上部領域が多孔質領域を貫通して形成されることが好ましい。
【００４１】
このようにすると、ビアの下部領域は非多孔質領域に囲まれるため、ビアの底面領域に空孔が存在することがなく、例えば、空孔内に捕獲される水分、又は空孔内に残留するエッチングガス等により、ビアの底面領域が酸化される、又はビアの底面領域が腐食されて、ビアの信頼性が低下することを防止することができる。
【００４２】
本発明に係る半導体装置の製造方法において、工程（ａ）の後で工程（ｂ）の前に、第１の層間絶縁膜に第２の配線溝を形成した後、第２の配線溝内に第２の配線を形成する工程（ｇ）をさらに備えていることが好ましい。
【００４３】
このようにすると、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、多孔質領域の膜厚と略同一の膜厚を有する非多孔質領域を設けることができる。そのため、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域の機械的強度を確保することができるため、例えば、第１の配線の形成工程の後に行うワイヤボンディング工程、又はプローブ検査工程等の際に、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、割れが発生することを防止することができる。
【００４４】
本発明に係る半導体装置の製造方法において、工程（ｇ）の後で工程（ｂ）の前に、第１の層間絶縁膜、及び第２の配線の上にバリア膜を形成する工程（ｈ）をさらに備え、工程（ｂ）において、第２の層間絶縁膜形成用膜は、バリア膜上に形成され、工程（ｅ）において、ビアホールは、第２の層間絶縁膜の下部領域、及びバリア膜を貫通して形成されることが好ましい。
【００４５】
本発明に係る半導体装置の製造方法において、工程（ｂ）の後で工程（ｃ）の前に、第２の層間絶縁膜形成用膜上に、キャップ膜を形成する工程（ｉ）をさらに備え、工程（ｃ）において、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜、及び溝と連通する配線溝形成用溝が形成されたハードマスクが順次形成され、工程（ｅ）において、第１の配線溝は、第２の層間絶縁膜の上部領域、及びキャップ膜に形成されることが好ましい。
【００４６】
本発明に係る半導体装置の製造方法において、工程（ｃ）は、キャップ膜上にハードマスクを形成する工程（ｃ１）と、工程（ｃ１）の後に、ハードマスクに配線溝形成用溝を形成すると共に、キャップ膜に溝を形成する工程（ｃ２）とを含むことが好ましい。
【発明の効果】
【００４７】
本発明に係る半導体装置及びその製造方法によると、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に多孔質領域を設けて、多孔質領域以外の領域に非多孔質領域を設けることにより、第１の層間絶縁膜と多孔質領域との間（言い換えれば、第２の層間絶縁膜のうち、下層との界面に位置する領域）に、非多孔質領域を設けることができる。そのため、第２の層間絶縁膜における下層との界面に空孔が存在することがなく、空孔により第２の層間絶縁膜と下層との密着性が低下することはないため、第２の層間絶縁膜と下層との界面に剥離が発生することを防止することができる。
【００４８】
それと共に、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に、多孔質領域を設けることにより、第２の層間絶縁膜のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域を設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００４９】
加えて、第２の層間絶縁膜のうち、比較的大きい配線間隔を有する第１の配線間の中央部に、非多孔質領域を設けることができる。これにより、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。
【発明を実施するための最良の形態】
【００５０】
以下に、本発明の実施形態について、図面を参照しながら説明する。
【００５１】
（一実施形態）
以下に、本発明の一実施形態に係る半導体装置及びその製造方法について、図１(a) 及び(b) 、図２、図３(a) 〜(c) 、図４(a) 〜(c) 、及び図５(a) 〜(c) を参照しながら説明する。
【００５２】
以下に、本発明の一実施形態に係る半導体装置の構成について、図１(a) 及び(b) を参照しながら説明する。図１(a) 及び(b) は、本発明の一実施形態に係る半導体装置の構成を示す図であり、具体的には、図１(a) は平面図であり、図１(b) は図１(a) に示すIb-Ib線における断面図である。
【００５３】
図１(a) に示すように、半導体基板（図示省略）上には、第１の層間絶縁膜（図１(b)：１０参照）、バリア膜（図１(b)：１３参照）、第２の層間絶縁膜（図１(b)：１４参照）、及びキャップ膜１５が順次形成されている。第２の層間絶縁膜の下部領域には、ビア２０が形成され、第２の層間絶縁膜の上部領域、及びキャップ膜１５には、ビア２０と接続する配線２１が形成されている。
【００５４】
図１(b) に示すように、本実施形態に係る半導体装置は、半導体基板（図示省略）上に形成された第１の層間絶縁膜１０と、第１の層間絶縁膜１０に形成された下層配線（第２の配線）１２と、第１の層間絶縁膜１０及び下層配線１２の上に形成されたバリア膜１３と、バリア膜１３上に形成された第２の層間絶縁膜１４と、第２の層間絶縁膜１４上に形成されたキャップ膜１５と、バリア膜１３及び第２の層間絶縁膜１４の下部領域に形成され、下層配線１２と接続するビア２０と、第２の層間絶縁膜１４の上部領域及びキャップ膜１５に形成され、ビア２０と接続する上層配線（第１の配線）２１とを備えている。
【００５５】
ここで、下層配線１２は、下層配線溝１１の底面及び側面に形成されたバリアメタル膜１２ａと、下層配線溝１１内にバリアメタル膜１２ａを介して埋め込まれた導電膜１２ｂとからなる。ビア２０は、ビアホール１８の底面及び側面に形成されたバリアメタル膜２０ａと、ビアホール１８内にバリアメタル膜２０ａを介して埋め込まれた導電膜２０ｂとからなる。上層配線２１は、上層配線溝１９の底面及び側面に形成されたバリアメタル膜２１ａと、上層配線溝１９内にバリアメタル膜２１ａを介して埋め込まれた導電膜２１ｂとからなる。
【００５６】
第２の層間絶縁膜１４は、図１(b) に示すように、ポロジェン１４ａが脱離されてなる空孔１４ｂを含有する多孔質領域１４Ｂと、脱離されずに残存するポロジェン１４ａを含有する非多孔質領域１４Ａとで構成される。
【００５７】
多孔質領域１４Ｂは、図１(b) に示すように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に形成されている。詳細には、多孔質領域１４Ｂは、図２に示すように、上層配線２１の側面から第１の距離Ｄs（図２参照）までの範囲内で、且つ上層配線２１の底面から第２の距離Ｄb（図２参照）までの範囲内に形成される。ここで、第１の距離Ｄsは、上層配線２１の側面に対して垂直な方向に沿った距離であり、第２の距離Ｄbは、上層配線２１の底面に対して垂直な方向に沿った距離である。なお、図２は、図１(b) に示す図と同一の図である。
【００５８】
ここで、第１の距離Ｄｓは、最小配線間隔Ｓminに相当する距離以上で、且つ最小配線間隔Ｓminの１．５倍に相当する距離以下である（Ｓmin≦Ｄs≦Ｓmin×１．５）ことが好ましい。また、第２の距離Ｄbは、上層配線２１の底面と第２の層間絶縁膜１４におけるバリア膜１３との界面との底面界面距離Ｄbi（図２参照）の０．５倍に相当する距離である（Ｄb＝Ｄbi×０．５）ことが好ましい。ここで、「最小配線間隔Ｓmin」とは、互いに隣り合う上層配線２１の配線間隔のうち、最も小さい間隔に相当する。
【００５９】
言い換えれば、非多孔質領域１４Ａは、バリア膜１３と多孔質領域１４Ｂとの間、及び互いに隣り合う多孔質領域１４Ｂの間（特に、互いに隣り合う多孔質領域１４Ｂのうち、互いに重なり合わずに離間する多孔質領域１４Ｂの間）に介在して形成されている。詳細には、非多孔質領域１４Ａは、図２に示すように、第２の層間絶縁膜１４におけるバリア膜１３との界面から、第３の距離Ｄi（図２参照）までの範囲内に形成される界面領域１４Ａiと、互いに隣り合う上層配線２１の配線間のうち、第１の距離Ｄsの２倍に相当する間隔よりも大きい間隔を有する配線間の中央部に形成される配線間領域１４Ａsとを含む。ここで、第３の距離Ｄiは、底面界面距離Ｄbiの０．５倍に相当する距離である（Ｄi＝Ｄbi×０．５）ことが好ましい。即ち、第３の距離Ｄiは、第２の距離Ｄbと略同一であることが好ましい。
【００６０】
非多孔質領域１４Ａの配線間領域１４Ａsは、互いに隣り合う上層配線２１の配線間のうち、第１の距離Ｄsの２倍に相当する間隔よりも大きい間隔（＞Ｄs×２）を有する配線間には形成される一方、第１の距離Ｄsの２倍に相当する間隔以下の間隔（≦Ｄs×２）を有する配線間には形成されない。
【００６１】
第２の層間絶縁膜１４において、ビア２０は、図１(b) に示すように、その下部領域が非多孔質領域１４Ａの界面領域１４Ａiを貫通し、その上部領域が多孔質領域１４Ｂの底面領域を貫通して形成される。また、第２の層間絶縁膜１４において、上層配線２１は、多孔質領域１４Ｂ内に形成される。ここで、「底面領域」とは、多孔質領域１４Ｂのうち、上層配線２１の底面から第２の距離Ｄb（図２参照）までの範囲内に形成される領域をいう。
【００６２】
第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域には、多孔質領域１４Ｂの底面領域の膜厚（図２：Ｄb参照）と略同一の膜厚（図２：Ｄi参照）を有する非多孔質領域１４Ａの界面領域１４Ａiが形成されている。ここで、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域のヤング率は、８ＧＰａ以上であることが好ましい。
【００６３】
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図３(a) 〜(c) 、図４(a) 〜(c) 、及び図５(a) 〜(c) を参照しながら説明する。図３(a) 〜図５(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【００６４】
まず、図３(a) に示すように、半導体基板（図示省略）上に、例えば、比誘電率が３．０の炭素含有シリコン酸化膜（ＳｉＯＣ（Ｈ）膜）からなる第１の層間絶縁膜１０を形成する。続いて、フォトリソグラフィー法により、第１の層間絶縁膜１０上に、下層配線溝パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、第１の層間絶縁膜１０に対してドライエッチングを行い、第１の層間絶縁膜１０に下層配線溝１１を形成する。続いて、該レジストパターンを除去する。
【００６５】
次に、スパッタ法により、第１の層間絶縁膜１０上、並びに下層配線溝１１の底面及び側面に、例えばタンタル膜（Ｔａ膜）と窒化タンタル膜（ＴａＮ膜）とが順次積層されてなるバリアメタル膜を堆積する。続いて、スパッタ法により、バリアメタル膜上に、例えば銅を含むシード膜を形成した後、電解めっき法により、シード膜上に、下層配線溝１１内を埋め込むように、例えば銅を含むめっき膜を堆積する。続いて、ＣＭＰ（Ｃhemical Ｍechanical Ｐolishing）法により、めっき膜、シード膜、及びバリアメタル膜のうち、下層配線溝１１外に形成された部分を順次除去する。このようにして、下層配線溝１１内に、バリアメタル膜１２ａを介して、銅を含む導電膜１２ｂが埋め込まれてなる下層配線１２を形成する。ここで、図３(a) において、導電膜１２ｂのうち、シード膜とめっき膜との境界線は、図示が困難なため図示を省略する。
【００６６】
次に、図３(b) に示すように、プラズマＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法により、第１の層間絶縁膜１０、及び下層配線１２の上に、例えば膜厚が４０ｎｍのシリコン炭窒化膜（ＳｉＣＮ膜）からなるバリア膜１３を堆積する。ここで、プラズマＣＶＤ法によるバリア膜１３の堆積条件としては、次に示す条件が挙げられる。例えば、温度が４００℃の下、原料ガスとして、テトラメチルシラン（Ｓｉ(ＣＨ3)4）ガス、及びアンモニア（ＮＨ3）ガスを用い、希釈ガスとして、ヘリウム（Ｈｅ）ガスを用いて、プラズマＣＶＤ法によるバリア膜１３の堆積を行う。またここで、バリア膜１３は、その密度が、例えば１．８ｇ／ｃｍ3であることが好ましく、その屈折率が、例えば１．８〜２．２（波長６３３ｎｍ）であることが好ましい。
【００６７】
続いて、プラズマＣＶＤ法、又はスピン塗布法により、バリア膜１３上に、例えば、紫外線（ＵＶ：ultraviolet）の照射により脱離するポロジェン１４ａを含有し、膜厚が２００ｎｍのＳｉＯＣ（Ｈ）膜からなる第２の層間絶縁膜形成用膜１４Ｘを堆積する。ここで、第２の層間絶縁膜形成用膜１４Ｘの堆積方法としては、プラズマＣＶＤ法を用いることがより好ましい。
【００６８】
次に、図３(c) に示すように、プラズマＣＶＤ法により、第２の層間絶縁膜形成用膜１４Ｘ上に、例えば、膜厚が４０ｎｍのＳｉＯＣ（Ｈ）膜からなるキャップ膜１５を堆積した後、スパッタ法により、キャップ膜１５上に、例えば、膜厚が３０ｎｍのＴｉＮ膜等の紫外線を反射させる金属膜からなるハードマスク１６を堆積する。
【００６９】
次に、図４(a) に示すように、フォトリソグラフィー法により、ハードマスク１６上に、上層配線溝パターンを持つレジストパターン（図示省略）を形成する。続いて、該レジストパターンをマスクに用いて、ハードマスク１６、及びキャップ膜１５に対してドライエッチングを順次行い、ハードマスク１６に上層配線溝形成用溝１６ｙを形成すると共にキャップ膜１５に溝１５ｙを形成し、ハードマスク１６及びキャップ膜１５を貫通し、第２の層間絶縁膜形成用膜１４Ｘの上面を露出させる溝１６Ｙを形成する。続いて、該レジストパターンを除去する。このようにして、第２の層間絶縁膜形成用膜１４Ｘ上に、溝１５ｙが形成されたキャップ膜１５、及び溝１５ｙと連通する上層配線溝形成用溝１６ｙが形成されたハードマスク１６を順次形成する。
【００７０】
次に、図４(b) に示すように、半導体基板上の全面に、例えば、照射角度（即ち、半導体基板の主面の法線に対して傾斜する角度）が０°で紫外線を照射する、即ち、半導体基板上の全面に、半導体基板の主面に対して垂直な方向に紫外線を照射する（ＵＶ１参照）。このとき、紫外線のうちハードマスク１６に照射される紫外線は、ハードマスク１６により反射されて、第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域に、紫外線が照射される。ここで、紫外線は、例えば１０秒〜２０秒の短時間の間、１５０ｎｍ〜３８０ｎｍの低エネルギーで照射されることが好ましい。またここで、本明細書中に登場する「第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域」とは、第２の層間絶縁膜形成用膜１４Ｘのうち、１）溝１６Ｙの直下に位置する領域と、２）溝１６Ｙの外周下に位置する領域とを含む。
【００７１】
続いて、半導体基板上の全面に、例えば、照射角度が４５°で紫外線を照射する、即ち、半導体基板上の全面に、半導体基板の主面に対して傾斜する方向に紫外線を照射する（ＵＶ２参照）。このとき、紫外線のうちハードマスク１６に照射される紫外線は、ハードマスク１６により反射されて、第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域に、紫外線が照射される。ここで、紫外線は、例えば１０秒〜２０秒の短時間の間、１５０ｎｍ〜３８０ｎｍの低エネルギーで照射されることが好ましい。
【００７２】
これにより、図４(c) に示すように、ハードマスク１６を利用して、第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域（即ち、紫外線が照射される領域）に存在するポロジェン１４ａを脱離し、ポロジェン１４ａが脱離されてなる空孔１４ｂを含有する多孔質領域１４Ｂと、脱離されずに残存するポロジェン１４ａを含有する非多孔質領域１４Ａとで構成される第２の層間絶縁膜１４を形成する。
【００７３】
ここで、多孔質領域１４Ｂは、溝１６Ｙの底面の中心点Ｃを基準に外方向に拡がるように形成され、中心点Ｃから距離Ｄh（図４(c) 参照）までの範囲内で、且つ中心点Ｃから距離Ｄv（図４(c) 参照）までの範囲内に形成される。ここで、距離Ｄhは、溝１６Ｙの底面に対して平行な方向に沿った距離であり、距離Ｄvは、溝１６Ｙの底面に対して垂直な方向に沿った距離である。なお、前述から判るように、距離Ｄhは、上層配線２１の配線幅Ｌの０．５倍に相当する距離と、第１の距離Ｄsとの総和に相当し（Ｄh＝Ｌ×０．５＋Ｄs）、距離Ｄvは、上層配線２１の配線高さＨに相当する距離と、第２の距離Ｄbとの総和に相当する（Ｄv＝Ｈ＋Ｄb）。
【００７４】
次に、図５(a) に示すように、フォトリソグラフィー法により、ハードマスク１６上に、ビアホールパターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、溝１６Ｙ内に露出する第２の層間絶縁膜１４に対してドライエッチングを行い、第２の層間絶縁膜１４を貫通し、バリア膜１３の上面を露出させるホール１７を形成する。続いて、該レジストパターンを除去する。
【００７５】
次に、図５(b) に示すように、エッチバック法により、ホール１７内に露出するバリア膜１３を除去し、バリア膜１３及び第２の層間絶縁膜１４の下部領域に、下層配線１２の上面を露出させるビアホール１８を形成する。それと共に、ハードマスク１６を利用して、溝１６Ｙ内に露出する第２の層間絶縁膜１４の上部領域を除去し、第２の層間絶縁膜１４の上部領域及びキャップ膜１５に、上層配線溝１９を形成する。このとき、ビアホール１８は、図５(b) に示すように、その下部領域が非多孔質領域１４Ａの界面領域（図１(b)：１４Ａi参照）を貫通し、その上部領域が多孔質領域１４Ｂの底面領域を貫通して形成される。それと共に、上層配線溝１９は、図５(b) に示すように、多孔質領域１４Ｂ内に形成される。
【００７６】
次に、図５(c) に示すように、スパッタ法により、ハードマスク１６上、上層配線溝形成用溝１６ｙの側面、上層配線溝１９の底面及び側面、ビアホール１８の底面及び側面に、Ｔａ膜とＴａＮ膜とが順次積層されてなるバリアメタル膜を堆積する。続いて、スパッタ法により、バリアメタル膜上に、銅を含むシード膜を形成した後、電解めっき法により、シード膜上に、ビアホール１８及び上層配線溝１９内を埋め込むように、銅を含むめっき膜を堆積する。
【００７７】
次に、ＣＭＰ法により、めっき膜、シード膜、バリアメタル膜、及びハードマスク１６のうち、ビアホール１８及び上層配線溝１９の外に形成された部分を順次除去する。このようにして、ハードマスク１６を除去した後、ビアホール１８内に、バリアメタル膜２０ａを介して、銅を含む導電膜２０ｂが埋め込まれてなるビア２０を形成すると共に、上層配線溝１９内に、バリアメタル膜２１ａを介して、銅を含む導電膜２１ｂが埋め込まれてなる上層配線２１を形成する。このとき、ビア２０は、図５(c) に示すように、その下部領域が非多孔質領域１４Ａの界面領域（図１(b)：１４Ａi参照）を貫通し、その上部領域が多孔質領域１４Ｂの底面領域を貫通して形成される。それと共に、上層配線２１は、図５(c) に示すように、多孔質領域１４Ｂ内に形成される（言い換えれば、多孔質領域１４Ｂは、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に形成される）。ここで、図５(c) において、導電膜２０ｂ，２１ｂのうち、シード膜とめっき膜との境界線は、図示が困難なため図示を省略する。
【００７８】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【００７９】
ここで、本実施形態では、図４(a) に示す工程において、上層配線溝パターンを持つレジストパターン（図示省略）を形成した後、図５(a) に示す工程において、ビアホールパターンを持つレジストパターン（図示省略）を形成し、続いて、図５(c) に示す工程において、ビアホール１８内にビア２０を形成すると共に、上層配線溝１９内に上層配線２１を形成する。即ち、本実施形態では、ビア２０、及び上層配線２１の形成方法として、上層配線溝パターンを持つレジストパターンを先に形成するトレンチファースト，ビアホールパターンを持つレジストパターンを後に形成するビアラストのデュアルダマシン法を採用する。
【００８０】
本実施形態によると、図１(b) に示すように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に多孔質領域１４Ｂを設けて、多孔質領域１４Ｂ以外の領域に非多孔質領域１４Ａを設けることにより、第２の層間絶縁膜１４のうち、バリア膜１３との界面に位置する領域に、非多孔質領域１４Ａの界面領域１４Ａiを設けることができる。そのため、第２の層間絶縁膜１４におけるバリア膜１３との界面に空孔１４ｂが存在することがなく、空孔１４ｂにより第２の層間絶縁膜１４とバリア膜１３との密着性が低下することはない。そのため、例えば、図５(c) に示す工程におけるＣＭＰ工程、上層配線２１上に形成されるパッド（図示省略）にワイヤボンドを接続する工程（以下、「ワイヤボンディング工程」と称す）、又はパッドにプローブ針を当て内部回路を検査する検査工程（以下、「プローブ検査工程」と称す）等の際に、第２の層間絶縁膜１４とバリア膜１３との界面に剥離が発生することを防止することができる。
【００８１】
それと共に、図１(b) に示すように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に、多孔質領域１４Ｂを設けることにより、第２の層間絶縁膜１４のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域１４Ｂを設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００８２】
加えて、図１(b) に示すように、第２の層間絶縁膜１４のうち、比較的大きい配線間隔（詳細には、第１の距離Ｄsの２倍に相当する間隔よりも大きい配線間隔）を有する上層配線２１間の中央部に、非多孔質領域１４Ａの配線間領域１４Ａsを設けることができる。ここで、比較的大きい配線間隔を有する上層配線２１間の領域は、キャップ膜１５との接触面積が比較的大きく、キャップ膜１５との界面に剥離が発生する可能性が比較的高い。そのため、比較的大きい配線間隔を有する上層配線２１間の中央部に、非多孔質領域１４Ａの配線間領域１４Ａsを設けることにより、例えば、ＣＭＰ工程等の際に、第２の層間絶縁膜１４とキャップ膜１５との界面に剥離が発生することを防止することができる。一方、比較的小さい配線間隔を有する上層配線２１間の領域は、比較的大きい配線間隔を有する上層配線２１間の領域に比べて、キャップ膜１５との接触面積が小さく、キャップ膜１５との界面に剥離が発生する可能性が低い。そのため、比較的小さい配線間隔を有する上層配線２１間の領域に、非多孔質領域を設ける必要はない。
【００８３】
加えて、図１(b) に示すように、第２の層間絶縁膜１４のうち、バリア膜１３との界面に位置する領域に、非多孔質領域１４Ａの界面領域１４Ａiを設けることにより、ビア２０の下部領域は非多孔質領域１４Ａの界面領域１４Ａiに囲まれるため、ビア２０の底面領域に空孔１４ｂが存在することがなく、例えば、空孔１４ｂ内に捕獲される水分、又は空孔１４ｂ内に残留するエッチングガス等により、ビア２０の底面領域が酸化される、又はビア２０の底面領域が腐食されて、ビア２０の信頼性が低下することを防止することができる。
【００８４】
加えて、図１(b) に示すように、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域に、多孔質領域１４Ｂの底面領域の膜厚（図２：Ｄb参照）と略同一の膜厚（図２：Ｄi参照）を有する非多孔質領域１４Ａの界面領域１４Ａiを設けることができる。そのため、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域の機械的強度を確保する（具体的には例えば、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域が、８ＧＰａ以上のヤング率を確保する）ことができる。そのため、例えば、ワイヤボンディング工程、又はプローブ検査工程等の際に、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域に、割れが発生することを防止することができる。
【００８５】
以上のように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に多孔質領域１４Ｂを設けて、多孔質領域１４Ｂ以外の領域に非多孔質領域１４Ａを設けることにより、配線間容量を効果的に低減させると共に、第２の層間絶縁膜１４とバリア膜１３との界面に剥離が発生することを防止するとことができる。加えて、配線間容量を効果的に低減しながら、
１）第２の層間絶縁膜１４とキャップ膜１５との界面に剥離が発生することを防止する，
２）ビア２０の信頼性が低下することを防止する，
３）第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域に、割れが発生することを防止することができる。
【００８６】
なお、本実施形態では、本発明を容易に説明する為に、図１(b) に示すように、多孔質領域１４Ｂは、空孔１４ｂのみを含有し、ポロジェン１４ａを含有せず、一方、非多孔質領域１４Ａは、ポロジェン１４ａのみを含有し、空孔１４ｂを含有しない場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、多孔質領域１４Ｂが、空孔１４ｂだけでなく、空孔１４ｂの個数よりも少ない個数のポロジェン１４ａを含有し、一方、非多孔質領域１４Ａが、ポロジェン１４ａだけでなく、ポロジェン１４ａの個数よりも少ない個数の空孔１４ｂを含有してもよい。特に、多孔質領域１４Ｂと非多孔質領域１４Ａとの境界領域には、空孔１４ｂとポロジェン１４ａとが混在する場合がある。
【００８７】
即ち、本明細書中の「多孔質領域」とは、空孔を主に含有する領域であり、一方、本明細書中の「非多孔質領域」とは、空孔を主に含有しない領域であり、「多孔質領域」は、「非多孔質領域」に比べて、高い空孔密度を有する領域であり、一方、「非多孔質領域」は、「多孔質領域」に比べて、低い空孔密度を有する領域である。
【００８８】
また、本実施形態では、紫外線を反射させるハードマスク１６の金属材料として、ＴｉＮを用いる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。紫外線を反射させるハードマスクの金属材料として、例えば、Ｔｉ、Ｔａ、ＴａＮ、Ｗ、及びＷＮ等からなる群から選択される１種類、又は複数種類の金属材料を用いてもよい。
【００８９】
また、本実施形態では、図４(b) に示すように、半導体基板上の全面に、半導体基板の主面に対して垂直な方向に紫外線を照射した（ＵＶ１参照）後、半導体基板上の全面に、半導体基板の主面に対して傾斜する方向に紫外線を照射する（ＵＶ２参照）場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。第１に例えば、半導体基板上の全面に、半導体基板の主面に対して垂直な方向にのみ、紫外線を照射する、又は第２に例えば、半導体基板上の全面に、半導体基板の主面に対して傾斜する方向にのみ、紫外線を照射してもよい。
【００９０】
また、本実施形態では、第２の層間絶縁膜形成用膜１４のうち、溝１６Ｙの近傍に位置する領域に存在するポロジェン１４ａを脱離する方法として、ハードマスク１６として、紫外線を反射させる金属膜を採用し、ポロジェン１４ａとして、紫外線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、紫外線を照射する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【００９１】
第１に例えば、ハードマスクとして、紫外線を吸収する絶縁膜を採用し、ポロジェンとして、紫外線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、紫外線を照射してもよい。このように、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜、及び上層配線溝形成用溝が形成されたハードマスクが順次形成された状態で、紫外線を照射することにより、紫外線のうちハードマスクに照射される紫外線は、ハードマスクに吸収されて、第２の層間絶縁膜形成用膜のうち、溝、及び上層配線溝形成用溝の近傍に位置する領域に、紫外線が照射される。ここで、紫外線を吸収するハードマスクの絶縁材料としては、例えば、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮ等からなる群から選択される１種類、又は複数種類の絶縁材料が挙げられる。
【００９２】
第２に例えば、ハードマスクとして、電子線を反射させる金属膜を採用し、ポロジェンとして、電子線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、電子線を照射してもよい。
【００９３】
第３に例えば、ハードマスクとして、電子線を吸収する絶縁膜を採用し、ポロジェンとして、電子線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、電子線を照射してもよい。
【００９４】
第４に例えば、ハードマスクとして、密度の比較的高い膜を採用し、ポロジェンとして、熱処理により脱離するポロジェンを採用し、半導体基板上の全面に対し、熱処理を施してもよい。このように、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜、及び上層配線溝形成用溝が形成されたハードマスクが順次形成された状態で、熱処理を施すことにより、第２の層間絶縁膜形成用膜のうち、溝、及び上層配線溝形成用溝の近傍に位置する領域に存在するポロジェンを脱離することができる。ここで、熱処理温度は、例えば、３００℃の低温であることが好ましく、熱処理時間は、例えば、数１０秒〜３分程度の短時間であることが好ましい。またここで、ハードマスクの密度は、例えば、２．２１ｇ／ｃｍ3程度であることが好ましい。またここで、ハードマスクの材料としては、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮ等からなる金属材料群、並びにＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮ等からなる絶縁材料群から選択される１種類、又は複数種類の材料が挙げられる。但し、キャップ膜の密度が比較的高い場合、キャップ膜上にハードマスクを設けずに、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜のみが形成された状態で、熱処理を施してもよい。
【００９５】
また、本実施形態では、バリア膜１３として、ＳｉＣＮ膜を用いる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。第１に例えば、ＳｉＣＮ膜の代わりに、シリコン炭酸化膜（ＳｉＣＯ膜）を用いてもよい。第２に例えば、ＳｉＣＮ膜の単層膜の代わりに、ＳｉＣＮ膜、及びＳｉＣＯ膜が順次積層されてなる積層膜を用いてもよい。ここで、ＳｉＣＯ膜の形成方法としては、温度が４００℃の下、原料ガスとして、テトラメチルシラン（Ｓｉ(ＣＨ3)4）ガス、及び二酸化炭素（ＣＯ2）ガスを用い、希釈ガスとして、ヘリウム（Ｈｅ）ガスを用いて、プラズマＣＶＤ法により行う方法等が挙げられる。
【００９６】
＜具体例＞
以下に、本発明の一実施形態の具体例に係る半導体装置の構成について、図６(a) 及び(b) を参照しながら説明する。図６(a) 及び(b) は、本発明の一実施形態の具体例に係る半導体装置の構成を示す断面図である。
【００９７】
図６(a) に示すように、本具体例に係る半導体装置として、
・配線４１ａ，４１ｂ，４１ｃの配線幅Ｌa，Ｌb，Ｌcが略同一で、配線幅Ｌa，Ｌb，Ｌcは、最小配線幅Ｌminに相当する幅であり（Ｌa，Ｌb，Ｌc＝Ｌmin）、
・配線４１ａ，４１ｂ，４１ｃの配線高さＨa，Ｈb，Ｈcが略同一で、配線高さＨa，Ｈb，Ｈcは、最小配線幅Ｌminの２倍に相当する高さであり（Ｈa，Ｈb，Ｈc＝Ｌmin×２）、
・互いに隣り合う配線４１ｂと配線４１ｃ間の配線間隔Ｓbcが最小配線間隔Ｓminであり（Ｓbc＝Ｓmin）、
・互いに隣り合う配線４１ａと配線４１ｂ間の配線間隔Ｓabの間隔が、最小配線間隔Ｓminの３倍に相当する間隔よりも大きく（Ｓab＞Ｓmin×３）、
・最小配線幅Ｌminの幅は、最小配線間隔Ｓminの間隔と略同一であり（Ｌmin＝Ｓmin）、
・第２の層間絶縁膜３４の膜厚とキャップ膜３５の膜厚との総和膜厚Ｔが、最小配線間隔Ｓminの４倍に相当する膜厚である（Ｔ＝Ｓmin×４）
場合の半導体装置を示す。
【００９８】
多孔質領域３４Ｂは、図６(a) に示すように、上層配線４１ａ〜４１ｃの側面から、最小配線間隔Ｓminの１．５倍に相当する第１の距離Ｄs（Ｄs＝Ｓmin×１．５）までの範囲内で、且つ上層配線４１ａ〜４１ｃの底面から、底面界面距離Ｄbiの０．５倍に相当する第２の距離Ｄb（Ｄb＝Ｄbi×０．５）までの範囲内に形成されている。
【００９９】
非多孔質領域３４Ａの界面領域は、図６(a) に示すように、第２の層間絶縁膜３４におけるバリア膜３３との界面から、底面界面距離Ｄbiの０．５倍に相当する第３の距離Ｄi（Ｄi＝Ｄbi×０．５，即ち、Ｄi＝Ｄb）までの範囲内に形成されている。
【０１００】
非多孔質領域３４Ａの配線間領域は、図６(a) に示すように、互いに隣り合う上層配線の配線間のうち、第１の距離Ｄsの２倍に相当する間隔よりも大きい配線間隔Ｓabを有する配線間の中央部に形成されている。
【０１０１】
本具体例に係る半導体装置において、最小配線間隔Ｓminを「１」とすると、図６(b) に示すように、
・配線幅Ｌa，Ｌb，Ｌcは「１」
・配線高さＨa，Ｈb，Ｈcは「２」
・配線間隔Ｓbcは「１」
・総和膜厚Ｔは「４」
・第１の距離Ｄsは「１．５」
・第２の距離Ｄbは「１」
・第３の距離Ｄiは「１」
・底面界面距離Ｄbiは「２」
・ビア４０のビア高さは「２」
となる。なお、図６(b) は、図６(a) に示す図と同一の図である。
【０１０２】
本具体例によると、第２の層間絶縁膜３４のうち、上層配線４１ａ〜４１ｃの周囲に位置する領域に多孔質領域３４Ｂを設けて、多孔質領域３４Ｂ以外の領域に非多孔質領域３４Ａを設けることにより、配線間容量を効果的に低減させると共に、第２の層間絶縁膜３４とバリア膜３３との界面に剥離が発生することを防止するとことができる。加えて、配線間容量を効果的に低減しながら、
１）第２の層間絶縁膜３４とキャップ膜３５との界面に剥離が発生することを防止する，
２）ビア４０の信頼性が低下することを防止する，
３）第２の層間絶縁膜３４のうち、下層配線３２ａ〜３２ｃと上層配線４１ａ〜４１ｃ間に位置する領域に、割れが発生することを防止することができる。
【０１０３】
なお、本具体例では、第１の距離Ｄsが、最小配線間隔Ｓminの１．５倍に相当する距離（Ｄs＝Ｓmin×１．５）である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、第１の距離は、最小配線間隔Ｓminに相当する距離以上で、且つ最小配線間隔Ｓminの１．５倍に相当する距離以下であればよい。
【０１０４】
また、本具体例は、単なる一例に過ぎず、本発明は、本具体例に限定されるものではない。
【産業上の利用可能性】
【０１０５】
本発明は、配線が形成された層間絶縁膜と、層間絶縁膜下に層間絶縁膜と接して形成された下層との界面に、剥離が発生することを防止することができるため、配線が形成された層間絶縁膜を有する半導体装置及びその製造方法に有用である。
【図面の簡単な説明】
【０１０６】
【図１】(a) 及び(b) は、本発明の一実施形態に係る半導体装置の構成を示す図である。
【図２】本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図３】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【図４】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【図５】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【図６】(a) 及び(b) は、本発明の一実施形態の具体例に係る半導体装置の構成を示す断面図である。
【図７】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【０１０７】
１０ 第１の層間絶縁膜
１１ 下層配線溝
１２ 下層配線
１２ａ バリアメタル膜
１２ｂ 導電膜
１３ バリア膜
１４Ｘ 第２の層間絶縁膜形成用膜
１４ 第２の層間絶縁膜
１４Ａ 非多孔質領域
１４Ａs 配線間領域
１４Ａi 界面領域
１４Ｂ 多孔質領域
１４ａ ポロジェン
１４ｂ 空孔
１５ キャップ膜
１５ｙ 溝
１６ ハードマスク
１６ｙ 上層配線溝形成用溝
１６Ｙ 溝
１７ ホール
１８ ビアホール
１９ 上層配線溝
２０ ビア
２０ａ バリアメタル膜
２０ｂ 導電膜
２１ 上層配線
２１ａ バリアメタル膜
２１ｂ 導電膜
Ｄs 第１の距離
Ｄb 第２の距離
Ｄi 第３の距離
Ｄbi 底面界面距離
ＵＶ１，ＵＶ２ 紫外線
３２ａ，３２ｂ，３２ｃ 下層配線
３３ バリア膜
３４ 第２の層間絶縁膜
３４Ａ 非多孔質領域
３４Ｂ 多孔質領域
３５ キャップ膜
４０ ビア
４１ａ，４１ｂ，４１ｃ 上層配線
Ｌa，Ｌb，Ｌc 配線幅
Ｈa，Ｈb，Ｈc 配線高さ
Ｓab，Ｓbc 配線間隔
Ｔ 総和膜厚
【技術分野】
【０００１】
本発明は、配線が形成された層間絶縁膜を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、銅を含む配線を有する半導体装置において、配線間容量を低減させて、半導体装置の高速化を図るため、層間絶縁膜の低誘電率化が要求されている。そこで、層間絶縁膜として、多孔質化された低誘電率膜を利用することが検討されている。
【０００３】
層間絶縁膜として、多孔質化された低誘電率膜を用いた半導体装置について、図７を参照しながら説明する（例えば特許文献１参照）。図７は、従来の半導体装置の構成を示す断面図である。
【０００４】
図７に示すように、従来の半導体装置は、半導体基板（図示省略）上に形成された絶縁膜１００と、絶縁膜１００上に形成され、ポロジェン１０１ａの脱離により多孔質化された絶縁膜１０１と、絶縁膜１０１上に形成され、非多孔質性の絶縁膜からなる被覆絶縁膜１０２と、絶縁膜１０１に形成されたビア１０３と、被覆絶縁膜１０２に形成され、ビア１０３と接続する配線１０４とを備えている。絶縁膜１０１は、ポロジェン１０１ａが残存する非多孔質領域１０１Ａを有している。
【０００５】
絶縁膜１０１は、ビア１０３が密に配置された密領域と、密領域よりもビア１０３が疎に配置された疎領域とを有し、非多孔質領域１０１Ａは、疎領域におけるビア１０３間の中央部に設けられている。
【０００６】
従来では、絶縁膜１０１が、疎領域におけるビア１０３間の中央部に非多孔質領域１０１Ａを有することにより、全領域が多孔質化された絶縁膜に比べて、絶縁膜１０１と絶縁膜１００との接触面積が大きくなる。これにより、絶縁膜１０１と絶縁膜１００との密着性の低下を抑制し、絶縁膜１０１と絶縁膜１００との界面に剥離が発生することを抑制することが可能である。
【特許文献１】特開２００８−６０４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の半導体装置では、以下に示す問題がある。
【０００８】
従来では、図７に示すように、非多孔質領域１０１Ａは、絶縁膜１０１の疎領域におけるビア１０３間の中央部にのみ設けられ、絶縁膜１０１のうち非多孔質領域１０１Ａ以外の領域には、空孔１０１ｂが存在する。そのため、絶縁膜１０１のうち非多孔質領域１０１Ａ以外の領域における絶縁膜１００との界面には、空孔１０１ｂが存在し、絶縁膜１０１（特に、絶縁膜１０１のうち非多孔質領域１０１Ａ以外の領域）と絶縁膜１００との界面に、剥離が発生するおそれがある。
【０００９】
即ち、従来では、既述の通り、非多孔質領域１０１Ａにより、絶縁膜１０１と、絶縁膜１０１下に形成された下層（即ち、絶縁膜１００）との界面に、剥離が発生することを抑制することは可能なものの、絶縁膜１０１と絶縁膜１００との界面に剥離が発生する問題が依然として残る。
【００１０】
前記に鑑み、本発明の目的は、配線が形成された層間絶縁膜を有する半導体装置において、層間絶縁膜と、層間絶縁膜下に形成された下層との界面に、剥離が発生することを防止することである。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜の上部領域に形成された第１の配線とを備え、第２の層間絶縁膜は、空孔を含有する多孔質領域と、非多孔質領域とで構成され、多孔質領域は、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に形成され、非多孔質領域は、少なくとも第１の層間絶縁膜と多孔質領域との間に介在して形成されていることを特徴とする。
【００１２】
本発明に係る半導体装置によると、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に多孔質領域を設けて、多孔質領域以外の領域に非多孔質領域を設けることにより、第１の層間絶縁膜と多孔質領域との間（言い換えれば、第２の層間絶縁膜のうち、下層との界面に位置する領域）に、非多孔質領域を設けることができる。そのため、第２の層間絶縁膜における下層との界面に空孔が存在することがなく、空孔により第２の層間絶縁膜と下層との密着性が低下することはないため、第２の層間絶縁膜と下層との界面に剥離が発生することを防止することができる。ここで、「下層」とは、第２の層間絶縁膜下に第２の層間絶縁膜と接して形成された層をいう。
【００１３】
それと共に、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に、多孔質領域を設けることにより、第２の層間絶縁膜のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域を設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００１４】
加えて、第２の層間絶縁膜のうち、比較的大きい配線間隔を有する第１の配線間の中央部に、非多孔質領域を設けることができる。これにより、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。ここで、「上層」とは、第２の層間絶縁膜上に第２の層間絶縁膜と接して形成された層をいう。
【００１５】
本発明に係る半導体装置において、多孔質領域に含有される空孔は、ポロジェンが脱離されてなる空孔であり、非多孔質領域は、脱離されずに残存するポロジェンを含有していることが好ましい。
【００１６】
本発明に係る半導体装置において、多孔質領域は、第１の配線の側面から第１の距離までの範囲内で、且つ第１の配線の底面から第２の距離までの範囲内に形成されていることが好ましい。
【００１７】
本発明に係る半導体装置において、第１の距離は、最小配線間隔に相当する距離以上で、且つ最小配線間隔の１．５倍に相当する距離以下であり、第２の距離は、第１の配線の底面と第２の層間絶縁膜における第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることが好ましい。
【００１８】
本発明に係る半導体装置において、非多孔質領域は、第２の層間絶縁膜における第１の層間絶縁膜との界面から、第３の距離までの範囲内に形成される界面領域と、互いに隣り合う第１の配線の配線間のうち、第１の距離の２倍に相当する間隔よりも大きい間隔を有する配線間の中央部に形成される配線間領域とを含み、第３の距離は、第１の配線の底面と第２の層間絶縁膜における第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることが好ましい。
【００１９】
このようにすると、非多孔質領域の界面領域により、既述の通り、第２の層間絶縁膜と下層との界面に剥離が発生することを防止すると共に、非多孔質領域の配線間領域により、既述の通り、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。
【００２０】
本発明に係る半導体装置において、第２の層間絶縁膜の下部領域に形成されたビアをさらに備え、ビアは、その下部領域が非多孔質領域を貫通し、その上部領域が多孔質領域を貫通して形成されていることが好ましい。
【００２１】
このようにすると、ビアの下部領域は非多孔質領域に囲まれるため、ビアの底面領域に空孔が存在することがなく、例えば、空孔内に捕獲される水分、又は空孔内に残留するエッチングガス等により、ビアの底面領域が酸化される、又はビアの底面領域が腐食されて、ビアの信頼性が低下することを防止することができる。
【００２２】
本発明に係る半導体装置において、第１の層間絶縁膜に形成された第２の配線をさらに備え、第１の配線は、ビアを介して、第２の配線と接続されていることが好ましい。
【００２３】
このようにすると、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、多孔質領域の膜厚と略同一の膜厚を有する非多孔質領域を設けることができる。そのため、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域の機械的強度を確保する（具体的には例えば、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域が、８ＧＰａ以上のヤング率を確保する）ことができるため、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、割れが発生することを防止することができる。
【００２４】
本発明に係る半導体装置において、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域のヤング率は、８ＧＰａ以上であることが好ましい。
【００２５】
本発明に係る半導体装置において、第１の層間絶縁膜と第２の層間絶縁膜との間に形成されたバリア膜をさらに備え、ビアは、第２の層間絶縁膜の下部領域、及びバリア膜を貫通して形成されていることが好ましい。
【００２６】
本発明に係る半導体装置において、第２の層間絶縁膜上に形成されたキャップ膜をさらに備え、第１の配線は、第２の層間絶縁膜の上部領域、及びキャップ膜に形成されていることが好ましい。
【００２７】
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に、第１の層間絶縁膜を形成する工程（ａ）と、第１の層間絶縁膜上に、ポロジェンを含有する第２の層間絶縁膜形成用膜を形成する工程（ｂ）と、第２の層間絶縁膜形成用膜上に、配線溝形成用溝が形成されたハードマスクを形成する工程（ｃ）と、ハードマスクを利用して、第２の層間絶縁膜形成用膜のうち、配線溝形成用溝の近傍に位置する領域に存在するポロジェンを脱離し、ポロジェンが脱離されてなる空孔を含有する多孔質領域と、脱離されずに残存するポロジェンを含有する非多孔質領域とで構成される第２の層間絶縁膜を形成する工程（ｄ）と、ハードマスクを利用して、第２の層間絶縁膜の上部領域に、第１の配線溝を形成する工程（ｅ）と、ハードマスクを除去した後、第１の配線溝内に第１の配線を形成する工程（ｆ）とを備え、工程（ｅ）において、第１の配線溝は、多孔質領域内に形成されることを特徴とする。
【００２８】
本発明に係る半導体装置の製造方法によると、多孔質領域内に形成された第１の配線溝内に、第１の配線を形成することにより、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に多孔質領域を設けて、多孔質領域以外の領域に非多孔質領域を設けることができる。これにより、第１の層間絶縁膜と多孔質領域との間（言い換えれば、第２の層間絶縁膜のうち、下層との界面に位置する領域）に、非多孔質領域を設けることができる。そのため、第２の層間絶縁膜における下層との界面に空孔が存在することがなく、空孔により第２の層間絶縁膜と下層との密着性が低下することはない。そのため、例えば、第１の配線の形成工程におけるＣＭＰ工程等の際に、第２の層間絶縁膜と下層との界面に剥離が発生することを防止することができる。
【００２９】
それと共に、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に、多孔質領域を設けることにより、第２の層間絶縁膜のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域を設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００３０】
加えて、第２の層間絶縁膜のうち、比較的大きい配線間隔を有する第１の配線間の中央部に、非多孔質領域を設けることができる。これにより、例えば、第１の配線の形成工程におけるＣＭＰ工程等の際に、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。
【００３１】
本発明に係る半導体装置の製造方法において、工程（ｂ）において、第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、工程（ｃ）において、ハードマスクは、紫外線、又は電子線を反射させる金属膜からなり、工程（ｄ）は、半導体基板上に、紫外線、又は電子線を照射する工程であることが好ましい。
【００３２】
このようにすると、紫外線、又は電子線のうちハードマスクに照射される紫外線、又は電子線は、ハードマスクにより反射されて、第２の層間絶縁膜形成用膜のうち、配線溝形成用溝の近傍に位置する領域に、紫外線、又は電子線が照射される。
【００３３】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、半導体基板上に、半導体基板の主面に対して垂直な方向に、第１の紫外線、又は第１の電子線を照射する工程（ｄ１）と、半導体基板上に、半導体基板の主面に対して傾斜する方向に、第２の紫外線、又は第２の電子線を照射する工程（ｄ２）とを含むことが好ましい。
【００３４】
本発明に係る半導体装置の製造方法において、紫外線、又は電子線を反射させる金属膜の材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる群から選択される１種類、又は複数種類の金属材料であることが好ましい。
【００３５】
本発明に係る半導体装置の製造方法において、工程（ｂ）において、第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、工程（ｃ）において、ハードマスクは、紫外線、又は電子線を吸収する絶縁膜からなり、工程（ｄ）は、半導体基板上に、紫外線、又は電子線を照射する工程であることが好ましい。
【００３６】
このようにすると、紫外線、又は電子線のうちハードマスクに照射される紫外線、又は電子線は、ハードマスクに吸収されて、第２の層間絶縁膜形成用膜のうち、配線溝形成用溝の近傍に位置する領域に、紫外線、又は電子線が照射される。
【００３７】
本発明に係る半導体装置の製造方法において、紫外線、又は電子線を吸収する絶縁膜の材料は、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる群から選択される１種類、又は複数種類の絶縁材料であることが好ましい。
【００３８】
本発明に係る半導体装置の製造方法において、工程（ｂ）において、第２の層間絶縁膜形成用膜に含有されるポロジェンは、熱処理により脱離するポロジェンであり、工程（ｃ）において、ハードマスクは、ポロジェンが含まれない第１の層間絶縁膜に比べて密度の高い膜からなり、工程（ｄ）は、半導体基板上の全面に対し、熱処理を施す工程であることが好ましい。
【００３９】
本発明に係る半導体装置の製造方法において、ハードマスクの材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる金属材料群、並びにＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる絶縁材料群から選択される１種類、又は複数種類の材料であることが好ましい。
【００４０】
本発明に係る半導体装置の製造方法において、工程（ｅ）は、第２の層間絶縁膜の下部領域にビアホールを形成する工程をさらに含み、工程（ｆ）は、ビアホール内にビアを形成する工程をさらに含み、工程（ｅ）において、ビアホールは、その下部領域が非多孔質領域を貫通し、その上部領域が多孔質領域を貫通して形成されることが好ましい。
【００４１】
このようにすると、ビアの下部領域は非多孔質領域に囲まれるため、ビアの底面領域に空孔が存在することがなく、例えば、空孔内に捕獲される水分、又は空孔内に残留するエッチングガス等により、ビアの底面領域が酸化される、又はビアの底面領域が腐食されて、ビアの信頼性が低下することを防止することができる。
【００４２】
本発明に係る半導体装置の製造方法において、工程（ａ）の後で工程（ｂ）の前に、第１の層間絶縁膜に第２の配線溝を形成した後、第２の配線溝内に第２の配線を形成する工程（ｇ）をさらに備えていることが好ましい。
【００４３】
このようにすると、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、多孔質領域の膜厚と略同一の膜厚を有する非多孔質領域を設けることができる。そのため、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域の機械的強度を確保することができるため、例えば、第１の配線の形成工程の後に行うワイヤボンディング工程、又はプローブ検査工程等の際に、第２の層間絶縁膜のうち、第２の配線と第１の配線間に位置する領域に、割れが発生することを防止することができる。
【００４４】
本発明に係る半導体装置の製造方法において、工程（ｇ）の後で工程（ｂ）の前に、第１の層間絶縁膜、及び第２の配線の上にバリア膜を形成する工程（ｈ）をさらに備え、工程（ｂ）において、第２の層間絶縁膜形成用膜は、バリア膜上に形成され、工程（ｅ）において、ビアホールは、第２の層間絶縁膜の下部領域、及びバリア膜を貫通して形成されることが好ましい。
【００４５】
本発明に係る半導体装置の製造方法において、工程（ｂ）の後で工程（ｃ）の前に、第２の層間絶縁膜形成用膜上に、キャップ膜を形成する工程（ｉ）をさらに備え、工程（ｃ）において、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜、及び溝と連通する配線溝形成用溝が形成されたハードマスクが順次形成され、工程（ｅ）において、第１の配線溝は、第２の層間絶縁膜の上部領域、及びキャップ膜に形成されることが好ましい。
【００４６】
本発明に係る半導体装置の製造方法において、工程（ｃ）は、キャップ膜上にハードマスクを形成する工程（ｃ１）と、工程（ｃ１）の後に、ハードマスクに配線溝形成用溝を形成すると共に、キャップ膜に溝を形成する工程（ｃ２）とを含むことが好ましい。
【発明の効果】
【００４７】
本発明に係る半導体装置及びその製造方法によると、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に多孔質領域を設けて、多孔質領域以外の領域に非多孔質領域を設けることにより、第１の層間絶縁膜と多孔質領域との間（言い換えれば、第２の層間絶縁膜のうち、下層との界面に位置する領域）に、非多孔質領域を設けることができる。そのため、第２の層間絶縁膜における下層との界面に空孔が存在することがなく、空孔により第２の層間絶縁膜と下層との密着性が低下することはないため、第２の層間絶縁膜と下層との界面に剥離が発生することを防止することができる。
【００４８】
それと共に、第２の層間絶縁膜のうち、第１の配線の周囲に位置する領域に、多孔質領域を設けることにより、第２の層間絶縁膜のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域を設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００４９】
加えて、第２の層間絶縁膜のうち、比較的大きい配線間隔を有する第１の配線間の中央部に、非多孔質領域を設けることができる。これにより、第２の層間絶縁膜と上層との界面に剥離が発生することを防止することができる。
【発明を実施するための最良の形態】
【００５０】
以下に、本発明の実施形態について、図面を参照しながら説明する。
【００５１】
（一実施形態）
以下に、本発明の一実施形態に係る半導体装置及びその製造方法について、図１(a) 及び(b) 、図２、図３(a) 〜(c) 、図４(a) 〜(c) 、及び図５(a) 〜(c) を参照しながら説明する。
【００５２】
以下に、本発明の一実施形態に係る半導体装置の構成について、図１(a) 及び(b) を参照しながら説明する。図１(a) 及び(b) は、本発明の一実施形態に係る半導体装置の構成を示す図であり、具体的には、図１(a) は平面図であり、図１(b) は図１(a) に示すIb-Ib線における断面図である。
【００５３】
図１(a) に示すように、半導体基板（図示省略）上には、第１の層間絶縁膜（図１(b)：１０参照）、バリア膜（図１(b)：１３参照）、第２の層間絶縁膜（図１(b)：１４参照）、及びキャップ膜１５が順次形成されている。第２の層間絶縁膜の下部領域には、ビア２０が形成され、第２の層間絶縁膜の上部領域、及びキャップ膜１５には、ビア２０と接続する配線２１が形成されている。
【００５４】
図１(b) に示すように、本実施形態に係る半導体装置は、半導体基板（図示省略）上に形成された第１の層間絶縁膜１０と、第１の層間絶縁膜１０に形成された下層配線（第２の配線）１２と、第１の層間絶縁膜１０及び下層配線１２の上に形成されたバリア膜１３と、バリア膜１３上に形成された第２の層間絶縁膜１４と、第２の層間絶縁膜１４上に形成されたキャップ膜１５と、バリア膜１３及び第２の層間絶縁膜１４の下部領域に形成され、下層配線１２と接続するビア２０と、第２の層間絶縁膜１４の上部領域及びキャップ膜１５に形成され、ビア２０と接続する上層配線（第１の配線）２１とを備えている。
【００５５】
ここで、下層配線１２は、下層配線溝１１の底面及び側面に形成されたバリアメタル膜１２ａと、下層配線溝１１内にバリアメタル膜１２ａを介して埋め込まれた導電膜１２ｂとからなる。ビア２０は、ビアホール１８の底面及び側面に形成されたバリアメタル膜２０ａと、ビアホール１８内にバリアメタル膜２０ａを介して埋め込まれた導電膜２０ｂとからなる。上層配線２１は、上層配線溝１９の底面及び側面に形成されたバリアメタル膜２１ａと、上層配線溝１９内にバリアメタル膜２１ａを介して埋め込まれた導電膜２１ｂとからなる。
【００５６】
第２の層間絶縁膜１４は、図１(b) に示すように、ポロジェン１４ａが脱離されてなる空孔１４ｂを含有する多孔質領域１４Ｂと、脱離されずに残存するポロジェン１４ａを含有する非多孔質領域１４Ａとで構成される。
【００５７】
多孔質領域１４Ｂは、図１(b) に示すように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に形成されている。詳細には、多孔質領域１４Ｂは、図２に示すように、上層配線２１の側面から第１の距離Ｄs（図２参照）までの範囲内で、且つ上層配線２１の底面から第２の距離Ｄb（図２参照）までの範囲内に形成される。ここで、第１の距離Ｄsは、上層配線２１の側面に対して垂直な方向に沿った距離であり、第２の距離Ｄbは、上層配線２１の底面に対して垂直な方向に沿った距離である。なお、図２は、図１(b) に示す図と同一の図である。
【００５８】
ここで、第１の距離Ｄｓは、最小配線間隔Ｓminに相当する距離以上で、且つ最小配線間隔Ｓminの１．５倍に相当する距離以下である（Ｓmin≦Ｄs≦Ｓmin×１．５）ことが好ましい。また、第２の距離Ｄbは、上層配線２１の底面と第２の層間絶縁膜１４におけるバリア膜１３との界面との底面界面距離Ｄbi（図２参照）の０．５倍に相当する距離である（Ｄb＝Ｄbi×０．５）ことが好ましい。ここで、「最小配線間隔Ｓmin」とは、互いに隣り合う上層配線２１の配線間隔のうち、最も小さい間隔に相当する。
【００５９】
言い換えれば、非多孔質領域１４Ａは、バリア膜１３と多孔質領域１４Ｂとの間、及び互いに隣り合う多孔質領域１４Ｂの間（特に、互いに隣り合う多孔質領域１４Ｂのうち、互いに重なり合わずに離間する多孔質領域１４Ｂの間）に介在して形成されている。詳細には、非多孔質領域１４Ａは、図２に示すように、第２の層間絶縁膜１４におけるバリア膜１３との界面から、第３の距離Ｄi（図２参照）までの範囲内に形成される界面領域１４Ａiと、互いに隣り合う上層配線２１の配線間のうち、第１の距離Ｄsの２倍に相当する間隔よりも大きい間隔を有する配線間の中央部に形成される配線間領域１４Ａsとを含む。ここで、第３の距離Ｄiは、底面界面距離Ｄbiの０．５倍に相当する距離である（Ｄi＝Ｄbi×０．５）ことが好ましい。即ち、第３の距離Ｄiは、第２の距離Ｄbと略同一であることが好ましい。
【００６０】
非多孔質領域１４Ａの配線間領域１４Ａsは、互いに隣り合う上層配線２１の配線間のうち、第１の距離Ｄsの２倍に相当する間隔よりも大きい間隔（＞Ｄs×２）を有する配線間には形成される一方、第１の距離Ｄsの２倍に相当する間隔以下の間隔（≦Ｄs×２）を有する配線間には形成されない。
【００６１】
第２の層間絶縁膜１４において、ビア２０は、図１(b) に示すように、その下部領域が非多孔質領域１４Ａの界面領域１４Ａiを貫通し、その上部領域が多孔質領域１４Ｂの底面領域を貫通して形成される。また、第２の層間絶縁膜１４において、上層配線２１は、多孔質領域１４Ｂ内に形成される。ここで、「底面領域」とは、多孔質領域１４Ｂのうち、上層配線２１の底面から第２の距離Ｄb（図２参照）までの範囲内に形成される領域をいう。
【００６２】
第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域には、多孔質領域１４Ｂの底面領域の膜厚（図２：Ｄb参照）と略同一の膜厚（図２：Ｄi参照）を有する非多孔質領域１４Ａの界面領域１４Ａiが形成されている。ここで、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域のヤング率は、８ＧＰａ以上であることが好ましい。
【００６３】
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図３(a) 〜(c) 、図４(a) 〜(c) 、及び図５(a) 〜(c) を参照しながら説明する。図３(a) 〜図５(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【００６４】
まず、図３(a) に示すように、半導体基板（図示省略）上に、例えば、比誘電率が３．０の炭素含有シリコン酸化膜（ＳｉＯＣ（Ｈ）膜）からなる第１の層間絶縁膜１０を形成する。続いて、フォトリソグラフィー法により、第１の層間絶縁膜１０上に、下層配線溝パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、第１の層間絶縁膜１０に対してドライエッチングを行い、第１の層間絶縁膜１０に下層配線溝１１を形成する。続いて、該レジストパターンを除去する。
【００６５】
次に、スパッタ法により、第１の層間絶縁膜１０上、並びに下層配線溝１１の底面及び側面に、例えばタンタル膜（Ｔａ膜）と窒化タンタル膜（ＴａＮ膜）とが順次積層されてなるバリアメタル膜を堆積する。続いて、スパッタ法により、バリアメタル膜上に、例えば銅を含むシード膜を形成した後、電解めっき法により、シード膜上に、下層配線溝１１内を埋め込むように、例えば銅を含むめっき膜を堆積する。続いて、ＣＭＰ（Ｃhemical Ｍechanical Ｐolishing）法により、めっき膜、シード膜、及びバリアメタル膜のうち、下層配線溝１１外に形成された部分を順次除去する。このようにして、下層配線溝１１内に、バリアメタル膜１２ａを介して、銅を含む導電膜１２ｂが埋め込まれてなる下層配線１２を形成する。ここで、図３(a) において、導電膜１２ｂのうち、シード膜とめっき膜との境界線は、図示が困難なため図示を省略する。
【００６６】
次に、図３(b) に示すように、プラズマＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法により、第１の層間絶縁膜１０、及び下層配線１２の上に、例えば膜厚が４０ｎｍのシリコン炭窒化膜（ＳｉＣＮ膜）からなるバリア膜１３を堆積する。ここで、プラズマＣＶＤ法によるバリア膜１３の堆積条件としては、次に示す条件が挙げられる。例えば、温度が４００℃の下、原料ガスとして、テトラメチルシラン（Ｓｉ(ＣＨ3)4）ガス、及びアンモニア（ＮＨ3）ガスを用い、希釈ガスとして、ヘリウム（Ｈｅ）ガスを用いて、プラズマＣＶＤ法によるバリア膜１３の堆積を行う。またここで、バリア膜１３は、その密度が、例えば１．８ｇ／ｃｍ3であることが好ましく、その屈折率が、例えば１．８〜２．２（波長６３３ｎｍ）であることが好ましい。
【００６７】
続いて、プラズマＣＶＤ法、又はスピン塗布法により、バリア膜１３上に、例えば、紫外線（ＵＶ：ultraviolet）の照射により脱離するポロジェン１４ａを含有し、膜厚が２００ｎｍのＳｉＯＣ（Ｈ）膜からなる第２の層間絶縁膜形成用膜１４Ｘを堆積する。ここで、第２の層間絶縁膜形成用膜１４Ｘの堆積方法としては、プラズマＣＶＤ法を用いることがより好ましい。
【００６８】
次に、図３(c) に示すように、プラズマＣＶＤ法により、第２の層間絶縁膜形成用膜１４Ｘ上に、例えば、膜厚が４０ｎｍのＳｉＯＣ（Ｈ）膜からなるキャップ膜１５を堆積した後、スパッタ法により、キャップ膜１５上に、例えば、膜厚が３０ｎｍのＴｉＮ膜等の紫外線を反射させる金属膜からなるハードマスク１６を堆積する。
【００６９】
次に、図４(a) に示すように、フォトリソグラフィー法により、ハードマスク１６上に、上層配線溝パターンを持つレジストパターン（図示省略）を形成する。続いて、該レジストパターンをマスクに用いて、ハードマスク１６、及びキャップ膜１５に対してドライエッチングを順次行い、ハードマスク１６に上層配線溝形成用溝１６ｙを形成すると共にキャップ膜１５に溝１５ｙを形成し、ハードマスク１６及びキャップ膜１５を貫通し、第２の層間絶縁膜形成用膜１４Ｘの上面を露出させる溝１６Ｙを形成する。続いて、該レジストパターンを除去する。このようにして、第２の層間絶縁膜形成用膜１４Ｘ上に、溝１５ｙが形成されたキャップ膜１５、及び溝１５ｙと連通する上層配線溝形成用溝１６ｙが形成されたハードマスク１６を順次形成する。
【００７０】
次に、図４(b) に示すように、半導体基板上の全面に、例えば、照射角度（即ち、半導体基板の主面の法線に対して傾斜する角度）が０°で紫外線を照射する、即ち、半導体基板上の全面に、半導体基板の主面に対して垂直な方向に紫外線を照射する（ＵＶ１参照）。このとき、紫外線のうちハードマスク１６に照射される紫外線は、ハードマスク１６により反射されて、第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域に、紫外線が照射される。ここで、紫外線は、例えば１０秒〜２０秒の短時間の間、１５０ｎｍ〜３８０ｎｍの低エネルギーで照射されることが好ましい。またここで、本明細書中に登場する「第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域」とは、第２の層間絶縁膜形成用膜１４Ｘのうち、１）溝１６Ｙの直下に位置する領域と、２）溝１６Ｙの外周下に位置する領域とを含む。
【００７１】
続いて、半導体基板上の全面に、例えば、照射角度が４５°で紫外線を照射する、即ち、半導体基板上の全面に、半導体基板の主面に対して傾斜する方向に紫外線を照射する（ＵＶ２参照）。このとき、紫外線のうちハードマスク１６に照射される紫外線は、ハードマスク１６により反射されて、第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域に、紫外線が照射される。ここで、紫外線は、例えば１０秒〜２０秒の短時間の間、１５０ｎｍ〜３８０ｎｍの低エネルギーで照射されることが好ましい。
【００７２】
これにより、図４(c) に示すように、ハードマスク１６を利用して、第２の層間絶縁膜形成用膜１４Ｘのうち、溝１６Ｙの近傍に位置する領域（即ち、紫外線が照射される領域）に存在するポロジェン１４ａを脱離し、ポロジェン１４ａが脱離されてなる空孔１４ｂを含有する多孔質領域１４Ｂと、脱離されずに残存するポロジェン１４ａを含有する非多孔質領域１４Ａとで構成される第２の層間絶縁膜１４を形成する。
【００７３】
ここで、多孔質領域１４Ｂは、溝１６Ｙの底面の中心点Ｃを基準に外方向に拡がるように形成され、中心点Ｃから距離Ｄh（図４(c) 参照）までの範囲内で、且つ中心点Ｃから距離Ｄv（図４(c) 参照）までの範囲内に形成される。ここで、距離Ｄhは、溝１６Ｙの底面に対して平行な方向に沿った距離であり、距離Ｄvは、溝１６Ｙの底面に対して垂直な方向に沿った距離である。なお、前述から判るように、距離Ｄhは、上層配線２１の配線幅Ｌの０．５倍に相当する距離と、第１の距離Ｄsとの総和に相当し（Ｄh＝Ｌ×０．５＋Ｄs）、距離Ｄvは、上層配線２１の配線高さＨに相当する距離と、第２の距離Ｄbとの総和に相当する（Ｄv＝Ｈ＋Ｄb）。
【００７４】
次に、図５(a) に示すように、フォトリソグラフィー法により、ハードマスク１６上に、ビアホールパターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、溝１６Ｙ内に露出する第２の層間絶縁膜１４に対してドライエッチングを行い、第２の層間絶縁膜１４を貫通し、バリア膜１３の上面を露出させるホール１７を形成する。続いて、該レジストパターンを除去する。
【００７５】
次に、図５(b) に示すように、エッチバック法により、ホール１７内に露出するバリア膜１３を除去し、バリア膜１３及び第２の層間絶縁膜１４の下部領域に、下層配線１２の上面を露出させるビアホール１８を形成する。それと共に、ハードマスク１６を利用して、溝１６Ｙ内に露出する第２の層間絶縁膜１４の上部領域を除去し、第２の層間絶縁膜１４の上部領域及びキャップ膜１５に、上層配線溝１９を形成する。このとき、ビアホール１８は、図５(b) に示すように、その下部領域が非多孔質領域１４Ａの界面領域（図１(b)：１４Ａi参照）を貫通し、その上部領域が多孔質領域１４Ｂの底面領域を貫通して形成される。それと共に、上層配線溝１９は、図５(b) に示すように、多孔質領域１４Ｂ内に形成される。
【００７６】
次に、図５(c) に示すように、スパッタ法により、ハードマスク１６上、上層配線溝形成用溝１６ｙの側面、上層配線溝１９の底面及び側面、ビアホール１８の底面及び側面に、Ｔａ膜とＴａＮ膜とが順次積層されてなるバリアメタル膜を堆積する。続いて、スパッタ法により、バリアメタル膜上に、銅を含むシード膜を形成した後、電解めっき法により、シード膜上に、ビアホール１８及び上層配線溝１９内を埋め込むように、銅を含むめっき膜を堆積する。
【００７７】
次に、ＣＭＰ法により、めっき膜、シード膜、バリアメタル膜、及びハードマスク１６のうち、ビアホール１８及び上層配線溝１９の外に形成された部分を順次除去する。このようにして、ハードマスク１６を除去した後、ビアホール１８内に、バリアメタル膜２０ａを介して、銅を含む導電膜２０ｂが埋め込まれてなるビア２０を形成すると共に、上層配線溝１９内に、バリアメタル膜２１ａを介して、銅を含む導電膜２１ｂが埋め込まれてなる上層配線２１を形成する。このとき、ビア２０は、図５(c) に示すように、その下部領域が非多孔質領域１４Ａの界面領域（図１(b)：１４Ａi参照）を貫通し、その上部領域が多孔質領域１４Ｂの底面領域を貫通して形成される。それと共に、上層配線２１は、図５(c) に示すように、多孔質領域１４Ｂ内に形成される（言い換えれば、多孔質領域１４Ｂは、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に形成される）。ここで、図５(c) において、導電膜２０ｂ，２１ｂのうち、シード膜とめっき膜との境界線は、図示が困難なため図示を省略する。
【００７８】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【００７９】
ここで、本実施形態では、図４(a) に示す工程において、上層配線溝パターンを持つレジストパターン（図示省略）を形成した後、図５(a) に示す工程において、ビアホールパターンを持つレジストパターン（図示省略）を形成し、続いて、図５(c) に示す工程において、ビアホール１８内にビア２０を形成すると共に、上層配線溝１９内に上層配線２１を形成する。即ち、本実施形態では、ビア２０、及び上層配線２１の形成方法として、上層配線溝パターンを持つレジストパターンを先に形成するトレンチファースト，ビアホールパターンを持つレジストパターンを後に形成するビアラストのデュアルダマシン法を採用する。
【００８０】
本実施形態によると、図１(b) に示すように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に多孔質領域１４Ｂを設けて、多孔質領域１４Ｂ以外の領域に非多孔質領域１４Ａを設けることにより、第２の層間絶縁膜１４のうち、バリア膜１３との界面に位置する領域に、非多孔質領域１４Ａの界面領域１４Ａiを設けることができる。そのため、第２の層間絶縁膜１４におけるバリア膜１３との界面に空孔１４ｂが存在することがなく、空孔１４ｂにより第２の層間絶縁膜１４とバリア膜１３との密着性が低下することはない。そのため、例えば、図５(c) に示す工程におけるＣＭＰ工程、上層配線２１上に形成されるパッド（図示省略）にワイヤボンドを接続する工程（以下、「ワイヤボンディング工程」と称す）、又はパッドにプローブ針を当て内部回路を検査する検査工程（以下、「プローブ検査工程」と称す）等の際に、第２の層間絶縁膜１４とバリア膜１３との界面に剥離が発生することを防止することができる。
【００８１】
それと共に、図１(b) に示すように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に、多孔質領域１４Ｂを設けることにより、第２の層間絶縁膜１４のうち、配線間容量の低減に効果的に貢献する領域に、多孔質領域１４Ｂを設けることができるため、配線間容量を効果的に低減させて、半導体装置の高速化を図ることができる。
【００８２】
加えて、図１(b) に示すように、第２の層間絶縁膜１４のうち、比較的大きい配線間隔（詳細には、第１の距離Ｄsの２倍に相当する間隔よりも大きい配線間隔）を有する上層配線２１間の中央部に、非多孔質領域１４Ａの配線間領域１４Ａsを設けることができる。ここで、比較的大きい配線間隔を有する上層配線２１間の領域は、キャップ膜１５との接触面積が比較的大きく、キャップ膜１５との界面に剥離が発生する可能性が比較的高い。そのため、比較的大きい配線間隔を有する上層配線２１間の中央部に、非多孔質領域１４Ａの配線間領域１４Ａsを設けることにより、例えば、ＣＭＰ工程等の際に、第２の層間絶縁膜１４とキャップ膜１５との界面に剥離が発生することを防止することができる。一方、比較的小さい配線間隔を有する上層配線２１間の領域は、比較的大きい配線間隔を有する上層配線２１間の領域に比べて、キャップ膜１５との接触面積が小さく、キャップ膜１５との界面に剥離が発生する可能性が低い。そのため、比較的小さい配線間隔を有する上層配線２１間の領域に、非多孔質領域を設ける必要はない。
【００８３】
加えて、図１(b) に示すように、第２の層間絶縁膜１４のうち、バリア膜１３との界面に位置する領域に、非多孔質領域１４Ａの界面領域１４Ａiを設けることにより、ビア２０の下部領域は非多孔質領域１４Ａの界面領域１４Ａiに囲まれるため、ビア２０の底面領域に空孔１４ｂが存在することがなく、例えば、空孔１４ｂ内に捕獲される水分、又は空孔１４ｂ内に残留するエッチングガス等により、ビア２０の底面領域が酸化される、又はビア２０の底面領域が腐食されて、ビア２０の信頼性が低下することを防止することができる。
【００８４】
加えて、図１(b) に示すように、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域に、多孔質領域１４Ｂの底面領域の膜厚（図２：Ｄb参照）と略同一の膜厚（図２：Ｄi参照）を有する非多孔質領域１４Ａの界面領域１４Ａiを設けることができる。そのため、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域の機械的強度を確保する（具体的には例えば、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域が、８ＧＰａ以上のヤング率を確保する）ことができる。そのため、例えば、ワイヤボンディング工程、又はプローブ検査工程等の際に、第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域に、割れが発生することを防止することができる。
【００８５】
以上のように、第２の層間絶縁膜１４のうち、上層配線２１の周囲に位置する領域に多孔質領域１４Ｂを設けて、多孔質領域１４Ｂ以外の領域に非多孔質領域１４Ａを設けることにより、配線間容量を効果的に低減させると共に、第２の層間絶縁膜１４とバリア膜１３との界面に剥離が発生することを防止するとことができる。加えて、配線間容量を効果的に低減しながら、
１）第２の層間絶縁膜１４とキャップ膜１５との界面に剥離が発生することを防止する，
２）ビア２０の信頼性が低下することを防止する，
３）第２の層間絶縁膜１４のうち、下層配線１２と上層配線２１間に位置する領域に、割れが発生することを防止することができる。
【００８６】
なお、本実施形態では、本発明を容易に説明する為に、図１(b) に示すように、多孔質領域１４Ｂは、空孔１４ｂのみを含有し、ポロジェン１４ａを含有せず、一方、非多孔質領域１４Ａは、ポロジェン１４ａのみを含有し、空孔１４ｂを含有しない場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、多孔質領域１４Ｂが、空孔１４ｂだけでなく、空孔１４ｂの個数よりも少ない個数のポロジェン１４ａを含有し、一方、非多孔質領域１４Ａが、ポロジェン１４ａだけでなく、ポロジェン１４ａの個数よりも少ない個数の空孔１４ｂを含有してもよい。特に、多孔質領域１４Ｂと非多孔質領域１４Ａとの境界領域には、空孔１４ｂとポロジェン１４ａとが混在する場合がある。
【００８７】
即ち、本明細書中の「多孔質領域」とは、空孔を主に含有する領域であり、一方、本明細書中の「非多孔質領域」とは、空孔を主に含有しない領域であり、「多孔質領域」は、「非多孔質領域」に比べて、高い空孔密度を有する領域であり、一方、「非多孔質領域」は、「多孔質領域」に比べて、低い空孔密度を有する領域である。
【００８８】
また、本実施形態では、紫外線を反射させるハードマスク１６の金属材料として、ＴｉＮを用いる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。紫外線を反射させるハードマスクの金属材料として、例えば、Ｔｉ、Ｔａ、ＴａＮ、Ｗ、及びＷＮ等からなる群から選択される１種類、又は複数種類の金属材料を用いてもよい。
【００８９】
また、本実施形態では、図４(b) に示すように、半導体基板上の全面に、半導体基板の主面に対して垂直な方向に紫外線を照射した（ＵＶ１参照）後、半導体基板上の全面に、半導体基板の主面に対して傾斜する方向に紫外線を照射する（ＵＶ２参照）場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。第１に例えば、半導体基板上の全面に、半導体基板の主面に対して垂直な方向にのみ、紫外線を照射する、又は第２に例えば、半導体基板上の全面に、半導体基板の主面に対して傾斜する方向にのみ、紫外線を照射してもよい。
【００９０】
また、本実施形態では、第２の層間絶縁膜形成用膜１４のうち、溝１６Ｙの近傍に位置する領域に存在するポロジェン１４ａを脱離する方法として、ハードマスク１６として、紫外線を反射させる金属膜を採用し、ポロジェン１４ａとして、紫外線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、紫外線を照射する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【００９１】
第１に例えば、ハードマスクとして、紫外線を吸収する絶縁膜を採用し、ポロジェンとして、紫外線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、紫外線を照射してもよい。このように、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜、及び上層配線溝形成用溝が形成されたハードマスクが順次形成された状態で、紫外線を照射することにより、紫外線のうちハードマスクに照射される紫外線は、ハードマスクに吸収されて、第２の層間絶縁膜形成用膜のうち、溝、及び上層配線溝形成用溝の近傍に位置する領域に、紫外線が照射される。ここで、紫外線を吸収するハードマスクの絶縁材料としては、例えば、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮ等からなる群から選択される１種類、又は複数種類の絶縁材料が挙げられる。
【００９２】
第２に例えば、ハードマスクとして、電子線を反射させる金属膜を採用し、ポロジェンとして、電子線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、電子線を照射してもよい。
【００９３】
第３に例えば、ハードマスクとして、電子線を吸収する絶縁膜を採用し、ポロジェンとして、電子線の照射により脱離するポロジェンを採用し、半導体基板上の全面に、電子線を照射してもよい。
【００９４】
第４に例えば、ハードマスクとして、密度の比較的高い膜を採用し、ポロジェンとして、熱処理により脱離するポロジェンを採用し、半導体基板上の全面に対し、熱処理を施してもよい。このように、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜、及び上層配線溝形成用溝が形成されたハードマスクが順次形成された状態で、熱処理を施すことにより、第２の層間絶縁膜形成用膜のうち、溝、及び上層配線溝形成用溝の近傍に位置する領域に存在するポロジェンを脱離することができる。ここで、熱処理温度は、例えば、３００℃の低温であることが好ましく、熱処理時間は、例えば、数１０秒〜３分程度の短時間であることが好ましい。またここで、ハードマスクの密度は、例えば、２．２１ｇ／ｃｍ3程度であることが好ましい。またここで、ハードマスクの材料としては、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮ等からなる金属材料群、並びにＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮ等からなる絶縁材料群から選択される１種類、又は複数種類の材料が挙げられる。但し、キャップ膜の密度が比較的高い場合、キャップ膜上にハードマスクを設けずに、第２の層間絶縁膜形成用膜上に、溝が形成されたキャップ膜のみが形成された状態で、熱処理を施してもよい。
【００９５】
また、本実施形態では、バリア膜１３として、ＳｉＣＮ膜を用いる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。第１に例えば、ＳｉＣＮ膜の代わりに、シリコン炭酸化膜（ＳｉＣＯ膜）を用いてもよい。第２に例えば、ＳｉＣＮ膜の単層膜の代わりに、ＳｉＣＮ膜、及びＳｉＣＯ膜が順次積層されてなる積層膜を用いてもよい。ここで、ＳｉＣＯ膜の形成方法としては、温度が４００℃の下、原料ガスとして、テトラメチルシラン（Ｓｉ(ＣＨ3)4）ガス、及び二酸化炭素（ＣＯ2）ガスを用い、希釈ガスとして、ヘリウム（Ｈｅ）ガスを用いて、プラズマＣＶＤ法により行う方法等が挙げられる。
【００９６】
＜具体例＞
以下に、本発明の一実施形態の具体例に係る半導体装置の構成について、図６(a) 及び(b) を参照しながら説明する。図６(a) 及び(b) は、本発明の一実施形態の具体例に係る半導体装置の構成を示す断面図である。
【００９７】
図６(a) に示すように、本具体例に係る半導体装置として、
・配線４１ａ，４１ｂ，４１ｃの配線幅Ｌa，Ｌb，Ｌcが略同一で、配線幅Ｌa，Ｌb，Ｌcは、最小配線幅Ｌminに相当する幅であり（Ｌa，Ｌb，Ｌc＝Ｌmin）、
・配線４１ａ，４１ｂ，４１ｃの配線高さＨa，Ｈb，Ｈcが略同一で、配線高さＨa，Ｈb，Ｈcは、最小配線幅Ｌminの２倍に相当する高さであり（Ｈa，Ｈb，Ｈc＝Ｌmin×２）、
・互いに隣り合う配線４１ｂと配線４１ｃ間の配線間隔Ｓbcが最小配線間隔Ｓminであり（Ｓbc＝Ｓmin）、
・互いに隣り合う配線４１ａと配線４１ｂ間の配線間隔Ｓabの間隔が、最小配線間隔Ｓminの３倍に相当する間隔よりも大きく（Ｓab＞Ｓmin×３）、
・最小配線幅Ｌminの幅は、最小配線間隔Ｓminの間隔と略同一であり（Ｌmin＝Ｓmin）、
・第２の層間絶縁膜３４の膜厚とキャップ膜３５の膜厚との総和膜厚Ｔが、最小配線間隔Ｓminの４倍に相当する膜厚である（Ｔ＝Ｓmin×４）
場合の半導体装置を示す。
【００９８】
多孔質領域３４Ｂは、図６(a) に示すように、上層配線４１ａ〜４１ｃの側面から、最小配線間隔Ｓminの１．５倍に相当する第１の距離Ｄs（Ｄs＝Ｓmin×１．５）までの範囲内で、且つ上層配線４１ａ〜４１ｃの底面から、底面界面距離Ｄbiの０．５倍に相当する第２の距離Ｄb（Ｄb＝Ｄbi×０．５）までの範囲内に形成されている。
【００９９】
非多孔質領域３４Ａの界面領域は、図６(a) に示すように、第２の層間絶縁膜３４におけるバリア膜３３との界面から、底面界面距離Ｄbiの０．５倍に相当する第３の距離Ｄi（Ｄi＝Ｄbi×０．５，即ち、Ｄi＝Ｄb）までの範囲内に形成されている。
【０１００】
非多孔質領域３４Ａの配線間領域は、図６(a) に示すように、互いに隣り合う上層配線の配線間のうち、第１の距離Ｄsの２倍に相当する間隔よりも大きい配線間隔Ｓabを有する配線間の中央部に形成されている。
【０１０１】
本具体例に係る半導体装置において、最小配線間隔Ｓminを「１」とすると、図６(b) に示すように、
・配線幅Ｌa，Ｌb，Ｌcは「１」
・配線高さＨa，Ｈb，Ｈcは「２」
・配線間隔Ｓbcは「１」
・総和膜厚Ｔは「４」
・第１の距離Ｄsは「１．５」
・第２の距離Ｄbは「１」
・第３の距離Ｄiは「１」
・底面界面距離Ｄbiは「２」
・ビア４０のビア高さは「２」
となる。なお、図６(b) は、図６(a) に示す図と同一の図である。
【０１０２】
本具体例によると、第２の層間絶縁膜３４のうち、上層配線４１ａ〜４１ｃの周囲に位置する領域に多孔質領域３４Ｂを設けて、多孔質領域３４Ｂ以外の領域に非多孔質領域３４Ａを設けることにより、配線間容量を効果的に低減させると共に、第２の層間絶縁膜３４とバリア膜３３との界面に剥離が発生することを防止するとことができる。加えて、配線間容量を効果的に低減しながら、
１）第２の層間絶縁膜３４とキャップ膜３５との界面に剥離が発生することを防止する，
２）ビア４０の信頼性が低下することを防止する，
３）第２の層間絶縁膜３４のうち、下層配線３２ａ〜３２ｃと上層配線４１ａ〜４１ｃ間に位置する領域に、割れが発生することを防止することができる。
【０１０３】
なお、本具体例では、第１の距離Ｄsが、最小配線間隔Ｓminの１．５倍に相当する距離（Ｄs＝Ｓmin×１．５）である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、第１の距離は、最小配線間隔Ｓminに相当する距離以上で、且つ最小配線間隔Ｓminの１．５倍に相当する距離以下であればよい。
【０１０４】
また、本具体例は、単なる一例に過ぎず、本発明は、本具体例に限定されるものではない。
【産業上の利用可能性】
【０１０５】
本発明は、配線が形成された層間絶縁膜と、層間絶縁膜下に層間絶縁膜と接して形成された下層との界面に、剥離が発生することを防止することができるため、配線が形成された層間絶縁膜を有する半導体装置及びその製造方法に有用である。
【図面の簡単な説明】
【０１０６】
【図１】(a) 及び(b) は、本発明の一実施形態に係る半導体装置の構成を示す図である。
【図２】本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図３】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【図４】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【図５】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す要部工程断面図である。
【図６】(a) 及び(b) は、本発明の一実施形態の具体例に係る半導体装置の構成を示す断面図である。
【図７】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【０１０７】
１０ 第１の層間絶縁膜
１１ 下層配線溝
１２ 下層配線
１２ａ バリアメタル膜
１２ｂ 導電膜
１３ バリア膜
１４Ｘ 第２の層間絶縁膜形成用膜
１４ 第２の層間絶縁膜
１４Ａ 非多孔質領域
１４Ａs 配線間領域
１４Ａi 界面領域
１４Ｂ 多孔質領域
１４ａ ポロジェン
１４ｂ 空孔
１５ キャップ膜
１５ｙ 溝
１６ ハードマスク
１６ｙ 上層配線溝形成用溝
１６Ｙ 溝
１７ ホール
１８ ビアホール
１９ 上層配線溝
２０ ビア
２０ａ バリアメタル膜
２０ｂ 導電膜
２１ 上層配線
２１ａ バリアメタル膜
２１ｂ 導電膜
Ｄs 第１の距離
Ｄb 第２の距離
Ｄi 第３の距離
Ｄbi 底面界面距離
ＵＶ１，ＵＶ２ 紫外線
３２ａ，３２ｂ，３２ｃ 下層配線
３３ バリア膜
３４ 第２の層間絶縁膜
３４Ａ 非多孔質領域
３４Ｂ 多孔質領域
３５ キャップ膜
４０ ビア
４１ａ，４１ｂ，４１ｃ 上層配線
Ｌa，Ｌb，Ｌc 配線幅
Ｈa，Ｈb，Ｈc 配線高さ
Ｓab，Ｓbc 配線間隔
Ｔ 総和膜厚
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上部領域に形成された第１の配線とを備え、
前記第２の層間絶縁膜は、空孔を含有する多孔質領域と、非多孔質領域とで構成され、
前記多孔質領域は、前記第２の層間絶縁膜のうち、前記第１の配線の周囲に位置する領域に形成され、
前記非多孔質領域は、少なくとも前記第１の層間絶縁膜と前記多孔質領域との間に介在して形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記多孔質領域に含有される空孔は、ポロジェンが脱離されてなる空孔であり、
前記非多孔質領域は、脱離されずに残存するポロジェンを含有していることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記多孔質領域は、前記第１の配線の側面から第１の距離までの範囲内で、且つ前記第１の配線の底面から第２の距離までの範囲内に形成されていることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１の距離は、最小配線間隔に相当する距離以上で、且つ前記最小配線間隔の１．５倍に相当する距離以下であり、
前記第２の距離は、前記第１の配線の底面と前記第２の層間絶縁膜における前記第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることを特徴とする半導体装置。
【請求項５】
請求項３又は４に記載の半導体装置において、
前記非多孔質領域は、
前記第２の層間絶縁膜における前記第１の層間絶縁膜との界面から、第３の距離までの範囲内に形成される界面領域と、
互いに隣り合う前記第１の配線の配線間のうち、前記第１の距離の２倍に相当する間隔よりも大きい間隔を有する配線間の中央部に形成される配線間領域とを含み、
前記第３の距離は、前記第１の配線の底面と前記第２の層間絶縁膜における前記第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることを特徴とする半導体装置。
【請求項６】
請求項１〜５のうちいずれか１項に記載の半導体装置において、
前記第２の層間絶縁膜の下部領域に形成されたビアをさらに備え、
前記ビアは、その下部領域が前記非多孔質領域を貫通し、その上部領域が前記多孔質領域を貫通して形成されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記第１の層間絶縁膜に形成された第２の配線をさらに備え、
前記第１の配線は、前記ビアを介して、前記第２の配線と接続されていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第２の層間絶縁膜のうち、前記第２の配線と前記第１の配線間に位置する領域のヤング率は、８ＧＰａ以上であることを特徴とする半導体装置。
【請求項９】
請求項６〜８のうちいずれか１項に記載の半導体装置において、
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に形成されたバリア膜をさらに備え、
前記ビアは、前記第２の層間絶縁膜の下部領域、及び前記バリア膜を貫通して形成されていることを特徴とする半導体装置。
【請求項１０】
請求項６〜９のうちいずれか１項に記載の半導体装置において、
前記第２の層間絶縁膜上に形成されたキャップ膜をさらに備え、
前記第１の配線は、前記第２の層間絶縁膜の上部領域、及び前記キャップ膜に形成されていることを特徴とする半導体装置。
【請求項１１】
半導体基板上に、第１の層間絶縁膜を形成する工程（ａ）と、
前記第１の層間絶縁膜上に、ポロジェンを含有する第２の層間絶縁膜形成用膜を形成する工程（ｂ）と、
前記第２の層間絶縁膜形成用膜上に、配線溝形成用溝が形成されたハードマスクを形成する工程（ｃ）と、
前記ハードマスクを利用して、前記第２の層間絶縁膜形成用膜のうち、前記配線溝形成用溝の近傍に位置する領域に存在するポロジェンを脱離し、ポロジェンが脱離されてなる空孔を含有する多孔質領域と、脱離されずに残存するポロジェンを含有する非多孔質領域とで構成される第２の層間絶縁膜を形成する工程（ｄ）と、
前記ハードマスクを利用して、前記第２の層間絶縁膜の上部領域に、第１の配線溝を形成する工程（ｅ）と、
前記ハードマスクを除去した後、前記第１の配線溝内に第１の配線を形成する工程（ｆ）とを備え、
前記工程（ｅ）において、前記第１の配線溝は、前記多孔質領域内に形成されることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、
前記工程（ｃ）において、前記ハードマスクは、紫外線、又は電子線を反射させる金属膜からなり、
前記工程（ｄ）は、前記半導体基板上に、紫外線、又は電子線を照射する工程であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記工程（ｄ）は、
前記半導体基板上に、前記半導体基板の主面に対して垂直な方向に、第１の紫外線、又は第１の電子線を照射する工程（ｄ１）と、
前記半導体基板上に、前記半導体基板の主面に対して傾斜する方向に、第２の紫外線、又は第２の電子線を照射する工程（ｄ２）とを含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２又は１３に記載の半導体装置の製造方法において、
紫外線、又は電子線を反射させる前記金属膜の材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる群から選択される１種類、又は複数種類の金属材料であることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、
前記工程（ｃ）において、前記ハードマスクは、紫外線、又は電子線を吸収する絶縁膜からなり、
前記工程（ｄ）は、前記半導体基板上に、紫外線、又は電子線を照射する工程であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、
紫外線、又は電子線を吸収する前記絶縁膜の材料は、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる群から選択される１種類、又は複数種類の絶縁材料であることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜に含有されるポロジェンは、熱処理により脱離するポロジェンであり、
前記工程（ｃ）において、前記ハードマスクは、ポロジェンが含まれない前記第１の層間絶縁膜に比べて密度の高い膜からなり、
前記工程（ｄ）は、前記半導体基板上の全面に対し、熱処理を施す工程であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法において、
前記ハードマスクの材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる金属材料群、並びにＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる絶縁材料群から選択される１種類、又は複数種類の材料であることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１１〜１８のうちいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｅ）は、前記第２の層間絶縁膜の下部領域にビアホールを形成する工程をさらに含み、
前記工程（ｆ）は、前記ビアホール内にビアを形成する工程をさらに含み、
前記工程（ｅ）において、前記ビアホールは、その下部領域が前記非多孔質領域を貫通し、その上部領域が前記多孔質領域を貫通して形成されることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９に記載の半導体装置の製造方法において、
前記工程（ａ）の後で前記工程（ｂ）の前に、前記第１の層間絶縁膜に第２の配線溝を形成した後、前記第２の配線溝内に第２の配線を形成する工程（ｇ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法において、
前記工程（ｇ）の後で前記工程（ｂ）の前に、前記第１の層間絶縁膜、及び前記第２の配線の上にバリア膜を形成する工程（ｈ）をさらに備え、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜は、前記バリア膜上に形成され、
前記工程（ｅ）において、前記ビアホールは、前記第２の層間絶縁膜の下部領域、及び前記バリア膜を貫通して形成されることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１に記載の半導体装置の製造方法において、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第２の層間絶縁膜形成用膜上に、キャップ膜を形成する工程（ｉ）をさらに備え、
前記工程（ｃ）において、前記第２の層間絶縁膜形成用膜上に、溝が形成された前記キャップ膜、及び前記溝と連通する前記配線溝形成用溝が形成された前記ハードマスクが順次形成され、
前記工程（ｅ）において、前記第１の配線溝は、前記第２の層間絶縁膜の上部領域、及び前記キャップ膜に形成されることを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２２に記載の半導体装置の製造方法において、
前記工程（ｃ）は、
前記キャップ膜上に前記ハードマスクを形成する工程（ｃ１）と、
前記工程（ｃ１）の後に、前記ハードマスクに前記配線溝形成用溝を形成すると共に、前記キャップ膜に前記溝を形成する工程（ｃ２）とを含むことを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上部領域に形成された第１の配線とを備え、
前記第２の層間絶縁膜は、空孔を含有する多孔質領域と、非多孔質領域とで構成され、
前記多孔質領域は、前記第２の層間絶縁膜のうち、前記第１の配線の周囲に位置する領域に形成され、
前記非多孔質領域は、少なくとも前記第１の層間絶縁膜と前記多孔質領域との間に介在して形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記多孔質領域に含有される空孔は、ポロジェンが脱離されてなる空孔であり、
前記非多孔質領域は、脱離されずに残存するポロジェンを含有していることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記多孔質領域は、前記第１の配線の側面から第１の距離までの範囲内で、且つ前記第１の配線の底面から第２の距離までの範囲内に形成されていることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１の距離は、最小配線間隔に相当する距離以上で、且つ前記最小配線間隔の１．５倍に相当する距離以下であり、
前記第２の距離は、前記第１の配線の底面と前記第２の層間絶縁膜における前記第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることを特徴とする半導体装置。
【請求項５】
請求項３又は４に記載の半導体装置において、
前記非多孔質領域は、
前記第２の層間絶縁膜における前記第１の層間絶縁膜との界面から、第３の距離までの範囲内に形成される界面領域と、
互いに隣り合う前記第１の配線の配線間のうち、前記第１の距離の２倍に相当する間隔よりも大きい間隔を有する配線間の中央部に形成される配線間領域とを含み、
前記第３の距離は、前記第１の配線の底面と前記第２の層間絶縁膜における前記第１の層間絶縁膜との界面との底面界面距離の約０．５倍に相当する距離であることを特徴とする半導体装置。
【請求項６】
請求項１〜５のうちいずれか１項に記載の半導体装置において、
前記第２の層間絶縁膜の下部領域に形成されたビアをさらに備え、
前記ビアは、その下部領域が前記非多孔質領域を貫通し、その上部領域が前記多孔質領域を貫通して形成されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記第１の層間絶縁膜に形成された第２の配線をさらに備え、
前記第１の配線は、前記ビアを介して、前記第２の配線と接続されていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第２の層間絶縁膜のうち、前記第２の配線と前記第１の配線間に位置する領域のヤング率は、８ＧＰａ以上であることを特徴とする半導体装置。
【請求項９】
請求項６〜８のうちいずれか１項に記載の半導体装置において、
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に形成されたバリア膜をさらに備え、
前記ビアは、前記第２の層間絶縁膜の下部領域、及び前記バリア膜を貫通して形成されていることを特徴とする半導体装置。
【請求項１０】
請求項６〜９のうちいずれか１項に記載の半導体装置において、
前記第２の層間絶縁膜上に形成されたキャップ膜をさらに備え、
前記第１の配線は、前記第２の層間絶縁膜の上部領域、及び前記キャップ膜に形成されていることを特徴とする半導体装置。
【請求項１１】
半導体基板上に、第１の層間絶縁膜を形成する工程（ａ）と、
前記第１の層間絶縁膜上に、ポロジェンを含有する第２の層間絶縁膜形成用膜を形成する工程（ｂ）と、
前記第２の層間絶縁膜形成用膜上に、配線溝形成用溝が形成されたハードマスクを形成する工程（ｃ）と、
前記ハードマスクを利用して、前記第２の層間絶縁膜形成用膜のうち、前記配線溝形成用溝の近傍に位置する領域に存在するポロジェンを脱離し、ポロジェンが脱離されてなる空孔を含有する多孔質領域と、脱離されずに残存するポロジェンを含有する非多孔質領域とで構成される第２の層間絶縁膜を形成する工程（ｄ）と、
前記ハードマスクを利用して、前記第２の層間絶縁膜の上部領域に、第１の配線溝を形成する工程（ｅ）と、
前記ハードマスクを除去した後、前記第１の配線溝内に第１の配線を形成する工程（ｆ）とを備え、
前記工程（ｅ）において、前記第１の配線溝は、前記多孔質領域内に形成されることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、
前記工程（ｃ）において、前記ハードマスクは、紫外線、又は電子線を反射させる金属膜からなり、
前記工程（ｄ）は、前記半導体基板上に、紫外線、又は電子線を照射する工程であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記工程（ｄ）は、
前記半導体基板上に、前記半導体基板の主面に対して垂直な方向に、第１の紫外線、又は第１の電子線を照射する工程（ｄ１）と、
前記半導体基板上に、前記半導体基板の主面に対して傾斜する方向に、第２の紫外線、又は第２の電子線を照射する工程（ｄ２）とを含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２又は１３に記載の半導体装置の製造方法において、
紫外線、又は電子線を反射させる前記金属膜の材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる群から選択される１種類、又は複数種類の金属材料であることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜に含有されるポロジェンは、紫外線、又は電子線の照射により脱離するポロジェンであり、
前記工程（ｃ）において、前記ハードマスクは、紫外線、又は電子線を吸収する絶縁膜からなり、
前記工程（ｄ）は、前記半導体基板上に、紫外線、又は電子線を照射する工程であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、
紫外線、又は電子線を吸収する前記絶縁膜の材料は、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる群から選択される１種類、又は複数種類の絶縁材料であることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜に含有されるポロジェンは、熱処理により脱離するポロジェンであり、
前記工程（ｃ）において、前記ハードマスクは、ポロジェンが含まれない前記第１の層間絶縁膜に比べて密度の高い膜からなり、
前記工程（ｄ）は、前記半導体基板上の全面に対し、熱処理を施す工程であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法において、
前記ハードマスクの材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、及びＷＮからなる金属材料群、並びにＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＯＮ、ＳｉＯ2、及びＳｉＮからなる絶縁材料群から選択される１種類、又は複数種類の材料であることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１１〜１８のうちいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｅ）は、前記第２の層間絶縁膜の下部領域にビアホールを形成する工程をさらに含み、
前記工程（ｆ）は、前記ビアホール内にビアを形成する工程をさらに含み、
前記工程（ｅ）において、前記ビアホールは、その下部領域が前記非多孔質領域を貫通し、その上部領域が前記多孔質領域を貫通して形成されることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９に記載の半導体装置の製造方法において、
前記工程（ａ）の後で前記工程（ｂ）の前に、前記第１の層間絶縁膜に第２の配線溝を形成した後、前記第２の配線溝内に第２の配線を形成する工程（ｇ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法において、
前記工程（ｇ）の後で前記工程（ｂ）の前に、前記第１の層間絶縁膜、及び前記第２の配線の上にバリア膜を形成する工程（ｈ）をさらに備え、
前記工程（ｂ）において、前記第２の層間絶縁膜形成用膜は、前記バリア膜上に形成され、
前記工程（ｅ）において、前記ビアホールは、前記第２の層間絶縁膜の下部領域、及び前記バリア膜を貫通して形成されることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１に記載の半導体装置の製造方法において、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第２の層間絶縁膜形成用膜上に、キャップ膜を形成する工程（ｉ）をさらに備え、
前記工程（ｃ）において、前記第２の層間絶縁膜形成用膜上に、溝が形成された前記キャップ膜、及び前記溝と連通する前記配線溝形成用溝が形成された前記ハードマスクが順次形成され、
前記工程（ｅ）において、前記第１の配線溝は、前記第２の層間絶縁膜の上部領域、及び前記キャップ膜に形成されることを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２２に記載の半導体装置の製造方法において、
前記工程（ｃ）は、
前記キャップ膜上に前記ハードマスクを形成する工程（ｃ１）と、
前記工程（ｃ１）の後に、前記ハードマスクに前記配線溝形成用溝を形成すると共に、前記キャップ膜に前記溝を形成する工程（ｃ２）とを含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１２９９５０（Ｐ２０１０−１２９９５０Ａ）
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００８−３０６１３２（Ｐ２００８−３０６１３２）
【出願日】平成２０年１２月１日（２００８．１２．１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年１２月１日（２００８．１２．１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]