【課題】３０ｎｍ以下の微細化に適応できるフラッシュメモリ及びその製造方法を提供する。
【解決手段】基板１０１に接続された上部にスペーサ絶縁膜１１６を有するフィン構造のビットラインから形成されたメモリセル部の最小加工寸法をＦとするとき、独立に書き込み／消去可能なビットライン２本が対になって４Ｆ周期に配置されてメモリセル部が形成され、一対のフィンの上部を覆うように記憶絶縁膜が形成されている。 （もっと読む）

【課題】第１半導体部および第２半導体部を含む半導体素子を作製する際に半導体の曲がりを小さくする。
【解決手段】絶縁体マスク１７を用いて、ＬＤエリア１ｂに第１半導体部１９を形成し、ＥＡエリア１ｃに第２半導体部３７を形成する。絶縁体マスク１７内では、キャップ層１５に近い下部では線膨張率が高く、キャップ層１５から遠い上部では線膨張率が低い。ＥＡエリア１ｃに第２半導体部３７を形成する前に、エッチング端面１９ａ側から第１半導体部１９の最上層であるキャップ層１５を部分的にエッチングする。これで、境界１ｄ近傍で、絶縁体マスク１７とキャップ層１５との間にギャップＧを生じさせると、このギャップＧ部分の絶縁体マスク１７において、キャップ層１５に近い下部１７ｅは多く膨張し、キャップ層１５から遠い上部１７ｆは少なく膨張する。その結果、境界１ｄ近傍の絶縁体マスクが上に曲がる。 （もっと読む）

【課題】ゲート絶縁膜に用いる高誘電体金属酸化膜又は高誘電体金属シリケート膜におけるリーク電流を低減できるようにする。
【解決手段】高誘電体金属シリケートからなるゲート絶縁膜の形成において、金属等を含む前駆体の暴露時間には、表面吸着反応により成膜レートが飽和する時間を用い、酸化剤の暴露時間には、金属酸化膜の組成が化学量論値の９７％以上となる時間を用いてＡＬＤ堆積を行う。 （もっと読む）

【課題】 本発明は、トレンチの底面に流動性の第１の絶縁膜を満たし、第２の絶縁膜を形成した後に乾式エッチング工程及び湿式エッチング工程を行ってトレンチの上部の幅を広げながら第２の絶縁膜に含まれるフッ素(Ｆ；fluorine；フローリン)の量を減少させることができる半導体メモリ素子の素子分離膜形成方法を提供することを可能にすることを目的としている。
【解決手段】 トレンチが形成された半導体基板が提供される段階と、トレンチを含む半導体基板上に第１の絶縁膜を形成する段階と、第１の絶縁膜の一部を除去する第１のエッチング工程を行ってトレンチの開口部の幅を広げる段階と、第２のエッチング工程を行って第１の絶縁膜内に含まれた不純物を除去する段階と、第１の絶縁膜を含む半導体基板上に第２の絶縁膜を形成する段階とを含む構成としたことを特徴とする。 （もっと読む）

【課題】埋め込み層の成長に際して異常成長を低減可能な、半導体光素子を作製する方法を提供する。
【解決手段】誘導結合型プラズマＣＶＤ装置を用いて、そのバイアス電力Ｐ_ＢＩＡＳを制御することによって膜応力を調整して、複数のIII−Ｖ化合物半導体層を含む半導体積層上に、厚さ２マイクロメートル以上のシリコン酸化膜を成長する。シリコン酸化膜のマスクを半導体積層上にエッチングにより形成する。このマスクを用いて半導体積層をドライエッチングして光導波路構造のための半導体メサを形成する。マスクを用いて半導体メサの埋め込み成長を行う。マスクのシリコン酸化膜の室温における膜応力は、−２５０ＭＰａ〜−１５０ＭＰａである。膜応力は、摂氏５００度〜摂氏７００度の温度範囲で−２００ＭＰａ〜ゼロＭＰａである。 （もっと読む）

【課題】 不揮発性メモリデバイスのようなデバイス、及び統合プロセスツールにおいてデバイスを形成する方法の提供。
【解決手段】 トンネル酸化物層を基板上に堆積させるステップと、トンネル酸化物層をプラズマに曝し、その結果、プラズマがトンネル酸化物の表面と近傍表面の形態を変化させ、プラズマ変化した近傍表面を形成するステップと、を含む。その後、トンネル酸化物の変化した近傍表面上にナノ結晶を堆積させる （もっと読む）

【課題】処理容器内の真空状態を維持したまま、載置台の上面の周辺部に対してカバー部材を載置・除去できるようにする。
【解決手段】処理容器３０内に供給された処理ガスをプラズマ化させることにより、相対的に小型の基板Ｗ２と相対的に大型の基板Ｗ１を処理容器３０内において選択的に処理可能なプラズマ処理装置５であって、処理容器３０内には、基板Ｗ１、Ｗ２を選択的に上面に載置させる載置台３１が設けられ、載置台３１の上面の中央部３１’には、載置台３１の上面の中央部３１’に載置される小型の基板Ｗ２の裏面を支持可能な位置に配置された中央昇降部材７０が設けられ、載置台３１の上面の周辺部３１”には、載置台３１の上面の中央部に載置された小型の基板Ｗ２の外側において昇降自在な周辺昇降部材７５が設けられ、周辺昇降部材７５は、載置台３１の上面に載置される大型の基板Ｗ１の裏面を支持可能な位置に配置されている。 （もっと読む）

【課題】低吸湿性かつ低誘電率のＦ添加ＳｉＯ₂ 膜を形成すること。
【解決手段】導電領域間を電気的に分離し、Ｓｉ、Ｏ、Ｆを含み、ＳｉＯ₂ の網目構造を有する絶縁膜をプラズマＣＶＤ法により形成する際に、原料ガスとして、ＳｉＦ（ＯＣＨ₂ ＣＦ₃ ）₃ 、ＳｉＦ（ＯＣＨ₂ Ｃ（ＯＲ）₃ ）₃ （Ｒは官能基）、ＳｉＦ（ＯＣＨ₂ ＣＦ₂ Ｒ）₃ （Ｒは官能基）、ＳｉＦ（ＯＣＨ₂ Ｃ（ＯＲ）₂ Ｒ′）₃ （Ｒ，Ｒ′は官能基）、ＳｉＦ（ＯＣＨ₂ Ｃ（ＮＲ₂ ）₃ ）₃ （Ｒは官能基）、ＳｉＦ（ＯＣＨ₂ Ｃ（ＮＲ₂ ）₂ Ｒ′）₃ （Ｒ，Ｒ′は官能基）、ＳｉＦ（ＯＣＨ₂ ＣＲＯ）₃ （Ｒは官能基）、ＳｉＦ（ＯＣＨ₂ ＣＮ）₃ 、ＳｉＦ（ＯＣＨ₂ ＮＯ₂ ）₃ 、ＳｉＦ（ＯＣＨ₂ ＣＯＯＲ）₃ （Ｒは官能基）またはＳｉＦ_n （ＯＣＨ₂ ＣＦ₂ Ｒ）_4-n （ｎ＝１〜３、Ｒは官能基）のガスを用いたときに、前記Ｓｉに結合した元素がＦと置換する反応確率が、前記ＳｉにＦが結合している場合のほうが、前記ＳｉにＦが結合していない場合よりも小さくなる成膜温度で、前記絶縁膜を形成することを特徴とする。 （もっと読む）

【課題】微小なコンタクトを形成する場合でも、コンタクト抵抗の上昇を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０上に狭い間隔で配置された複数のゲート電極１２と、当該ゲート電極１２を被覆する層間絶縁膜２０とを備える。層間絶縁膜２０は、互いに隣接するゲート電極１２間を充填するとともに、ゲート電極１２上での膜厚が、半導体基板１０の平坦面上での膜厚よりも薄い吸湿性絶縁膜１５と、吸湿性絶縁膜１５上に形成された非吸湿性絶縁膜１６とを備える。この構造によれば、ゲート電極１２間に微小なコンタクトを形成する場合でも、吸湿性絶縁膜１５から放出されるＨ₂Ｏに起因するコンタクト抵抗の増大を抑制することができる。 （もっと読む）

【課題】高品位な膜質を有するシリコン酸化膜を基板上に成膜可能な成膜方法等を提供する。
【解決手段】
オゾンガス発生源から発生した１００％のオゾンガスをオゾンガス供給路６２に通流させ、このオゾンガス供給路６２から分岐した希釈ガス供給路６３に希釈ガスを通流させて、予め設定したオゾンガスの濃度となるように１００％のオゾンガスを希釈し、希釈されたオゾンガスを当該オゾンガス流路６２から処理容器２、２１内に供給する。そしてシリコン有機化合物からなる成膜ガスを前記処理容器２、２１内に供給しオゾンとシリコン有機化合物とを反応させて基板上にシリコン酸化膜を成膜する。 （もっと読む）

【課題】誘電体マスクの除去において残渣を低減可能な、化合物半導体光デバイスを作製する方法を提供する。
【解決手段】化合物半導体光デバイスを作製する方法は、（ａ）有機シラン系原料および酸素原料を含む成膜ガスを供給して誘導結合プラズマ−化学的気相成長法で、ヒータを用いて基板１１を加熱しながら、シリコン化合物からなる誘電体マスク膜１７を化合物半導体領域１０上に堆積する工程と、（ｂ）誘電体マスク膜１７にパターンを形成して誘電体マスク１７ａを形成する工程と、（ｃ）誘電体マスク１７ａを用いて、化合物半導体領域１０のドライエッチングを行ってメサ形状の化合物半導体領域１０ｃを形成する工程とを備える。誘電体マスク膜１７の堆積は摂氏２００度以上の基板温度において行われる。誘電体マスク膜１７の堆積は摂氏３００度以下の温度において行われる。 （もっと読む）

【課題】ゲート酸化膜へのプラズマダメージを抑制することができ、ゲート酸化膜の劣化が抑制されるとともにスループットが向上した半導体装置の製造方法を提供する。
【解決手段】本発明にかかる半導体装置の製造方法において、プラズマ絶縁膜を形成する工程は、成膜装置内において、成膜ガスを供給しながら、高周波電界および低周波電界を印加してＦＥＴ形成領域を覆う前記プラズマ絶縁膜を成膜する工程と、前記プラズマ絶縁膜を成膜した後、前記高周波電界の印加を継続しながら、前記低周波電界の印加を停止した後または同時に前記成膜ガスの流量を経時的に漸次減少させる工程と、を含む。 （もっと読む）

【課題】内側の電極に汚れが付くのを確実に防止し、かつ成膜領域を広くする。
【解決手段】１組の電極１２，１３と、もう１組の電極２３，２２間でそれぞれ常圧でプラズマ空間Ｐを発生させる。供給源７１，７２から各プラズマ空間Ｐに反応ガスを供給する。２つのプラズマ空間Ｐ，Ｐを通過した反応ガスが吹き出される２つの吹出口１ｂ，１ｂの間に供給源８０から金属含有ガスを供給する。ガス整流板３１で、吹き出された後の反応ガスと金属含有ガスとの合流ガスの流路を被処理面に沿うよう形成する。ガス整流板３１を２組の電極すべての被処理面を向く面に被せ、かつ２組の電極のうち両外側の電極より外側へ突出させ、更に外側に排気機構９１，９２を設ける。 （もっと読む）

【課題】ゲート絶縁耐性を向上させる半導体装置を提供する。
【解決手段】本発明に係る半導体装置３０は、基板３１と、基板３１上に形成された絶縁膜（３２、３３）と、絶縁膜（３２、３３）上に形成された島状の多結晶半導体層（ポリシリコン層３５）と、多結晶半導体層（ポリシリコン層３５）上に形成され、純水に対する接触角が１０°以下であり、且つ膜厚が０．５ｎｍ以下の第１酸化膜３６と、第１酸化膜３６上に形成されたゲート絶縁膜３８と、ゲート絶縁膜３８上に形成されたゲート電極３９と、を有するものである。 （もっと読む）

【課題】コンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる半導体素子及びその製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上に複数の導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成し、絶縁膜を部分的に除去して基板の一部を露出する開口を形成する。その後、開口の下部側壁及び底面に沿って形成された残留金属膜と開口の上部側壁及び残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する。障壁層を含む開口を埋め立てて金属プラグを形成する。 （もっと読む）

【課題】絶縁層の過剰な研磨を抑制できる半導体装置の製造方法を提供する。
【解決手段】本実施形態の半導体装置の製造方法は、オリエンテーションフラット部１１１が形成された半導体基板１１上に、配線層１３および導体膜１４を形成する工程と、前記配線層１３および前記導体膜１４上に、前記配線層１３および前記導体膜１４を被覆する絶縁層１５を形成する工程と、前記絶縁層１５を研磨する工程とを備える。
前記配線層１３および前記導体膜１４を形成する前記工程では、オリエンテーションフラット部１１１に近傍領域のみにオリエンテーションフラット部１１１に略直交する方向に延在する導体膜１４を形成する （もっと読む）

【課題】ゲート絶縁膜として高性能なシリコン酸化膜を提供し、電気特性に優れた半導体装置を提供する。
【解決手段】本発明に係るシリコン酸化膜は、赤外吸収スペクトルの（ピーク半値幅）×（ピーク高）で表されるピーク面積強度において、波数２３４０ｃｍ^-1付近に現れるＣＯ₂帰属ピークの面積強度が、波数１０６０ｃｍ^-1付近に現れるＳｉＯ₂帰属ピークの面積強度に対して、８Ｅ−４倍以上であることを特徴とする。 （もっと読む）

【課題】本発明は、ＮＯＲフラッシュデバイス及びその製造方法を提供する。
【解決手段】バックエンドオブライン（ＢＥＯＬ）構造を有するＮＯＲフラッシュデバイスにおいて、ＢＥＯＬ構造は導電領域を有する基板と、基板上に形成された第１層間絶縁膜と、導電領域に形成される第１金属ラインと、該第１金属ラインと第１層間絶縁膜を覆う第２層間絶縁膜と、第２層間絶縁膜を貫通する第１コンタクト及び第１コンタクトを通じて第１金属ラインと連結される第２金属ラインを具備して、第１コンタクト、第１及び第２金属ラインのうちで少なくとも一つは銅であり、第１及び第２層間絶縁膜のうちで少なくとも一つは、低誘電物質を含む。 （もっと読む）

【課題】 犠牲酸化物層を形成し除去する方法を提供する。
【解決手段】 この方法は、最上部と側壁を持つ段差部を基板上に形成するステップであって、段差部が、前記ステップを含む。この方法は、また、分子酸素とＴＥＯＳの化学気相堆積によって段差部の周りに犠牲酸化物層を形成するステップであって、酸化物層が段差部の最上部と側壁上に形成される、前記ステップを含んでもよい。この方法は、また、酸化物層と段差部の最上部分を除去するステップと、段差部の除去によって暴露される基板の一部を除去して、エッチングされた基板を形成するステップと、エッチングされた基板から犠牲酸化物層全体を除去するステップとを含んでもよい。 （もっと読む）

酸化シリコン膜の堆積におけるパターンローディングを改良するための方法が説明されている。上記方法は、堆積基板を堆積チャンバに提供するステップと、上記堆積基板の温度を約２５０℃〜約３２５℃の温度に調整するステップとを含んでもよい。オゾン含有ガスが、約１．５ｓｌｍ〜約３ｓｌｍの第１の流量で上記堆積チャンバに導入されてもよく、この場合、上記ガスにおけるオゾン濃度は約６重量％〜約１２重量％である。ＴＥＯＳもまた、約２５００ｍｇｍ〜約４５００ｍｇｍの第２の流量で上記堆積チャンバに導入されてもよい。上記酸化シリコン膜の堆積レートは、上記基板の堆積表面での上記オゾンおよびＴＥＯＳの反応の反応レートによってコントロールされる。 （もっと読む）