半導体素子及びその製造方法
【課題】コンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる半導体素子及びその製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上に複数の導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成し、絶縁膜を部分的に除去して基板の一部を露出する開口を形成する。その後、開口の下部側壁及び底面に沿って形成された残留金属膜と開口の上部側壁及び残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する。障壁層を含む開口を埋め立てて金属プラグを形成する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上に複数の導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成し、絶縁膜を部分的に除去して基板の一部を露出する開口を形成する。その後、開口の下部側壁及び底面に沿って形成された残留金属膜と開口の上部側壁及び残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する。障壁層を含む開口を埋め立てて金属プラグを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子用配線構造物の形成方法及び半導体素子用配線構造物を具備する半導体素子に関し、より詳細には、層間絶縁膜に対する接着性が向上した障壁層を具備する半導体素子の製造方法及びこの方法によって製造された半導体素子に関する。
【背景技術】
【０００２】
近年、半導体素子が高集積化することに応じてトランジスタのソース／ドレインサイズ及びゲート電極の線幅と金属配線の線幅が急激に縮小しつつある。特に、金属配線の線幅が縮小することに応じてコンタクトホールやビアホールのアスペクト比が急激に増加して既存の蒸着方法ではコンタクトホールやビアホールを十分に埋め立てることが困難になった。このため、最近は、化学気相蒸着工程によってコンタクトホールやビアホールを埋め立てることができるほどの十分な厚さを有する金属膜を蒸着した後、平坦化工程によってコンタクトホール又はビアホールの内部にのみ金属膜を残留させることによってコンタクトプラグのような半導体素子用配線構造物を形成する工程が広く用いられている。特に、最近は、コンタクトプラグとしてポリシリコンよりは金属物質を用いる傾向があり、ビアプラグを金属で形成する場合には、配線物質と同一の物質で形成し、単一工程によってビアプラグと金属配線とを同時に形成する工程も開発されつつある。
【０００３】
しかし、金属物質を用いてプラグや回路用配線を形成する場合には、プラグや配線を形成するための工程から層間絶縁膜の下部に配置された下部構造物が損傷することを保護するために、コンタクトホールやビアホールの内側壁に沿って障壁層を形成することが一般的である。ここで、蒸着工程の容易性と相対的に低い電気抵抗によってタングステンが蒸着物質として広く用いられているが、タングステンは多くの酸化膜に対して接着性が落ち、蒸着工程のソースガスによってコンタクトホールやビアホールの側壁が損傷しやすいという短所がある。これを防止するために、金属性プラグを形成する場合には、フッ素イオン（Ｆ−）のようなソースガスの拡散を防止するための拡散防止膜（ａｎｔｉ−ｄｉｆｆｕｓｉｏｎ ｌａｙｅｒ）と金属性プラグの接触抵抗（ｃｏｎｔａｃｔ ｒｅｓｉｓｔａｎｃｅ）を下げるための接触層（ｇｌｕｅ ｌａｙｅｒ）で構成される障壁層（ｂａｒｒｉｅｒ ｌａｙｅｒ）を形成する。
【０００４】
拡散防止膜は、コンタクトホールやビアホールの内部に形成され、コンタクトプラグや配線の一部を形成するため、小さいサイズの空間で均一かつ平坦に蒸着しうるとの条件と、できるだけ薄く蒸着されてコンタクト抵抗を最小化しうるとの条件を満たさなければならない。このような条件によって、接触層としてタングステン層（Ｗ−ｌａｙｅｒ）を形成し、タングステン層の上部に拡散防止膜としてタングステン窒化膜（ＷＮ−ｌａｙｅｒ）を形成する工程が広く用いられている。
【０００５】
酸化物で構成された絶縁膜を貫通するコンタクトホール又はビアホールの内側壁に沿って第１タングステン膜及びタングステン窒化膜で構成された障壁層を形成した後、酸化膜の上部にコンタクトホールやビアホールを埋め立てるのに十分な厚さを有する第２タングステン膜を形成する。その後、酸化膜の上部面が露出するように第２タングステン膜を平坦化すると、第２タングステン膜が障壁層の形成されたコンタクトホールやビアホールの内部にのみ残存することになって、コンタクトや配線構造物のビアプラグが形成される。
【０００６】
しかし、上述したような従来のプラグの形成方法によると、第１タングステン膜が平坦化工程中に用いられるスラリーのようなエッチング液によってともに除去され、プラグがコンタクトホールやビアホールの内部に十分に埋め立てられないという問題点が発生する。
【０００７】
図１〜図４は、従来の配線工程が終わったウエハを示す走査型電子顕微鏡（ＳＥＭ）写真である。図１及び図２は、配線工程が終わったウエハの周辺部を観察したＳＥＭ写真であり、図３及び図４は、配線工程が終わったウエハの前面を観察したＳＥＭ写真である。また、図１及び図３は、ウエハ上に形成されたコンタクトプラグを測定したＳＥＭ写真であり、図２及び図４は、ウエハ上に形成されたトレンチ型配線を示すＳＥＭ写真である。
【０００８】
図１〜図４を参照すると、コンタクトプラグ及び配線の周辺に明るく示される不良領域（Ｄｅｆｅｃｔ ａｒｅａ、Ｄ）が存在することがわかる。コンタクトプラグを形成するための平坦化工程が進行する期間、コンタクトホールの上部の周辺部を覆っている第１タングステン膜が除去されると、コンタクトプラグはコンタクトホールの上部の側壁から第１タングステン膜の厚さだけ離隔して形成される。よって、コンタクトホールの内部はコンタクトプラグによって完全に埋め立てられず、上部の側壁とコンタクトプラグとの間に無効な空間（ｖｏｉｄ）が形成される。コンタクトプラグとコンタクトホールの上部の側壁との間に形成された無効な空間はＳＥＭ写真によって不良領域（Ｄ）で示される。金属配線と配線が位置するトレンチとの間でも同様の問題点が発生する。
【０００９】
不良領域（Ｄ）がコンタクトホールの上部に位置する第１タングステン膜の損失によるものであるか、又は第１タングステン膜のみならず、タングステン窒化膜までの損失によるものであるかを確認するためにコンタクトホールの内側壁を全部タングステン窒化膜で形成して配線工程を完了したウエハを検査した。
【００１０】
図５は、第１タングステン膜を形成せず、タングステン窒化膜のみで障壁層を形成した場合のウエハを示すＳＥＭ写真であり、図６は、第１タングステン膜とタングステン窒化膜で障壁層を形成した場合のウエハを示すＳＥＭ写真である。
【００１１】
図５に示したように、タングステン窒化膜のみで障壁層を形成した場合には、コンタクトプラグの周辺部で図１〜図４に示したような不良領域（Ｄ）が見られないことがわかる。しかし、図６に示したように、コンタクトホールの内側壁に沿って第１タングステン膜を形成した場合には不良領域（Ｄ）が観察されることがわかる。よって、コンタクトプラグや配線形成の工程にて行われる平坦化工程によって除去されるものは、第１タングステン膜であり、タングステン窒化膜は平坦化工程が行われる間で十分な耐エッチング性を有していることがわかる。
【００１２】
しかし、拡散防止膜として用いられるタングステン窒化膜の抵抗はコンタクトプラグを形成するタングステンの抵抗より著しく大きいので、酸化膜とタングステン窒化膜との間に位置する第１タングステン膜を全部タングステン窒化膜で形成することは困難である。特に、コンタクトプラグとシリコン基板とが接触するコンタクトホールの側面から第１タングステン膜を除去すると、シリコン基板とコンタクトプラグとの接触抵抗を著しく上昇させ、その結果配線の短絡や素子の不良を招来する。
【００１３】
よって、第１タングステン膜を維持しかつコンタクトホールの上部で第１タングステン膜が平坦化工程中に除去されることを防止しうる新しい配線構造物の形成工程が要求されている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、コンタクトホールの上部で、障壁膜が金属配線構造物のプラグ形成のための平坦化工程中に除去されることを防止しうる半導体素子の製造方法を提供することにある。
本発明の他の目的は、金属配線構造物のプラグと絶縁膜との間にヴォイド（ｖｏｉｄ）を有しない半導体素子を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するためになされた本発明の一特徴による半導体素子の製造方法は、導電性構造物を具備する半導体基板上に複数の該導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成する段階と、前記絶縁膜を部分的に除去して前記半導体基板の一部を露出する開口を形成する段階と、前記開口の下部側壁及び底面に沿って形成された残留金属膜と前記開口の上部側壁及び前記残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する段階と、前記障壁層を含む前記開口を埋め立てて金属プラグを形成する段階と、を有する。
【００１６】
本発明の一実施形態で、前記絶縁膜を形成する段階は、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ｔｅｔｒａ−ｅｔｈｏｘｙ ｓｉｌａｎｅ）ガスと酸素（Ｏ２）又はオゾン（０３）ガスとをソースガスとして用いる化学気相蒸着（ＣＶＤ）工程によって行われ、前記化学気相蒸着工程は、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）工程又は高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）工程を含む。
【００１７】
前記開口を形成する段階は、前記絶縁膜の上面に前記導電性構造物間の半導体基板に対応する絶縁膜を露出するマスクパターンを形成する段階と、前記マスクパターンをエッチングマスクとして用いて乾式エッチング工程を行う段階と、を含むことができる。
【００１８】
一実施形態で、前記障壁層を形成する段階は、前記開口の側壁及び底面と前記絶縁膜の上面とに沿って第１導電性金属物質を含む金属膜を形成する段階と、前記開口の上部側壁及び前記絶縁膜の上面から前記金属膜を部分的に除去して前記残留金属膜を形成する段階と、前記絶縁膜の上面と前記開口の上部側壁及び前記残留金属膜上とに第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒ）を形成する段階と、を含む。
【００１９】
一実施形態で、前記金属膜は原子層蒸着工程を通じて形成することができ、前記金属膜を形成する段階は、前記第１導電性金属物質を含む第１反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに化学吸着する段階と、パージガスを用いて化学吸着されていない前記第１反応物質を除去する段階と、第２反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに前記第１導電性金属物質を蒸着する段階と、を含む。ここで、前記金属膜は、前記開口の内側壁及び底面と前記絶縁膜の上面とから約５Å〜２００Åの厚さまで形成される。
【００２０】
一実施形態で、前記残留金属膜はプラズマエッチング工程を通じて形成することができ、前記残留金属膜を形成する段階は、前記絶縁膜を具備する前記半導体基板が位置する工程チャンバの内部にエッチングプラズマを生成する段階と、前記エッチングプラズマを前記絶縁膜の上面及び前記開口の上部側壁に加速し、前記開口の下部に加速される前記エッチングプラズマを抑制する可変バイアスを提供する段階と、前記エッチングプラズマを用いて前記開口の上部側壁及び前記絶縁膜の上面に形成された金属膜をエッチングする段階と、を含む。ここで、前記エッチングプラズマを生成するための工程チャンバの内部は０．００５Ｔｏｒｒ〜５０Ｔｏｒｒの圧力に維持され、約１０Ｗ〜３０００Ｗの範囲のソース電源が印加される。また、約８０Ｗ〜１２０Ｗの範囲で印加されるラジオ周波数バイアス（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｂｉａｓ）を可変バイアスとして供給することができる。前記ソースガスは、前記金属膜をエッチングしうるエッチング用ソースガスと前記金属膜に対するエッチング速度を調節するポリマガスを含む。前記エッチング用ソースガスは塩素（Ｃｌ２）又は四フッ化炭素（ＣＦ４）を含み、前記ポリマガスは三フッ化メタン（ＣＨＦ３）ガス及び塩化ホウ素（ＢＣｌ３）ガスを含むことができる。
【００２１】
一実施形態で、前記金属窒化膜は原子層蒸着工程によって形成することができ、前記金属窒化膜を形成する段階は、前記第２導電性金属物質を含む第１反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに化学吸着する段階と、パージガスを供給して化学吸着されていない前記第１反応物質を除去する段階と、第２反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに前記第２導電性金属物質のみを蒸着させることで臨時金属膜を形成する段階と、パージガスを供給して前記第１反応物質と反応しない前記第２反応物質と前記第１反応物質及び第２反応物質の化学反応によって生成された反応生成物とを除去する段階と、窒素を含む第３反応物質を供給して前記第２導電性金属物質を含む臨時金属膜を窒化させる段階と、を含む。ここで、前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第３反応物質は、窒素又はアンモニアガスを含むことができる。前記臨時金属膜は、２０Å〜４００Åの厚さまで形成される。
【００２２】
一実施形態で、前記金属膜を形成する段階、前記残留金属膜を形成する段階、及び前記金属窒化膜を形成する段階は、単一のチャンバにて行われる。
【００２３】
一実施形態で、前記金属プラグを形成する段階は、前記金属窒化膜の上面に第３導電性金属物質を蒸着して前記開口を埋め立てるプラグ用金属膜を形成する段階と、前記絶縁膜の上面が露出するように前記金属窒化膜及び前記プラグ用金属膜を平坦化して前記プラグ用金属膜を前記開口の内部にのみ残留させる段階と、を含む。前記第３導電性金属物質はタングステンを含み、前記金属窒化膜及び前記プラグ用金属膜に対する平坦化工程は、化学機械的研磨（ＣＭＰ）工程によって行われる。
【００２４】
一実施形態で、前記金属プラグを形成した後、前記金属プラグを含む前記絶縁膜の上部に層間絶縁膜を形成する段階と、前記層間絶縁膜を部分的に除去して前記金属プラグを露出させるビアホールを形成する段階と、前記ビアホールの内部を満たし、前記金属プラグと電気的に接触する導電ラインを形成する段階と、を更に有することができる。ここで、前記ビアホールを形成する段階はダマシン工程によって行われ、前記導電ラインは、タングステン、アルミニウム、及び銅のうち、いずれか一種を含む。
【００２５】
上記他の目的を達成するためになされた本発明の一特徴による半導体素子は、複数の導電性構造物を具備する半導体基板と、前記半導体基板上において前記導電性構造物間の空間を埋め立てて上面が平坦化した絶縁膜と、前記絶縁膜を貫通して前記半導体基板の一部と接触するタングステンプラグと、前記タングステンプラグを含む前記絶縁膜の上部に位置して前記タングステンプラグを露出させるビアホールを具備する層間絶縁膜と、前記タングステンプラグと前記絶縁膜との間に位置して、前記半導体基板に隣接する下部がタングステン膜及びタングステン窒化膜で構成され、前記層間絶縁膜に隣接する上部が前記タングステン窒化膜で構成される障壁層と、前記タングステンプラグと電気的に接続されて前記ビアホールの内部に位置する導電ラインと、を備える。前記導電ラインは銅で形成することができる。
【００２６】
本発明の一実施形態で、前記導電性構造物は、素子分離膜によって限定され、前記基板上から第１方向に沿って延長する活性領域に位置するストリング選択トランジスタ、複数のセル選択トランジスタ、及び接地選択トランジスタを含み、前記第１方向と直角をなす第２方向に延長する複数のストリング選択トランジスタ、複数のセル選択トランジスタ、及び複数の接地選択トランジスタは、それぞれフラッシュメモリ素子のストリング選択ライン、ワードライン、及び接地選択ラインを含むことができる。
【００２７】
一実施形態で、前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上で第１方向に沿って延長するゲートラインと、該ゲートラインの周辺に位置して前記半導体基板の表面にイオン注入工程によって形成されたソース及びドレイン領域を具備するＤＲＡＭメモリ素子の単位トランジスタとを含むことができる。
【発明の効果】
【００２８】
本発明の半導体素子及びその製造方法によれば、絶縁膜とコンタクトプラグとの間に位置する障壁層の上部が金属窒化膜からなり、下部が金属膜及び金属窒化膜からなることにより、コンタクトプラグの接触抵抗を十分に低く維持しかつコンタクトプラグの形成のための平坦化工程において障壁層が損傷することを防止することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の半導体素子及びその製造方法を実施するための最良の形態の具体例を、図面を参照しながら詳細に説明する。
【００３０】
図７〜図１４は、本発明の一実施例によって半導体素子用配線構造物を形成する方法を示す断面図である。
図７を参照すると、半導体基板１００上に複数の導電性構造物間の空間を埋め立て、上部面が平坦化した絶縁膜２００を形成する。
【００３１】
一実施例として、図示していないが、半導体基板１００の一部領域に活性領域を定義するための素子分離膜を形成し、活性領域の上部にメモリ素子又は非メモリ素子のためのトランジスタのゲート電極とソース／ドレイン電極が位置する。メモリ素子は、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）製品のように時間が経過することによってデータを失う揮発性メモリ素子、或いはＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）製品やフラッシュメモリのように一旦データを入力するとその状態を維持することができるがデータの入・出力が遅い非揮発性メモリ素子を含むことができることは自明である。
【００３２】
一実施例で、絶縁膜２００は、導電性構造物が形成された半導体基板１００上に導電性構造物を電気的に絶縁する第１絶縁膜（図示せず）、及び第１絶縁膜の上部面に導電性構造物間の空間を埋め立てる第２絶縁膜（図示せず）を含むことができる。第１絶縁膜の上部面から所定の厚さを有するように第２絶縁膜を平坦化することによって上部面が平坦化された絶縁膜２００を形成する。例えば、第２絶縁膜は、コンタクトパッドを具備するＤＲＡＭメモリ素子の層間絶縁膜、或いは共通ソースラインを含むフラッシュメモリ素子の層間絶縁膜を含む。
【００３３】
一実施例で、絶縁膜２００は、酸化膜を含み、ＢＰＳＧ（ｂｏｒｏｎ ｐｈｏｓｐｈｏｒｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏｒｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＳＧ（ｆｌｕｏｒｉｎａｔｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏｒｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＳＧ（ｆｌｕｏｒｉｎａｔｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＥ−ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）又はＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）で形成することができる。本実施例で、絶縁膜２００はＰＥ−ＴＥＯＳで形成される。具体的に、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ｔｅｔｒａ−ｅｔｈｏｘｙ ｓｉｌｎａｎｅ）ガスと、酸素（Ｏ２）又はオゾン（Ｏ３）ガスを用いてプラズマ増強化学気相蒸着（ＰＥＣＶＤ）方法によって形成することができる。これとは違って、第１絶縁層は、構造物間の埋め立て特性の優秀な高密度プラズマ酸化物（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｏｘｉｄｅ）又はアンドープトシリケートガラス（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）で形成され、第２絶縁層はプラズマ増強化学気相蒸着（ＰＥＣＶＤ）方法で形成されたＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）で形成することができる。
【００３４】
図８を参照すると、絶縁膜２００を部分的に除去して半導体基板１００の一部を露出する開口２２０を形成する。
【００３５】
一実施例で、絶縁膜２００の上部面に導電性構造物間の半導体基板１００に対応する絶縁膜を露出するマスクパターン（図示せず）を形成し、マスクパターンをエッチングマスクに用いて絶縁膜２００に対してエッチング工程を行うことで、開口２２０を形成する。一実施例で、エッチング工程は、プラズマを用いる乾式エッチング工程を含み、開口２２０を通じてＤＲＡＭメモリ素子のソース／ドレイン領域、又はフラッシュメモリ素子のソース領域（ストリング選択ライン領域又はドレイン領域（接地選択ライン領域）を露出することができる。その後、開口２２０の内部の自然酸化膜（図示せず）を除去する。エッチング工程を行うとともに自然酸化膜を除去することができることは自明である。
【００３６】
その後、開口の内側壁及び底面と絶縁膜の上部面に沿って開口の下部では金属膜及び窒化膜を含み、開口の上部では窒化膜を含む障壁層を形成する。一実施例で、開口２２０は導電性プラグを形成するためのコンタクトホール又は金属配線接続用ビアプラグを形成するためのビアホールを含む。
【００３７】
図９を参照すると、開口２２０の内側壁及び底面と絶縁膜２００の上部面に沿って金属膜３１０を形成する。一実施例で、金属膜３１０はイオン化した金属を用いる金属プラズマ工程（ｉｏｎｉｚｅｄｍｅｔａｌ ｐｌａｓｍａ ｐｒｏｃｅｓｓ）や原子層蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）工程によって行うことができる。本実施例の場合には、できるだけ厚さを薄く形成するために金属膜３１０は、原子層蒸着工程によって形成される。
【００３８】
具体的に、開口２２０を含む絶縁膜２００が形成された半導体基板１００を、原子層蒸着工程を行うための工程チャンバ（図示せず）の内部に挿入し、チャンバの内部に第１導電性金属物質を含む第１反応物質を供給する。供給された第１反応物質は開口２２０の内側壁及び底面と絶縁膜の上部面に化学吸着され、一部はチャンバの内部に浮遊する。その後、非活性ガスで構成されたパージガスを供給して化学吸着されていない第１反応物質を工程チャンバから除去する。還元性物質を含む第２反応物質を供給して開口の内側壁及び底面と絶縁膜の上部面に化学吸着された第１反応物質から第１導電性金属物質のみを残して除去する。よって、第１導電性金属物質のみが開口の内側壁及び底面と絶縁膜の上部面に沿って蒸着される。その後、非活性ガスで形成されたパージガスを供給して第１反応物質と反応しない第２反応物質をチャンバから除去する。上述したような第１反応物質の提供、パージ、第２反応物質の提供、パージを基本段階に具備する原子層蒸着工程の単位サイクルによって単位厚さを有する金属膜３１０が開口２２０の内側壁及び底面と絶縁膜の上部面に形成される。単位サイクルの反復回数を調節することで金属膜３１０の厚さを決定することができる。
【００３９】
第１導電性金属物質は、タングステン（Ｗ）又はチタン（Ｔｉ）を含み、タングステンを含む第１反応物質は、ＷＦ６、ＷＣｌ５、Ｗｂｒ６、Ｗｃｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物で構成される群から選択されるいずれか一種を含む。第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物で構成される群から選択されるいずれか一種を含む。また、パージガス用非活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｎ２で構成される群から選択されるいずれか一種を含む。一実施例で、金属膜３１０を形成するためのＡＬＤ工程は約１０Ｔｏｒｒ〜３５０Ｔｏｒｒの圧力と約２５０〜５５０℃の温度で行われ、開口の内側壁及び底面と絶縁膜の上部面から約５〜２００Åの厚さまで蒸着される。
【００４０】
金属膜３１０は、接触抵抗を低くするためにできるだけ厚さを薄く形成することが必要であり、原子層の蒸着工程はこのような要求を満たすために採択される工程である。よって、原子層蒸着工程のほかにも厚さを薄く形成することができれば、金属膜の形成に用いることができるのは自明である。例えば、パルス膜質核（ｐｕｌｓｅｄ ｌａｙｅｒ ｎｕｃｌｅａｔｉｏｎ：ＰＮＬ）蒸着工程やサイクリック化学気相蒸着（ｃｙｃｌｉｃ ＣＶＤ）工程によっても形成することができるのは自明である。
【００４１】
図１０を参照すると、金属膜３１０に対して部分エッチング工程を行い、開口２２０の上部側壁及び絶縁膜２００の上部面に位置する金属膜３１０は除去され、開口の下部側壁及び底面にのみ残留するように金属膜３１０を部分的に除去する。よって、金属膜３１０は開口２２０の底部及び下部側壁に残留する残留金属膜３１２として形成される。
【００４２】
一実施例で、残留金属膜３１２は、プラズマエッチング工程によって開口２２０の上部及び下部に対するエッチングの強度を相違させて調節することで形成することができる。
【００４３】
金属膜３１０の形成された半導体基板１００が位置する工程チャンバ（図示せず）の上部にエッチング用プラズマを生成し、開口２２０よりは絶縁膜２００の上部面にエッチング用プラズマを加速する。例えば、絶縁膜２００の位置する基板の下部には、開口２２０によって露出した基板の下部より大きいバイアスを加えることによって金属膜の上部に形成されたエッチング用プラズマが絶縁膜２００の上面に偏向して加速されるように調節する。一実施例で、開口２２０を具備する絶縁膜２００のパターンによって電源電圧の大きさが可変的に調節される可変バイアスを印加することができる。即ち、開口２２０に対応する領域でバイアスの大きさを周期的に減少させるパルス型バイアスを供給することでエッチング用バイアスを絶縁膜２００の上面に加速することができる。
【００４４】
よって、エッチング用プラズマは、絶縁膜２００の上部面及び開口２２０の上部に形成された金属膜３１０が集中的に除去され、開口２２０の下部、特に底面に形成された金属膜はエッチングされずに残留する。これによって、金属膜３１０は、差別的にプラズマエッチング工程が行われ、上部でのみ部分的にエッチングされた残留金属膜３１２に変わる。
【００４５】
一実施例で、エッチング工程が行われる密閉空間を有するチャンバの内部を真空状態にし、チャンバの内部にソースガスを供給する。その後、ソースガスに一定のソース電源を使用してエッチングプラズマを生成し、ＲＦバイアス電源を加えて絶縁膜２００の上部面に向うように加速させる。ここで、ソースガスは金属膜３１０をエッチングしうるエッチング用ソースガスとエッチング速度を調節するためのポリマガスを含む。例えば、エッチング用ソースガスは塩素（Ｃｌ２）又は四フッ化炭素（ＣＦ４）を含み、ポリマガスは三フッ化メタン（ｔｒｉｆｌｕｏｒｏｍｅｔｈａｎｅ：ＣＨＦ３）ガス及び塩化ホウ素（ＢＣｌ３）ガスを含む。また、エッチング用プラズマを形成するための工程チャンバの内部圧力を約０．００５Ｔｏｒｒ〜５０Ｔｏｒｒに設定し、エッチングソースガスをプラズマに変換するためのソース電源を約１０Ｗ〜３０００Ｗの範囲で供給し、エッチング用プラズマを加速するためのＲＦバイアス電源を約８０Ｗ〜１２０Ｗの範囲で供給する。
【００４６】
他の実施例で、開口２２０の下部を部分的に埋め立てるマスクパターン（図示せず）を形成し、マスクパターンによってカバーされない開口の上部及び絶縁膜２００の上面に形成された金属膜３１０を、エッチング用プラズマを用いて部分的に除去する。その後、マスクパターンを除去することで開口２２０の下部にのみ残留する残留金属膜３１２を形成することができる。
【００４７】
特に、金属膜３１０に対する部分的なエッチング工程は、金属膜３１０が形成される同一の工程で行うこともでき、金属膜３１０を形成した後、別途のチャンバに基板を移送した後で行うこともできる。特に、同一のチャンバで金属膜の形成工程と金属膜に対する部分エッチング工程が行われる場合にはチャンバ変動による真空中断なしに連続して行うことができるので、工程効率を向上させることができるという長所がある。
【００４８】
図１１を参照すると、残留金属膜３１２上に第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒ）３２０を形成する。一実施例で、金属窒化膜３２０は厚さを微細に調節しうる原子層蒸着工程によって形成する。しかし、金属膜３１０と同様に、原子層蒸着工程のように厚さを微細に調節しうるＰＮＬ工程又はサイクリックＣＶＤ工程のようなＡＬＤ類似工程（ＡＬＤ−ｌｉｋｅ ｐｒｏｃｅｓｓ）によっても形成することができるのは自明である。
【００４９】
具体的に、残留金属膜３１２が形成された基板を原子層蒸着のための工程チャンバにロードし、第２導電性金属物質を含む第１反応物質をチャンバの内部に供給する。これによって、残留金属膜３１２の表面及び開口２２０を含む絶縁膜２００の表面に第１反応物質が化学吸着され、化学吸着されていない残りの第１反応物質はチャンバの内部に浮遊する。その後、非活性ガスで構成されたパージガスを供給して化学吸着されていない第１反応物質を工程チャンバから除去した後、工程チャンバの内部に第２反応物質を供給する。第２反応物質は化学吸着された第１反応物質と反応して第２導電性金属物質のみを残留金属膜３１２及び絶縁膜２００の表面に残留させ、残りの物質を分離させる。よって、残留金属膜３１２及び絶縁膜２００の表面には第２導電性金属物質で形成された臨時金属膜（図示せず）が形成される。非活性ガスで構成されたパージガスを再び供給して第１反応物質と反応しない第２反応物質と第１及び第２反応物質の反応生成物を工程チャンバから除去する。その後、窒素を含む第３反応物質を供給して第２導電性金属物質を含む臨時金属膜を窒化させることで残留金属膜３１２及び開口２２０を含む絶縁膜２００上に金属窒化膜３２０を形成する。
【００５０】
一実施例で、第２導電性金属物質は、タングステン（Ｗ）、チタン（Ｔｉ）を含むことができる。第２導電性金属物質がタングステンからなる場合、第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ３）、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含む。第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含み、第３反応物質は窒素又はアンモニアガスを含む。金属窒化膜３２０を形成するためのＡＬＤ工程は約１０Ｔｏｒｒ〜３５０Ｔｏｒｒの圧力と約２５０℃〜５５０℃の温度で行われ、残留金属膜３１２及び絶縁膜２００の表面から約２０〜４００Åの厚さまで蒸着される。これによって、残留金属膜３１２及び金属窒化膜３２０で構成された障壁層３００を完成する。残留金属膜３１２は、後続工程によって形成される金属プラグと半導体基板１００との接触抵抗を下げ、金属窒化膜３２０は金属プラグを形成する金属が絶縁膜２００及び半導体基板１００へ拡散することを防止する。これによって半導体素子用配線の電気的特性を向上させることができる。
【００５１】
ここで、金属窒化膜３２０は、金属膜３１０が形成される工程チャンバ又は金属膜３１０に対する部分エッチング工程が行われる工程チャンバと同一のチャンバで行うこともでき、別の工程チャンバで行うこともできる。
【００５２】
望ましくは、金属膜３１０、残留金属膜３１２、及び金属窒化膜３２０を単一のチャンバで形成する。例えば、単一のチャンバで金属膜３１０を形成するための第１工程、残留金属膜３１２を形成するための第２工程、及び金属窒化膜３２０を形成するための第３工程に適合する工程条件をチャンバ内に設定し、各工程に対応するソースガスを独立的に供給して順次に工程を行うことができる。また、エアーカーテンによって区別され、第１〜第３工程を行うための複数の工程ステーションを具備する単一のチャンバで第１〜第３工程を順次に行うことで金属膜３１０、残留金属膜３１２、及び金属窒化膜３２０を形成することができる。
【００５３】
図１２を参照すると、障壁層３００を含む結果物上に開口２２０を埋め立てる導電膜４００を形成する。一実施例で、第３導電性金属物質を金属窒化膜３２０の上部面に蒸着する。例えば、化学気相蒸着（ＣＶＤ）工程を用いて開口２２０を完全に埋め立てて十分な厚さを有するように蒸着する。第３導電性金属物質はタングステンを含む。
【００５４】
図１３を参照すると、絶縁膜２００の上部面が露出するように導電膜４００及び障壁層３００を部分的に除去して内側壁が障壁層３００によって覆われた開口２２０の内部にのみ導電膜４００を残留させて金属プラグ４１０を形成する。一実施例で、導電膜４００に対して化学的機械的研磨（ＣＭＰ）工程のような平坦化工程を行い、絶縁膜２００の上部面が露出するように導電膜４００を除去する。よって、導電膜４００は、開口２２０の内部にのみ残留して障壁層３００によって囲まれ、絶縁膜２００及び半導体基板１００と離隔して形成される。
【００５５】
ここで、絶縁膜２００の上部面及び開口２２０の上部内側壁は金属窒化膜で形成されるので、金属膜３１０に比べて平坦化工程に対する抵抗力が優秀である。よって、平坦化工程が行われるうち、開口２２０の上部内側壁に形成された金属膜が除去されることを防止して金属プラグ４１０と絶縁膜２００とが離隔することを防止することができる。
【００５６】
図１４を参照すると、金属プラグ４１０を形成した後、絶縁膜２００、障壁層３００、及び金属プラグ４１０の上部に層間絶縁膜５００を形成し、層間絶縁膜５００を部分的に除去して金属プラグ４１０を露出するビアホール５２０を形成する。その後、ビアホール５２０の内部を満たし金属プラグ４１０と電気的に接触する導電ライン６００を形成することで半導体素子用配線を完成する。一実施例で、ビアホール５２０を形成する段階は、ダマシン工程によって行われ、導電ライン６００は、タングステン、アルミニウム、及び銅のいずれかを含むことができる。
【００５７】
上述したような本発明の一実施例による半導体素子の配線形成方法によると、金属プラグの接触抵抗を下げるための金属層を部分的に窒化させることで、金属プラグを形成するための平坦化工程において金属層が除去されることを防止することができる。よって、金属プラグと絶縁膜とが離隔することを防止することで、半導体素子用配線の電気的特性を向上させることができる。
【００５８】
図１５は、本発明の一実施例による半導体素子用配線を示す断面図である。一実施例で、図１５は、ＤＲＡＭメモリ素子のドレイン電極が位置する領域をゲートラインに沿って平行に切った断面示す断面図である。
【００５９】
図１５を参照すると、本発明の一実施例による半導体素子用配線構造物９００は、複数の導電性構造物（図示せず）と導電性構造物間の空間を埋め立て、上部面が平坦化した絶縁膜２００を具備する半導体基板１００、絶縁膜２００を貫通して半導体基板１００の一部と接触する金属プラグ４１０、及び金属プラグ４１０と電気的に接続された導電ライン６００を含む。
【００６０】
一実施例で、導電性構造物は、素子分離膜１１０によって限定され、半導体基板１００上で第１方向に沿って延長されるゲートライン（図示せず）、ゲートラインの周辺に位置する半導体基板１００の表面にイオン注入工程によって形成されたソース領域（図示せず）及びドレイン領域１１２を具備するＤＲＡＭメモリ素子の単位トランジスタを含む。他の実施例で、図示していないが、導電性構造物は、素子分離膜によって限定され、半導体基板１００上に第１方向に沿って延長する活性領域に位置するストリング選択トランジスタ、複数のセル選択トランジスタ、及び接地選択トランジスタを含み、第１方向と直角をなす第２方向に延長する複数のストリング選択トランジスタ、複数のセル選択トランジスタ、及び複数の接地選択トランジスタは、それぞれフラッシュメモリ素子のストリング選択ライン、ワードライン、及び接地選択ラインを含む。
【００６１】
金属プラグ４１０は、ドレイン領域１１２と電気的に接続され、導電ライン６００を通じて伝達された電気的信号を単位トランジスタに伝達する。一実施例で、金属プラグ４１０は電気抵抗が低くて電導性が優秀であるタングステン（Ｗ）で形成され、導電ライン６００は、銅又はアルミニウムで形成される。
【００６２】
金属プラグ４１０を含む絶縁膜２００の上部には金属プラグ４１０を露出させるビアホール５２０を具備する層間絶縁膜５００が形成され、絶縁膜２００及び半導体基板１００との間には金属プラグ４１０の拡散を防止し、接触抵抗を低下させるための障壁層３００が位置する。
【００６３】
一実施例で、障壁層３００は、絶縁膜２００及び層間絶縁膜５００と接触する金属窒化膜３２０、及び金属窒化膜３２０の下部と絶縁膜２００との間に位置する残留金属膜３１２を含む。よって、障壁層３００の上部は、金属窒化膜からなり、半導体基板１００と接触する下部は金属膜及び金属窒化膜からなる。例えば、残留金属膜３１２はタングステン膜を含み、金属窒化膜３２０は、タングステン窒化膜を含む。よって、障壁層３００の上部は全てタングステン窒化膜からなり、下部はタングステン膜とタングステン窒化膜との二重構造で形成される。
【００６４】
金属窒化膜３２０は、約２０〜４００Åの厚さを有し、金属プラグ４１０を形成する物質が絶縁膜２００及び半導体基板１００に拡散することを防止する。また、残留金属膜３１２は、約５〜２００Åの薄い厚さを有し、金属プラグ４１０と半導体基板１００との間の接触抵抗を下げ、金属プラグ４１０と半導体基板１００との接触性を向上させる。
【００６５】
導電ライン６００は、層間絶縁膜５００上に形成されたビアホール５２０の内部を埋め立てる導電性物質からなり、金属プラグ４１０と電気的に接続される。一実施例で、導電ライン６００は、半導体素子のビットラインを含む。金属プラグはタングステンを含み、導電ラインは銅を含む。特に、導電ラインが銅を含む場合には、ビアホールはダマシン工程で形成され、金属プラグ４１０と導電ライン６００との接触性を向上させることができる。
【００６６】
本発明の一実施例による半導体素子用配線構造物によると、障壁層３００の上部が金属窒化膜で形成され、金属プラグ４１０を形成するための平坦化工程に対する抵抗力が優秀であり、平坦化過程で開口２２０内の金属膜が除去されることを防止することができる。よって、金属プラグ４１０と絶縁膜２００との間にギャップが形成されることを防止することができる。これによって、金属プラグ４１０の埋め立て不良を防止し、半導体素子用配線の電気的安定性を向上させることができる。
【００６７】
上述したように本発明によれば、絶縁膜とコンタクトプラグとの間に位置する障壁層の上部が金属窒化膜からなり、下部が金属膜及び金属窒化膜で形成されることから、コンタクトプラグの接触抵抗を十分に低く維持しかつコンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる。よって、コンタクトホールとコンタクトプラグとの間にヴォイドが生成されることを防止することができる。
【００６８】
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正又は変更できる。
【図面の簡単な説明】
【００６９】
【図１】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図２】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図３】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図４】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図５】第１タングステン膜を形成せずタングステン窒化膜のみで障壁層を形成した場合のウエハを示す電子走査顕微鏡の写真である。
【図６】第１タングステン膜とタングステン窒化膜とで障壁層を形成した場合のウエハを示す電子走査顕微鏡の写真である。
【図７】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図８】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図９】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１０】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１１】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１２】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１３】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１４】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１５】本発明の一実施例による半導体素子用配線を示す断面図である。
【符号の説明】
【００７０】
１００ 半導体基板
１１０ 素子分離膜
１１２ ドレイン領域
２００ 絶縁膜
２２０ 開口
３００ 障壁層
３１０ 金属膜
３１２ 残留金属膜
３２０ 金属窒化膜
４００ 導電膜
４１０ 金属プラグ
５００ 層間絶縁膜
５２０ ビアホール
６００ 導電ライン
９００ 配線構造物
【技術分野】
【０００１】
本発明は、半導体素子用配線構造物の形成方法及び半導体素子用配線構造物を具備する半導体素子に関し、より詳細には、層間絶縁膜に対する接着性が向上した障壁層を具備する半導体素子の製造方法及びこの方法によって製造された半導体素子に関する。
【背景技術】
【０００２】
近年、半導体素子が高集積化することに応じてトランジスタのソース／ドレインサイズ及びゲート電極の線幅と金属配線の線幅が急激に縮小しつつある。特に、金属配線の線幅が縮小することに応じてコンタクトホールやビアホールのアスペクト比が急激に増加して既存の蒸着方法ではコンタクトホールやビアホールを十分に埋め立てることが困難になった。このため、最近は、化学気相蒸着工程によってコンタクトホールやビアホールを埋め立てることができるほどの十分な厚さを有する金属膜を蒸着した後、平坦化工程によってコンタクトホール又はビアホールの内部にのみ金属膜を残留させることによってコンタクトプラグのような半導体素子用配線構造物を形成する工程が広く用いられている。特に、最近は、コンタクトプラグとしてポリシリコンよりは金属物質を用いる傾向があり、ビアプラグを金属で形成する場合には、配線物質と同一の物質で形成し、単一工程によってビアプラグと金属配線とを同時に形成する工程も開発されつつある。
【０００３】
しかし、金属物質を用いてプラグや回路用配線を形成する場合には、プラグや配線を形成するための工程から層間絶縁膜の下部に配置された下部構造物が損傷することを保護するために、コンタクトホールやビアホールの内側壁に沿って障壁層を形成することが一般的である。ここで、蒸着工程の容易性と相対的に低い電気抵抗によってタングステンが蒸着物質として広く用いられているが、タングステンは多くの酸化膜に対して接着性が落ち、蒸着工程のソースガスによってコンタクトホールやビアホールの側壁が損傷しやすいという短所がある。これを防止するために、金属性プラグを形成する場合には、フッ素イオン（Ｆ−）のようなソースガスの拡散を防止するための拡散防止膜（ａｎｔｉ−ｄｉｆｆｕｓｉｏｎ ｌａｙｅｒ）と金属性プラグの接触抵抗（ｃｏｎｔａｃｔ ｒｅｓｉｓｔａｎｃｅ）を下げるための接触層（ｇｌｕｅ ｌａｙｅｒ）で構成される障壁層（ｂａｒｒｉｅｒ ｌａｙｅｒ）を形成する。
【０００４】
拡散防止膜は、コンタクトホールやビアホールの内部に形成され、コンタクトプラグや配線の一部を形成するため、小さいサイズの空間で均一かつ平坦に蒸着しうるとの条件と、できるだけ薄く蒸着されてコンタクト抵抗を最小化しうるとの条件を満たさなければならない。このような条件によって、接触層としてタングステン層（Ｗ−ｌａｙｅｒ）を形成し、タングステン層の上部に拡散防止膜としてタングステン窒化膜（ＷＮ−ｌａｙｅｒ）を形成する工程が広く用いられている。
【０００５】
酸化物で構成された絶縁膜を貫通するコンタクトホール又はビアホールの内側壁に沿って第１タングステン膜及びタングステン窒化膜で構成された障壁層を形成した後、酸化膜の上部にコンタクトホールやビアホールを埋め立てるのに十分な厚さを有する第２タングステン膜を形成する。その後、酸化膜の上部面が露出するように第２タングステン膜を平坦化すると、第２タングステン膜が障壁層の形成されたコンタクトホールやビアホールの内部にのみ残存することになって、コンタクトや配線構造物のビアプラグが形成される。
【０００６】
しかし、上述したような従来のプラグの形成方法によると、第１タングステン膜が平坦化工程中に用いられるスラリーのようなエッチング液によってともに除去され、プラグがコンタクトホールやビアホールの内部に十分に埋め立てられないという問題点が発生する。
【０００７】
図１〜図４は、従来の配線工程が終わったウエハを示す走査型電子顕微鏡（ＳＥＭ）写真である。図１及び図２は、配線工程が終わったウエハの周辺部を観察したＳＥＭ写真であり、図３及び図４は、配線工程が終わったウエハの前面を観察したＳＥＭ写真である。また、図１及び図３は、ウエハ上に形成されたコンタクトプラグを測定したＳＥＭ写真であり、図２及び図４は、ウエハ上に形成されたトレンチ型配線を示すＳＥＭ写真である。
【０００８】
図１〜図４を参照すると、コンタクトプラグ及び配線の周辺に明るく示される不良領域（Ｄｅｆｅｃｔ ａｒｅａ、Ｄ）が存在することがわかる。コンタクトプラグを形成するための平坦化工程が進行する期間、コンタクトホールの上部の周辺部を覆っている第１タングステン膜が除去されると、コンタクトプラグはコンタクトホールの上部の側壁から第１タングステン膜の厚さだけ離隔して形成される。よって、コンタクトホールの内部はコンタクトプラグによって完全に埋め立てられず、上部の側壁とコンタクトプラグとの間に無効な空間（ｖｏｉｄ）が形成される。コンタクトプラグとコンタクトホールの上部の側壁との間に形成された無効な空間はＳＥＭ写真によって不良領域（Ｄ）で示される。金属配線と配線が位置するトレンチとの間でも同様の問題点が発生する。
【０００９】
不良領域（Ｄ）がコンタクトホールの上部に位置する第１タングステン膜の損失によるものであるか、又は第１タングステン膜のみならず、タングステン窒化膜までの損失によるものであるかを確認するためにコンタクトホールの内側壁を全部タングステン窒化膜で形成して配線工程を完了したウエハを検査した。
【００１０】
図５は、第１タングステン膜を形成せず、タングステン窒化膜のみで障壁層を形成した場合のウエハを示すＳＥＭ写真であり、図６は、第１タングステン膜とタングステン窒化膜で障壁層を形成した場合のウエハを示すＳＥＭ写真である。
【００１１】
図５に示したように、タングステン窒化膜のみで障壁層を形成した場合には、コンタクトプラグの周辺部で図１〜図４に示したような不良領域（Ｄ）が見られないことがわかる。しかし、図６に示したように、コンタクトホールの内側壁に沿って第１タングステン膜を形成した場合には不良領域（Ｄ）が観察されることがわかる。よって、コンタクトプラグや配線形成の工程にて行われる平坦化工程によって除去されるものは、第１タングステン膜であり、タングステン窒化膜は平坦化工程が行われる間で十分な耐エッチング性を有していることがわかる。
【００１２】
しかし、拡散防止膜として用いられるタングステン窒化膜の抵抗はコンタクトプラグを形成するタングステンの抵抗より著しく大きいので、酸化膜とタングステン窒化膜との間に位置する第１タングステン膜を全部タングステン窒化膜で形成することは困難である。特に、コンタクトプラグとシリコン基板とが接触するコンタクトホールの側面から第１タングステン膜を除去すると、シリコン基板とコンタクトプラグとの接触抵抗を著しく上昇させ、その結果配線の短絡や素子の不良を招来する。
【００１３】
よって、第１タングステン膜を維持しかつコンタクトホールの上部で第１タングステン膜が平坦化工程中に除去されることを防止しうる新しい配線構造物の形成工程が要求されている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、コンタクトホールの上部で、障壁膜が金属配線構造物のプラグ形成のための平坦化工程中に除去されることを防止しうる半導体素子の製造方法を提供することにある。
本発明の他の目的は、金属配線構造物のプラグと絶縁膜との間にヴォイド（ｖｏｉｄ）を有しない半導体素子を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するためになされた本発明の一特徴による半導体素子の製造方法は、導電性構造物を具備する半導体基板上に複数の該導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成する段階と、前記絶縁膜を部分的に除去して前記半導体基板の一部を露出する開口を形成する段階と、前記開口の下部側壁及び底面に沿って形成された残留金属膜と前記開口の上部側壁及び前記残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する段階と、前記障壁層を含む前記開口を埋め立てて金属プラグを形成する段階と、を有する。
【００１６】
本発明の一実施形態で、前記絶縁膜を形成する段階は、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ｔｅｔｒａ−ｅｔｈｏｘｙ ｓｉｌａｎｅ）ガスと酸素（Ｏ２）又はオゾン（０３）ガスとをソースガスとして用いる化学気相蒸着（ＣＶＤ）工程によって行われ、前記化学気相蒸着工程は、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）工程又は高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）工程を含む。
【００１７】
前記開口を形成する段階は、前記絶縁膜の上面に前記導電性構造物間の半導体基板に対応する絶縁膜を露出するマスクパターンを形成する段階と、前記マスクパターンをエッチングマスクとして用いて乾式エッチング工程を行う段階と、を含むことができる。
【００１８】
一実施形態で、前記障壁層を形成する段階は、前記開口の側壁及び底面と前記絶縁膜の上面とに沿って第１導電性金属物質を含む金属膜を形成する段階と、前記開口の上部側壁及び前記絶縁膜の上面から前記金属膜を部分的に除去して前記残留金属膜を形成する段階と、前記絶縁膜の上面と前記開口の上部側壁及び前記残留金属膜上とに第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒ）を形成する段階と、を含む。
【００１９】
一実施形態で、前記金属膜は原子層蒸着工程を通じて形成することができ、前記金属膜を形成する段階は、前記第１導電性金属物質を含む第１反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに化学吸着する段階と、パージガスを用いて化学吸着されていない前記第１反応物質を除去する段階と、第２反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに前記第１導電性金属物質を蒸着する段階と、を含む。ここで、前記金属膜は、前記開口の内側壁及び底面と前記絶縁膜の上面とから約５Å〜２００Åの厚さまで形成される。
【００２０】
一実施形態で、前記残留金属膜はプラズマエッチング工程を通じて形成することができ、前記残留金属膜を形成する段階は、前記絶縁膜を具備する前記半導体基板が位置する工程チャンバの内部にエッチングプラズマを生成する段階と、前記エッチングプラズマを前記絶縁膜の上面及び前記開口の上部側壁に加速し、前記開口の下部に加速される前記エッチングプラズマを抑制する可変バイアスを提供する段階と、前記エッチングプラズマを用いて前記開口の上部側壁及び前記絶縁膜の上面に形成された金属膜をエッチングする段階と、を含む。ここで、前記エッチングプラズマを生成するための工程チャンバの内部は０．００５Ｔｏｒｒ〜５０Ｔｏｒｒの圧力に維持され、約１０Ｗ〜３０００Ｗの範囲のソース電源が印加される。また、約８０Ｗ〜１２０Ｗの範囲で印加されるラジオ周波数バイアス（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｂｉａｓ）を可変バイアスとして供給することができる。前記ソースガスは、前記金属膜をエッチングしうるエッチング用ソースガスと前記金属膜に対するエッチング速度を調節するポリマガスを含む。前記エッチング用ソースガスは塩素（Ｃｌ２）又は四フッ化炭素（ＣＦ４）を含み、前記ポリマガスは三フッ化メタン（ＣＨＦ３）ガス及び塩化ホウ素（ＢＣｌ３）ガスを含むことができる。
【００２１】
一実施形態で、前記金属窒化膜は原子層蒸着工程によって形成することができ、前記金属窒化膜を形成する段階は、前記第２導電性金属物質を含む第１反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに化学吸着する段階と、パージガスを供給して化学吸着されていない前記第１反応物質を除去する段階と、第２反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに前記第２導電性金属物質のみを蒸着させることで臨時金属膜を形成する段階と、パージガスを供給して前記第１反応物質と反応しない前記第２反応物質と前記第１反応物質及び第２反応物質の化学反応によって生成された反応生成物とを除去する段階と、窒素を含む第３反応物質を供給して前記第２導電性金属物質を含む臨時金属膜を窒化させる段階と、を含む。ここで、前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第３反応物質は、窒素又はアンモニアガスを含むことができる。前記臨時金属膜は、２０Å〜４００Åの厚さまで形成される。
【００２２】
一実施形態で、前記金属膜を形成する段階、前記残留金属膜を形成する段階、及び前記金属窒化膜を形成する段階は、単一のチャンバにて行われる。
【００２３】
一実施形態で、前記金属プラグを形成する段階は、前記金属窒化膜の上面に第３導電性金属物質を蒸着して前記開口を埋め立てるプラグ用金属膜を形成する段階と、前記絶縁膜の上面が露出するように前記金属窒化膜及び前記プラグ用金属膜を平坦化して前記プラグ用金属膜を前記開口の内部にのみ残留させる段階と、を含む。前記第３導電性金属物質はタングステンを含み、前記金属窒化膜及び前記プラグ用金属膜に対する平坦化工程は、化学機械的研磨（ＣＭＰ）工程によって行われる。
【００２４】
一実施形態で、前記金属プラグを形成した後、前記金属プラグを含む前記絶縁膜の上部に層間絶縁膜を形成する段階と、前記層間絶縁膜を部分的に除去して前記金属プラグを露出させるビアホールを形成する段階と、前記ビアホールの内部を満たし、前記金属プラグと電気的に接触する導電ラインを形成する段階と、を更に有することができる。ここで、前記ビアホールを形成する段階はダマシン工程によって行われ、前記導電ラインは、タングステン、アルミニウム、及び銅のうち、いずれか一種を含む。
【００２５】
上記他の目的を達成するためになされた本発明の一特徴による半導体素子は、複数の導電性構造物を具備する半導体基板と、前記半導体基板上において前記導電性構造物間の空間を埋め立てて上面が平坦化した絶縁膜と、前記絶縁膜を貫通して前記半導体基板の一部と接触するタングステンプラグと、前記タングステンプラグを含む前記絶縁膜の上部に位置して前記タングステンプラグを露出させるビアホールを具備する層間絶縁膜と、前記タングステンプラグと前記絶縁膜との間に位置して、前記半導体基板に隣接する下部がタングステン膜及びタングステン窒化膜で構成され、前記層間絶縁膜に隣接する上部が前記タングステン窒化膜で構成される障壁層と、前記タングステンプラグと電気的に接続されて前記ビアホールの内部に位置する導電ラインと、を備える。前記導電ラインは銅で形成することができる。
【００２６】
本発明の一実施形態で、前記導電性構造物は、素子分離膜によって限定され、前記基板上から第１方向に沿って延長する活性領域に位置するストリング選択トランジスタ、複数のセル選択トランジスタ、及び接地選択トランジスタを含み、前記第１方向と直角をなす第２方向に延長する複数のストリング選択トランジスタ、複数のセル選択トランジスタ、及び複数の接地選択トランジスタは、それぞれフラッシュメモリ素子のストリング選択ライン、ワードライン、及び接地選択ラインを含むことができる。
【００２７】
一実施形態で、前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上で第１方向に沿って延長するゲートラインと、該ゲートラインの周辺に位置して前記半導体基板の表面にイオン注入工程によって形成されたソース及びドレイン領域を具備するＤＲＡＭメモリ素子の単位トランジスタとを含むことができる。
【発明の効果】
【００２８】
本発明の半導体素子及びその製造方法によれば、絶縁膜とコンタクトプラグとの間に位置する障壁層の上部が金属窒化膜からなり、下部が金属膜及び金属窒化膜からなることにより、コンタクトプラグの接触抵抗を十分に低く維持しかつコンタクトプラグの形成のための平坦化工程において障壁層が損傷することを防止することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の半導体素子及びその製造方法を実施するための最良の形態の具体例を、図面を参照しながら詳細に説明する。
【００３０】
図７〜図１４は、本発明の一実施例によって半導体素子用配線構造物を形成する方法を示す断面図である。
図７を参照すると、半導体基板１００上に複数の導電性構造物間の空間を埋め立て、上部面が平坦化した絶縁膜２００を形成する。
【００３１】
一実施例として、図示していないが、半導体基板１００の一部領域に活性領域を定義するための素子分離膜を形成し、活性領域の上部にメモリ素子又は非メモリ素子のためのトランジスタのゲート電極とソース／ドレイン電極が位置する。メモリ素子は、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）製品のように時間が経過することによってデータを失う揮発性メモリ素子、或いはＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）製品やフラッシュメモリのように一旦データを入力するとその状態を維持することができるがデータの入・出力が遅い非揮発性メモリ素子を含むことができることは自明である。
【００３２】
一実施例で、絶縁膜２００は、導電性構造物が形成された半導体基板１００上に導電性構造物を電気的に絶縁する第１絶縁膜（図示せず）、及び第１絶縁膜の上部面に導電性構造物間の空間を埋め立てる第２絶縁膜（図示せず）を含むことができる。第１絶縁膜の上部面から所定の厚さを有するように第２絶縁膜を平坦化することによって上部面が平坦化された絶縁膜２００を形成する。例えば、第２絶縁膜は、コンタクトパッドを具備するＤＲＡＭメモリ素子の層間絶縁膜、或いは共通ソースラインを含むフラッシュメモリ素子の層間絶縁膜を含む。
【００３３】
一実施例で、絶縁膜２００は、酸化膜を含み、ＢＰＳＧ（ｂｏｒｏｎ ｐｈｏｓｐｈｏｒｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏｒｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＳＧ（ｆｌｕｏｒｉｎａｔｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏｒｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＳＧ（ｆｌｕｏｒｉｎａｔｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＥ−ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）又はＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）で形成することができる。本実施例で、絶縁膜２００はＰＥ−ＴＥＯＳで形成される。具体的に、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ｔｅｔｒａ−ｅｔｈｏｘｙ ｓｉｌｎａｎｅ）ガスと、酸素（Ｏ２）又はオゾン（Ｏ３）ガスを用いてプラズマ増強化学気相蒸着（ＰＥＣＶＤ）方法によって形成することができる。これとは違って、第１絶縁層は、構造物間の埋め立て特性の優秀な高密度プラズマ酸化物（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｏｘｉｄｅ）又はアンドープトシリケートガラス（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）で形成され、第２絶縁層はプラズマ増強化学気相蒸着（ＰＥＣＶＤ）方法で形成されたＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）で形成することができる。
【００３４】
図８を参照すると、絶縁膜２００を部分的に除去して半導体基板１００の一部を露出する開口２２０を形成する。
【００３５】
一実施例で、絶縁膜２００の上部面に導電性構造物間の半導体基板１００に対応する絶縁膜を露出するマスクパターン（図示せず）を形成し、マスクパターンをエッチングマスクに用いて絶縁膜２００に対してエッチング工程を行うことで、開口２２０を形成する。一実施例で、エッチング工程は、プラズマを用いる乾式エッチング工程を含み、開口２２０を通じてＤＲＡＭメモリ素子のソース／ドレイン領域、又はフラッシュメモリ素子のソース領域（ストリング選択ライン領域又はドレイン領域（接地選択ライン領域）を露出することができる。その後、開口２２０の内部の自然酸化膜（図示せず）を除去する。エッチング工程を行うとともに自然酸化膜を除去することができることは自明である。
【００３６】
その後、開口の内側壁及び底面と絶縁膜の上部面に沿って開口の下部では金属膜及び窒化膜を含み、開口の上部では窒化膜を含む障壁層を形成する。一実施例で、開口２２０は導電性プラグを形成するためのコンタクトホール又は金属配線接続用ビアプラグを形成するためのビアホールを含む。
【００３７】
図９を参照すると、開口２２０の内側壁及び底面と絶縁膜２００の上部面に沿って金属膜３１０を形成する。一実施例で、金属膜３１０はイオン化した金属を用いる金属プラズマ工程（ｉｏｎｉｚｅｄｍｅｔａｌ ｐｌａｓｍａ ｐｒｏｃｅｓｓ）や原子層蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）工程によって行うことができる。本実施例の場合には、できるだけ厚さを薄く形成するために金属膜３１０は、原子層蒸着工程によって形成される。
【００３８】
具体的に、開口２２０を含む絶縁膜２００が形成された半導体基板１００を、原子層蒸着工程を行うための工程チャンバ（図示せず）の内部に挿入し、チャンバの内部に第１導電性金属物質を含む第１反応物質を供給する。供給された第１反応物質は開口２２０の内側壁及び底面と絶縁膜の上部面に化学吸着され、一部はチャンバの内部に浮遊する。その後、非活性ガスで構成されたパージガスを供給して化学吸着されていない第１反応物質を工程チャンバから除去する。還元性物質を含む第２反応物質を供給して開口の内側壁及び底面と絶縁膜の上部面に化学吸着された第１反応物質から第１導電性金属物質のみを残して除去する。よって、第１導電性金属物質のみが開口の内側壁及び底面と絶縁膜の上部面に沿って蒸着される。その後、非活性ガスで形成されたパージガスを供給して第１反応物質と反応しない第２反応物質をチャンバから除去する。上述したような第１反応物質の提供、パージ、第２反応物質の提供、パージを基本段階に具備する原子層蒸着工程の単位サイクルによって単位厚さを有する金属膜３１０が開口２２０の内側壁及び底面と絶縁膜の上部面に形成される。単位サイクルの反復回数を調節することで金属膜３１０の厚さを決定することができる。
【００３９】
第１導電性金属物質は、タングステン（Ｗ）又はチタン（Ｔｉ）を含み、タングステンを含む第１反応物質は、ＷＦ６、ＷＣｌ５、Ｗｂｒ６、Ｗｃｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物で構成される群から選択されるいずれか一種を含む。第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物で構成される群から選択されるいずれか一種を含む。また、パージガス用非活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｎ２で構成される群から選択されるいずれか一種を含む。一実施例で、金属膜３１０を形成するためのＡＬＤ工程は約１０Ｔｏｒｒ〜３５０Ｔｏｒｒの圧力と約２５０〜５５０℃の温度で行われ、開口の内側壁及び底面と絶縁膜の上部面から約５〜２００Åの厚さまで蒸着される。
【００４０】
金属膜３１０は、接触抵抗を低くするためにできるだけ厚さを薄く形成することが必要であり、原子層の蒸着工程はこのような要求を満たすために採択される工程である。よって、原子層蒸着工程のほかにも厚さを薄く形成することができれば、金属膜の形成に用いることができるのは自明である。例えば、パルス膜質核（ｐｕｌｓｅｄ ｌａｙｅｒ ｎｕｃｌｅａｔｉｏｎ：ＰＮＬ）蒸着工程やサイクリック化学気相蒸着（ｃｙｃｌｉｃ ＣＶＤ）工程によっても形成することができるのは自明である。
【００４１】
図１０を参照すると、金属膜３１０に対して部分エッチング工程を行い、開口２２０の上部側壁及び絶縁膜２００の上部面に位置する金属膜３１０は除去され、開口の下部側壁及び底面にのみ残留するように金属膜３１０を部分的に除去する。よって、金属膜３１０は開口２２０の底部及び下部側壁に残留する残留金属膜３１２として形成される。
【００４２】
一実施例で、残留金属膜３１２は、プラズマエッチング工程によって開口２２０の上部及び下部に対するエッチングの強度を相違させて調節することで形成することができる。
【００４３】
金属膜３１０の形成された半導体基板１００が位置する工程チャンバ（図示せず）の上部にエッチング用プラズマを生成し、開口２２０よりは絶縁膜２００の上部面にエッチング用プラズマを加速する。例えば、絶縁膜２００の位置する基板の下部には、開口２２０によって露出した基板の下部より大きいバイアスを加えることによって金属膜の上部に形成されたエッチング用プラズマが絶縁膜２００の上面に偏向して加速されるように調節する。一実施例で、開口２２０を具備する絶縁膜２００のパターンによって電源電圧の大きさが可変的に調節される可変バイアスを印加することができる。即ち、開口２２０に対応する領域でバイアスの大きさを周期的に減少させるパルス型バイアスを供給することでエッチング用バイアスを絶縁膜２００の上面に加速することができる。
【００４４】
よって、エッチング用プラズマは、絶縁膜２００の上部面及び開口２２０の上部に形成された金属膜３１０が集中的に除去され、開口２２０の下部、特に底面に形成された金属膜はエッチングされずに残留する。これによって、金属膜３１０は、差別的にプラズマエッチング工程が行われ、上部でのみ部分的にエッチングされた残留金属膜３１２に変わる。
【００４５】
一実施例で、エッチング工程が行われる密閉空間を有するチャンバの内部を真空状態にし、チャンバの内部にソースガスを供給する。その後、ソースガスに一定のソース電源を使用してエッチングプラズマを生成し、ＲＦバイアス電源を加えて絶縁膜２００の上部面に向うように加速させる。ここで、ソースガスは金属膜３１０をエッチングしうるエッチング用ソースガスとエッチング速度を調節するためのポリマガスを含む。例えば、エッチング用ソースガスは塩素（Ｃｌ２）又は四フッ化炭素（ＣＦ４）を含み、ポリマガスは三フッ化メタン（ｔｒｉｆｌｕｏｒｏｍｅｔｈａｎｅ：ＣＨＦ３）ガス及び塩化ホウ素（ＢＣｌ３）ガスを含む。また、エッチング用プラズマを形成するための工程チャンバの内部圧力を約０．００５Ｔｏｒｒ〜５０Ｔｏｒｒに設定し、エッチングソースガスをプラズマに変換するためのソース電源を約１０Ｗ〜３０００Ｗの範囲で供給し、エッチング用プラズマを加速するためのＲＦバイアス電源を約８０Ｗ〜１２０Ｗの範囲で供給する。
【００４６】
他の実施例で、開口２２０の下部を部分的に埋め立てるマスクパターン（図示せず）を形成し、マスクパターンによってカバーされない開口の上部及び絶縁膜２００の上面に形成された金属膜３１０を、エッチング用プラズマを用いて部分的に除去する。その後、マスクパターンを除去することで開口２２０の下部にのみ残留する残留金属膜３１２を形成することができる。
【００４７】
特に、金属膜３１０に対する部分的なエッチング工程は、金属膜３１０が形成される同一の工程で行うこともでき、金属膜３１０を形成した後、別途のチャンバに基板を移送した後で行うこともできる。特に、同一のチャンバで金属膜の形成工程と金属膜に対する部分エッチング工程が行われる場合にはチャンバ変動による真空中断なしに連続して行うことができるので、工程効率を向上させることができるという長所がある。
【００４８】
図１１を参照すると、残留金属膜３１２上に第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒ）３２０を形成する。一実施例で、金属窒化膜３２０は厚さを微細に調節しうる原子層蒸着工程によって形成する。しかし、金属膜３１０と同様に、原子層蒸着工程のように厚さを微細に調節しうるＰＮＬ工程又はサイクリックＣＶＤ工程のようなＡＬＤ類似工程（ＡＬＤ−ｌｉｋｅ ｐｒｏｃｅｓｓ）によっても形成することができるのは自明である。
【００４９】
具体的に、残留金属膜３１２が形成された基板を原子層蒸着のための工程チャンバにロードし、第２導電性金属物質を含む第１反応物質をチャンバの内部に供給する。これによって、残留金属膜３１２の表面及び開口２２０を含む絶縁膜２００の表面に第１反応物質が化学吸着され、化学吸着されていない残りの第１反応物質はチャンバの内部に浮遊する。その後、非活性ガスで構成されたパージガスを供給して化学吸着されていない第１反応物質を工程チャンバから除去した後、工程チャンバの内部に第２反応物質を供給する。第２反応物質は化学吸着された第１反応物質と反応して第２導電性金属物質のみを残留金属膜３１２及び絶縁膜２００の表面に残留させ、残りの物質を分離させる。よって、残留金属膜３１２及び絶縁膜２００の表面には第２導電性金属物質で形成された臨時金属膜（図示せず）が形成される。非活性ガスで構成されたパージガスを再び供給して第１反応物質と反応しない第２反応物質と第１及び第２反応物質の反応生成物を工程チャンバから除去する。その後、窒素を含む第３反応物質を供給して第２導電性金属物質を含む臨時金属膜を窒化させることで残留金属膜３１２及び開口２２０を含む絶縁膜２００上に金属窒化膜３２０を形成する。
【００５０】
一実施例で、第２導電性金属物質は、タングステン（Ｗ）、チタン（Ｔｉ）を含むことができる。第２導電性金属物質がタングステンからなる場合、第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ３）、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含む。第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含み、第３反応物質は窒素又はアンモニアガスを含む。金属窒化膜３２０を形成するためのＡＬＤ工程は約１０Ｔｏｒｒ〜３５０Ｔｏｒｒの圧力と約２５０℃〜５５０℃の温度で行われ、残留金属膜３１２及び絶縁膜２００の表面から約２０〜４００Åの厚さまで蒸着される。これによって、残留金属膜３１２及び金属窒化膜３２０で構成された障壁層３００を完成する。残留金属膜３１２は、後続工程によって形成される金属プラグと半導体基板１００との接触抵抗を下げ、金属窒化膜３２０は金属プラグを形成する金属が絶縁膜２００及び半導体基板１００へ拡散することを防止する。これによって半導体素子用配線の電気的特性を向上させることができる。
【００５１】
ここで、金属窒化膜３２０は、金属膜３１０が形成される工程チャンバ又は金属膜３１０に対する部分エッチング工程が行われる工程チャンバと同一のチャンバで行うこともでき、別の工程チャンバで行うこともできる。
【００５２】
望ましくは、金属膜３１０、残留金属膜３１２、及び金属窒化膜３２０を単一のチャンバで形成する。例えば、単一のチャンバで金属膜３１０を形成するための第１工程、残留金属膜３１２を形成するための第２工程、及び金属窒化膜３２０を形成するための第３工程に適合する工程条件をチャンバ内に設定し、各工程に対応するソースガスを独立的に供給して順次に工程を行うことができる。また、エアーカーテンによって区別され、第１〜第３工程を行うための複数の工程ステーションを具備する単一のチャンバで第１〜第３工程を順次に行うことで金属膜３１０、残留金属膜３１２、及び金属窒化膜３２０を形成することができる。
【００５３】
図１２を参照すると、障壁層３００を含む結果物上に開口２２０を埋め立てる導電膜４００を形成する。一実施例で、第３導電性金属物質を金属窒化膜３２０の上部面に蒸着する。例えば、化学気相蒸着（ＣＶＤ）工程を用いて開口２２０を完全に埋め立てて十分な厚さを有するように蒸着する。第３導電性金属物質はタングステンを含む。
【００５４】
図１３を参照すると、絶縁膜２００の上部面が露出するように導電膜４００及び障壁層３００を部分的に除去して内側壁が障壁層３００によって覆われた開口２２０の内部にのみ導電膜４００を残留させて金属プラグ４１０を形成する。一実施例で、導電膜４００に対して化学的機械的研磨（ＣＭＰ）工程のような平坦化工程を行い、絶縁膜２００の上部面が露出するように導電膜４００を除去する。よって、導電膜４００は、開口２２０の内部にのみ残留して障壁層３００によって囲まれ、絶縁膜２００及び半導体基板１００と離隔して形成される。
【００５５】
ここで、絶縁膜２００の上部面及び開口２２０の上部内側壁は金属窒化膜で形成されるので、金属膜３１０に比べて平坦化工程に対する抵抗力が優秀である。よって、平坦化工程が行われるうち、開口２２０の上部内側壁に形成された金属膜が除去されることを防止して金属プラグ４１０と絶縁膜２００とが離隔することを防止することができる。
【００５６】
図１４を参照すると、金属プラグ４１０を形成した後、絶縁膜２００、障壁層３００、及び金属プラグ４１０の上部に層間絶縁膜５００を形成し、層間絶縁膜５００を部分的に除去して金属プラグ４１０を露出するビアホール５２０を形成する。その後、ビアホール５２０の内部を満たし金属プラグ４１０と電気的に接触する導電ライン６００を形成することで半導体素子用配線を完成する。一実施例で、ビアホール５２０を形成する段階は、ダマシン工程によって行われ、導電ライン６００は、タングステン、アルミニウム、及び銅のいずれかを含むことができる。
【００５７】
上述したような本発明の一実施例による半導体素子の配線形成方法によると、金属プラグの接触抵抗を下げるための金属層を部分的に窒化させることで、金属プラグを形成するための平坦化工程において金属層が除去されることを防止することができる。よって、金属プラグと絶縁膜とが離隔することを防止することで、半導体素子用配線の電気的特性を向上させることができる。
【００５８】
図１５は、本発明の一実施例による半導体素子用配線を示す断面図である。一実施例で、図１５は、ＤＲＡＭメモリ素子のドレイン電極が位置する領域をゲートラインに沿って平行に切った断面示す断面図である。
【００５９】
図１５を参照すると、本発明の一実施例による半導体素子用配線構造物９００は、複数の導電性構造物（図示せず）と導電性構造物間の空間を埋め立て、上部面が平坦化した絶縁膜２００を具備する半導体基板１００、絶縁膜２００を貫通して半導体基板１００の一部と接触する金属プラグ４１０、及び金属プラグ４１０と電気的に接続された導電ライン６００を含む。
【００６０】
一実施例で、導電性構造物は、素子分離膜１１０によって限定され、半導体基板１００上で第１方向に沿って延長されるゲートライン（図示せず）、ゲートラインの周辺に位置する半導体基板１００の表面にイオン注入工程によって形成されたソース領域（図示せず）及びドレイン領域１１２を具備するＤＲＡＭメモリ素子の単位トランジスタを含む。他の実施例で、図示していないが、導電性構造物は、素子分離膜によって限定され、半導体基板１００上に第１方向に沿って延長する活性領域に位置するストリング選択トランジスタ、複数のセル選択トランジスタ、及び接地選択トランジスタを含み、第１方向と直角をなす第２方向に延長する複数のストリング選択トランジスタ、複数のセル選択トランジスタ、及び複数の接地選択トランジスタは、それぞれフラッシュメモリ素子のストリング選択ライン、ワードライン、及び接地選択ラインを含む。
【００６１】
金属プラグ４１０は、ドレイン領域１１２と電気的に接続され、導電ライン６００を通じて伝達された電気的信号を単位トランジスタに伝達する。一実施例で、金属プラグ４１０は電気抵抗が低くて電導性が優秀であるタングステン（Ｗ）で形成され、導電ライン６００は、銅又はアルミニウムで形成される。
【００６２】
金属プラグ４１０を含む絶縁膜２００の上部には金属プラグ４１０を露出させるビアホール５２０を具備する層間絶縁膜５００が形成され、絶縁膜２００及び半導体基板１００との間には金属プラグ４１０の拡散を防止し、接触抵抗を低下させるための障壁層３００が位置する。
【００６３】
一実施例で、障壁層３００は、絶縁膜２００及び層間絶縁膜５００と接触する金属窒化膜３２０、及び金属窒化膜３２０の下部と絶縁膜２００との間に位置する残留金属膜３１２を含む。よって、障壁層３００の上部は、金属窒化膜からなり、半導体基板１００と接触する下部は金属膜及び金属窒化膜からなる。例えば、残留金属膜３１２はタングステン膜を含み、金属窒化膜３２０は、タングステン窒化膜を含む。よって、障壁層３００の上部は全てタングステン窒化膜からなり、下部はタングステン膜とタングステン窒化膜との二重構造で形成される。
【００６４】
金属窒化膜３２０は、約２０〜４００Åの厚さを有し、金属プラグ４１０を形成する物質が絶縁膜２００及び半導体基板１００に拡散することを防止する。また、残留金属膜３１２は、約５〜２００Åの薄い厚さを有し、金属プラグ４１０と半導体基板１００との間の接触抵抗を下げ、金属プラグ４１０と半導体基板１００との接触性を向上させる。
【００６５】
導電ライン６００は、層間絶縁膜５００上に形成されたビアホール５２０の内部を埋め立てる導電性物質からなり、金属プラグ４１０と電気的に接続される。一実施例で、導電ライン６００は、半導体素子のビットラインを含む。金属プラグはタングステンを含み、導電ラインは銅を含む。特に、導電ラインが銅を含む場合には、ビアホールはダマシン工程で形成され、金属プラグ４１０と導電ライン６００との接触性を向上させることができる。
【００６６】
本発明の一実施例による半導体素子用配線構造物によると、障壁層３００の上部が金属窒化膜で形成され、金属プラグ４１０を形成するための平坦化工程に対する抵抗力が優秀であり、平坦化過程で開口２２０内の金属膜が除去されることを防止することができる。よって、金属プラグ４１０と絶縁膜２００との間にギャップが形成されることを防止することができる。これによって、金属プラグ４１０の埋め立て不良を防止し、半導体素子用配線の電気的安定性を向上させることができる。
【００６７】
上述したように本発明によれば、絶縁膜とコンタクトプラグとの間に位置する障壁層の上部が金属窒化膜からなり、下部が金属膜及び金属窒化膜で形成されることから、コンタクトプラグの接触抵抗を十分に低く維持しかつコンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる。よって、コンタクトホールとコンタクトプラグとの間にヴォイドが生成されることを防止することができる。
【００６８】
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正又は変更できる。
【図面の簡単な説明】
【００６９】
【図１】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図２】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図３】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図４】従来の配線工程が終わったウエハを示す電子走査顕微鏡の写真である。
【図５】第１タングステン膜を形成せずタングステン窒化膜のみで障壁層を形成した場合のウエハを示す電子走査顕微鏡の写真である。
【図６】第１タングステン膜とタングステン窒化膜とで障壁層を形成した場合のウエハを示す電子走査顕微鏡の写真である。
【図７】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図８】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図９】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１０】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１１】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１２】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１３】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１４】本発明の一実施例よって半導体素子用配線構造物を形成する方法を示す断面図である。
【図１５】本発明の一実施例による半導体素子用配線を示す断面図である。
【符号の説明】
【００７０】
１００ 半導体基板
１１０ 素子分離膜
１１２ ドレイン領域
２００ 絶縁膜
２２０ 開口
３００ 障壁層
３１０ 金属膜
３１２ 残留金属膜
３２０ 金属窒化膜
４００ 導電膜
４１０ 金属プラグ
５００ 層間絶縁膜
５２０ ビアホール
６００ 導電ライン
９００ 配線構造物
【特許請求の範囲】
【請求項１】
導電性構造物を具備する半導体基板上に該導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成する段階と、
前記絶縁膜を部分的に除去して前記半導体基板の一部を露出する開口を形成する段階と、
前記開口の下部側壁及び底面に沿って形成された残留金属膜と前記開口の上部側壁及び前記残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する段階と、
前記障壁層を含む前記開口を埋め立てて金属プラグを形成する段階と、を有することを特徴とする半導体素子の製造方法。
【請求項２】
前記絶縁膜を形成する段階は、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ｔｅｔｒａ−ｅｔｈｏｘｙ ｓｉｌａｎｅ）ガスと酸素（Ｏ２）又はオゾン（０３）ガスとをソースガスとして用いる化学気相蒸着（ＣＶＤ）工程によって行われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記化学気相蒸着工程は、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）工程又は高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）工程を含むことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記開口を形成する段階は、
前記絶縁膜の上面に前記導電性構造物間の半導体基板に対応する絶縁膜を露出するマスクパターンを形成する段階と、
前記マスクパターンをエッチングマスクとして用いて乾式エッチング工程を行う段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記障壁層を形成する段階は、
前記開口の側壁及び底面と前記絶縁膜の上面とに沿って第１導電性金属物質を含む金属膜を形成する段階と、
前記開口の上部側壁及び前記絶縁膜の上面から前記金属膜を部分的に除去して前記残留金属膜を形成する段階と、
前記絶縁膜の上面と前記開口の上部側壁及び前記残留金属膜上とに第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒ）を形成する段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記金属膜を形成する段階は、
前記第１導電性金属物質を含む第１反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに化学吸着する段階と、
パージガスを用いて化学吸着されていない前記第１反応物質を除去する段階と、
第２反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに前記第１導電性金属物質を蒸着する段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記パージガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｎ２からなる群より選択されるいずれか一種を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項９】
前記金属膜は、前記開口の内側壁及び底面と前記絶縁膜の上面とから約５Å〜２００Åの厚さまで蒸着されることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項１０】
前記残留金属膜を形成する段階は、
前記絶縁膜を具備する前記半導体基板が位置する工程チャンバの内部にエッチングプラズマを生成する段階と、
前記エッチングプラズマを前記絶縁膜の上面及び前記開口の上部側壁に加速し、前記開口の下部に加速される前記エッチングプラズマを抑制する可変バイアスを提供する段階と、
前記エッチングプラズマを用いて前記開口の上部側壁及び前記絶縁膜の上面に形成された金属膜をエッチングする段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１１】
前記エッチングプラズマを生成する段階は、
前記工程チャンバの内部にソースガスを提供する段階と、
前記ソースガスを前記エッチングプラズマに変換するソース電源を供給する段階と、を更に含むことを特徴とする請求項１０に記載の半導体素子の製造方法。
【請求項１２】
前記工程チャンバの内部は０．００５Ｔｏｒｒ〜５０Ｔｏｒｒの圧力に維持され、前記ソース電源は１０Ｗ〜３０００Ｗの範囲で印加されることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記可変バイアスは８０Ｗ〜１２０Ｗの範囲で印加されるラジオ周波数（ＲＦ）バイアスを含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記ソースガスは、前記金属膜をエッチングしうるエッチング用ソースガスと前記金属膜に対するエッチング速度を調節するポリマガスを含むことを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１５】
前記エッチング用ソースガスは塩素（Ｃｌ２）又は四フッ化炭素（ＣＦ４）を含み、前記ポリマガスは三フッ化メタン（ＣＨＦ３）ガス及び塩化ホウ素（ＢＣｌ３）ガスを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記金属窒化膜を形成する段階は、
前記第２導電性金属物質を含む第１反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに化学吸着する段階と、
パージガスを供給して化学吸着されていない前記第１反応物質を除去する段階と、
第２反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに前記第２導電性金属物質のみを蒸着させることで臨時金属膜を形成する段階と、
パージガスを供給して前記第１反応物質と反応しない前記第２反応物質と前記第１反応物質及び第２反応物質の化学反応によって生成された反応生成物とを除去する段階と、
窒素を含む第３反応物質を供給して前記第２導電性金属物質を含む臨時金属膜を窒化させる段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１７】
前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第３反応物質は、窒素又はアンモニアガスを含むことを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項１８】
前記臨時金属膜は、２０Å〜４００Åの厚さまで形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項１９】
前記金属膜を形成する段階、前記残留金属膜を形成する段階、及び前記金属窒化膜を形成する段階は、単一のチャンバにて行われることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項２０】
前記金属プラグを形成する段階は、
前記金属窒化膜の上面に第３導電性金属物質を蒸着して前記開口を埋め立てるプラグ用金属膜を形成する段階と、
前記絶縁膜の上面が露出するように前記金属窒化膜及び前記プラグ用金属膜を平坦化して前記プラグ用金属膜を前記開口の内部にのみ残留させる段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項２１】
前記第３導電性金属物質はタングステンを含むことを特徴とする請求項２０に記載の半導体素子の製造方法。
【請求項２２】
前記金属窒化膜及び前記プラグ用金属膜に対する平坦化工程は、化学機械的研磨（ＣＭＰ）工程によって行われることを特徴とする請求項２０に記載の半導体素子の製造方法。
【請求項２３】
前記金属プラグを形成した後、
前記金属プラグを含む前記絶縁膜の上部に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的に除去して前記金属プラグを露出させるビアホールを形成する段階と、
前記ビアホールの内部を満たし、前記金属プラグと電気的に接触する導電ラインを形成する段階と、を更に有することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項２４】
前記ビアホールを形成する段階はダマシン工程によって行われ、前記導電ラインは、タングステン、アルミニウム、及び銅のいずれかを含むことを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項２５】
複数の導電性構造物を具備する半導体基板と、
前記半導体基板上において前記導電性構造物間の空間を埋め立てて上面が平坦化した絶縁膜と、
前記絶縁膜を貫通して前記半導体基板の一部と接触するタングステンプラグと、
前記タングステンプラグを含む前記絶縁膜の上部に位置して前記タングステンプラグを露出させるビアホールを具備する層間絶縁膜と、
前記タングステンプラグと前記絶縁膜との間に位置して、前記半導体基板に隣接する下部がタングステン膜及びタングステン窒化膜で構成され、前記層間絶縁膜に隣接する上部が前記タングステン窒化膜で構成される障壁層と、
前記タングステンプラグと電気的に接続されて前記ビアホールの内部に位置する導電ラインと、を備えることを特徴とする半導体素子。
【請求項２６】
前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上から第１方向に沿って延長する活性領域に位置するストリング選択トランジスタ、複数のセル選択トランジスタ、及び接地選択トランジスタを含み、
前記第１方向と直角をなす第２方向に延長する複数のストリング選択トランジスタ、複数のセル選択トランジスタ、及び複数の接地選択トランジスタは、それぞれフラッシュメモリ素子のストリング選択ライン、ワードライン、及び接地ラインを含むことを特徴とする請求項２５に記載の半導体素子。
【請求項２７】
前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上で第１方向に沿って延長するゲートラインと該ゲートラインの周辺に位置して前記半導体基板の表面にイオン注入工程によって形成されたソース及びドレイン領域を具備するＤＲＡＭメモリ素子の単位トランジスタとを含むことを特徴とする請求項２５に記載の半導体素子。
【請求項２８】
前記導電ラインは銅を含むことを特徴とする請求項２５に記載の半導体素子。
【請求項１】
導電性構造物を具備する半導体基板上に該導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成する段階と、
前記絶縁膜を部分的に除去して前記半導体基板の一部を露出する開口を形成する段階と、
前記開口の下部側壁及び底面に沿って形成された残留金属膜と前記開口の上部側壁及び前記残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する段階と、
前記障壁層を含む前記開口を埋め立てて金属プラグを形成する段階と、を有することを特徴とする半導体素子の製造方法。
【請求項２】
前記絶縁膜を形成する段階は、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ｔｅｔｒａ−ｅｔｈｏｘｙ ｓｉｌａｎｅ）ガスと酸素（Ｏ２）又はオゾン（０３）ガスとをソースガスとして用いる化学気相蒸着（ＣＶＤ）工程によって行われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記化学気相蒸着工程は、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）工程又は高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）工程を含むことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記開口を形成する段階は、
前記絶縁膜の上面に前記導電性構造物間の半導体基板に対応する絶縁膜を露出するマスクパターンを形成する段階と、
前記マスクパターンをエッチングマスクとして用いて乾式エッチング工程を行う段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記障壁層を形成する段階は、
前記開口の側壁及び底面と前記絶縁膜の上面とに沿って第１導電性金属物質を含む金属膜を形成する段階と、
前記開口の上部側壁及び前記絶縁膜の上面から前記金属膜を部分的に除去して前記残留金属膜を形成する段階と、
前記絶縁膜の上面と前記開口の上部側壁及び前記残留金属膜上とに第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒ）を形成する段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記金属膜を形成する段階は、
前記第１導電性金属物質を含む第１反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに化学吸着する段階と、
パージガスを用いて化学吸着されていない前記第１反応物質を除去する段階と、
第２反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに前記第１導電性金属物質を蒸着する段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記パージガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｎ２からなる群より選択されるいずれか一種を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項９】
前記金属膜は、前記開口の内側壁及び底面と前記絶縁膜の上面とから約５Å〜２００Åの厚さまで蒸着されることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項１０】
前記残留金属膜を形成する段階は、
前記絶縁膜を具備する前記半導体基板が位置する工程チャンバの内部にエッチングプラズマを生成する段階と、
前記エッチングプラズマを前記絶縁膜の上面及び前記開口の上部側壁に加速し、前記開口の下部に加速される前記エッチングプラズマを抑制する可変バイアスを提供する段階と、
前記エッチングプラズマを用いて前記開口の上部側壁及び前記絶縁膜の上面に形成された金属膜をエッチングする段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１１】
前記エッチングプラズマを生成する段階は、
前記工程チャンバの内部にソースガスを提供する段階と、
前記ソースガスを前記エッチングプラズマに変換するソース電源を供給する段階と、を更に含むことを特徴とする請求項１０に記載の半導体素子の製造方法。
【請求項１２】
前記工程チャンバの内部は０．００５Ｔｏｒｒ〜５０Ｔｏｒｒの圧力に維持され、前記ソース電源は１０Ｗ〜３０００Ｗの範囲で印加されることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記可変バイアスは８０Ｗ〜１２０Ｗの範囲で印加されるラジオ周波数（ＲＦ）バイアスを含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記ソースガスは、前記金属膜をエッチングしうるエッチング用ソースガスと前記金属膜に対するエッチング速度を調節するポリマガスを含むことを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１５】
前記エッチング用ソースガスは塩素（Ｃｌ２）又は四フッ化炭素（ＣＦ４）を含み、前記ポリマガスは三フッ化メタン（ＣＨＦ３）ガス及び塩化ホウ素（ＢＣｌ３）ガスを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記金属窒化膜を形成する段階は、
前記第２導電性金属物質を含む第１反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに化学吸着する段階と、
パージガスを供給して化学吸着されていない前記第１反応物質を除去する段階と、
第２反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに前記第２導電性金属物質のみを蒸着させることで臨時金属膜を形成する段階と、
パージガスを供給して前記第１反応物質と反応しない前記第２反応物質と前記第１反応物質及び第２反応物質の化学反応によって生成された反応生成物とを除去する段階と、
窒素を含む第３反応物質を供給して前記第２導電性金属物質を含む臨時金属膜を窒化させる段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１７】
前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第３反応物質は、窒素又はアンモニアガスを含むことを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項１８】
前記臨時金属膜は、２０Å〜４００Åの厚さまで形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項１９】
前記金属膜を形成する段階、前記残留金属膜を形成する段階、及び前記金属窒化膜を形成する段階は、単一のチャンバにて行われることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項２０】
前記金属プラグを形成する段階は、
前記金属窒化膜の上面に第３導電性金属物質を蒸着して前記開口を埋め立てるプラグ用金属膜を形成する段階と、
前記絶縁膜の上面が露出するように前記金属窒化膜及び前記プラグ用金属膜を平坦化して前記プラグ用金属膜を前記開口の内部にのみ残留させる段階と、を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項２１】
前記第３導電性金属物質はタングステンを含むことを特徴とする請求項２０に記載の半導体素子の製造方法。
【請求項２２】
前記金属窒化膜及び前記プラグ用金属膜に対する平坦化工程は、化学機械的研磨（ＣＭＰ）工程によって行われることを特徴とする請求項２０に記載の半導体素子の製造方法。
【請求項２３】
前記金属プラグを形成した後、
前記金属プラグを含む前記絶縁膜の上部に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的に除去して前記金属プラグを露出させるビアホールを形成する段階と、
前記ビアホールの内部を満たし、前記金属プラグと電気的に接触する導電ラインを形成する段階と、を更に有することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項２４】
前記ビアホールを形成する段階はダマシン工程によって行われ、前記導電ラインは、タングステン、アルミニウム、及び銅のいずれかを含むことを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項２５】
複数の導電性構造物を具備する半導体基板と、
前記半導体基板上において前記導電性構造物間の空間を埋め立てて上面が平坦化した絶縁膜と、
前記絶縁膜を貫通して前記半導体基板の一部と接触するタングステンプラグと、
前記タングステンプラグを含む前記絶縁膜の上部に位置して前記タングステンプラグを露出させるビアホールを具備する層間絶縁膜と、
前記タングステンプラグと前記絶縁膜との間に位置して、前記半導体基板に隣接する下部がタングステン膜及びタングステン窒化膜で構成され、前記層間絶縁膜に隣接する上部が前記タングステン窒化膜で構成される障壁層と、
前記タングステンプラグと電気的に接続されて前記ビアホールの内部に位置する導電ラインと、を備えることを特徴とする半導体素子。
【請求項２６】
前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上から第１方向に沿って延長する活性領域に位置するストリング選択トランジスタ、複数のセル選択トランジスタ、及び接地選択トランジスタを含み、
前記第１方向と直角をなす第２方向に延長する複数のストリング選択トランジスタ、複数のセル選択トランジスタ、及び複数の接地選択トランジスタは、それぞれフラッシュメモリ素子のストリング選択ライン、ワードライン、及び接地ラインを含むことを特徴とする請求項２５に記載の半導体素子。
【請求項２７】
前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上で第１方向に沿って延長するゲートラインと該ゲートラインの周辺に位置して前記半導体基板の表面にイオン注入工程によって形成されたソース及びドレイン領域を具備するＤＲＡＭメモリ素子の単位トランジスタとを含むことを特徴とする請求項２５に記載の半導体素子。
【請求項２８】
前記導電ラインは銅を含むことを特徴とする請求項２５に記載の半導体素子。
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−２１６０３（Ｐ２００９−２１６０３Ａ）
【公開日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願番号】特願２００８−１８１８６４（Ｐ２００８−１８１８６４）
【出願日】平成２０年７月１１日（２００８．７．１１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
【公開日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願日】平成２０年７月１１日（２００８．７．１１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
[ Back to top ]