【課題】 より簡便な基板の成膜方法を提供する。
【解決手段】 本発明に係る基板３０の成膜方法においては、基板３０上にＳｉＯ_２膜３８を成膜すると、そのＳｉＯ_２膜３８には、電極プレート１０のパターニング部１４の凹凸パターンに沿うように、エッチング耐性の高い領域Ｓ_１と低い領域Ｓ_２とが形成される。そのため、ＳｉＯ_２膜３８を成膜した後、基板３０に所定のエッチング処理を施すことにより、上記凹凸パターンと同様にパターニングされたＳｉＯ_２膜３８が得られる。そのため、このような成膜方法においては、フォトリソグラフィ技術のための装置や工程が不要であり、従来よりも簡便にＳｉＯ_２膜３８を成膜することができる。 （もっと読む）

【課題】簡単な構成でかつ低コストでストレスマイグレーションによる配線の断線を防止できる信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１１上に形成された配線膜上にシリコン酸化膜を形成し、その配線膜およびシリコン酸化膜の双方をフォトリソグラフィおよびエッチングにより所望のパターンに加工して、上部がシリコン酸化膜１４aで覆われた配線１３aを形成する。その後、配線１３aおよび配線１３a上部のシリコン酸化膜１４aを覆うようにシリコン窒化膜１６を半導体基板１１上に形成する。 （もっと読む）

【課題】ウエハの品質歩留まりの向上を図ることができる薄膜形成装置及び薄膜形成方法を提供することを目的としている。
【解決手段】成膜ガスのガス流をよぎる方向の搬送路に沿ってウエハを搬送しつつ、前記搬送路の両側方から前記ガス流を吸い込むこと。 （もっと読む）

【課題】炭化珪素半導体装置のチャネル移動度の向上を図る。
【解決手段】ゲート酸化膜形成工程の降温時に、ウェット雰囲気を維持したまま、終端・脱離温度（８００〜９００℃）以下まで降温させる。これにより、ゲート酸化膜とチャネル領域を構成するｐ型ベース層の界面のダングリングボンドをＨもしくはＯＨの元素で終端させることが可能となる。このため、高いチャネル移動度の反転型ラテラルＭＯＳＦＥＴとすることが可能となる。 （もっと読む）

【課題】４００℃よりも低温のプロセスで薄膜を改質する。
【解決手段】ＣＶＤ工程を経た基板の薄膜をアニール処理炉２にて前記基板の薄膜の紫外光吸収による表面加熱を利用して改質する。前記薄膜の欠陥サイトでの紫外光の吸収による局所加熱を利用する。前記紫外光を照射する光源６はパルスレーザーまたは連続波レーザーである。前記薄膜の改質の際には紫外波長域以外の可視光域の光を発する光源の照射光が前記薄膜に供されるようにしてもよい。前記紫外光を照射する光源６は２１０ｎｍより長波長の光を照射する。ボンベ３からは酸化性ガスが、ボンベ４からは還元性ガスが、ボンベ５からは不活性ガスが個別に供される雰囲気のもと前記薄膜を薄膜の紫外光吸収による表面加熱を利用して改質する。前記酸化性ガスとしてオゾンガスが供される。前記還元性ガスとして希釈水素ガスが供される。 （もっと読む）

【課題】ギャップ充填内のボイド及び脆弱なシームを低減する化学気相堆積法を提供する。
【解決手段】基板上に形成されたトレンチ内に誘電体材料を形成する化学気相堆積法であって、水素ガス及び酸素ガスを水蒸気生成触媒と接触させることにより水蒸気を生成して、水蒸気を処理チャンバに提供するステップを含む。また、この方法は、シリコン含有前駆物質を、基板を収容する処理チャンバ内に流すステップと、酸化ガスを前記チャンバ内に流すステップと、シリコン含有前駆物質、酸化ガス及び水蒸気の間の反応を起こし、トレンチ内に誘電体材料を形成させるステップと、を含む。また、この方法は、時間の経過と共に、チャンバ内に流されるシリコン含有前駆物質と酸化ガスの比を増加させて、誘電体材料の堆積速度を変更するステップを含んでもよい。 （もっと読む）

【課題】 本発明の目的は、以下に記載の構成をとることにより従来と比較して優良な特性を有する薄膜トランジスターを作成するための方法を提供することにある。
【解決手段】 薄膜トランジスターは、アモルファスシリコンを堆積させ、ゲート構造を形成し、次いで、高圧酸化を用いて、層化構造を有する高性能ゲート酸化物を形成することにより作成される。 （もっと読む）

【課題】ＴＦＴ特性の良好なＴＦＴアレイ基板及びその製造方法を提供すること。
【解決手段】本発明にかかるＴＦＴアレイ基板の製造方法では、多結晶半導体膜５を形成し、次に多結晶半導体膜５上に金属性導電膜６を形成する。そして、金属性導電膜６及び多結晶半導体膜５をパターニングした後、金属性導電膜６上に第１のゲート絶縁膜７を形成し、第１のゲート絶縁膜７上に第１のゲート絶縁膜７に比べて成長速度が速い第２のゲート絶縁膜８を形成する。 （もっと読む）

【課題】５００℃以下の低温でシリコン酸化膜またはシリコンを含んだ金属酸化膜であるシリケート膜を化学気相成長法（ＣＶＤ法）により形成する。
【解決手段】基板を処理室内に搬入する工程と、処理室内の基板上に薄膜を形成する工程と、基板を処理室内から搬出する工程と、を有する半導体装置の製造方法において、前記基板上に薄膜を形成する工程では、少なくともシリコン原子を含み、且つ、その組成にＯＣ（ＣＨ_３）_２ＣＨ_２ＯＣＨ_３を含む液体原料を気化したガスを基板に対して供給する工程と、前記液体原料が自己分解しない温度において自己分解して水分を発生する添加剤を基板に対して供給する工程と、を交互に複数回繰り返すことを特徴とする。 （もっと読む）

【課題】ＭＯＳトランジスタを構成する材料によって熱処理温度が制限される半導体装置の層間絶縁膜の形成において、ＣＭＰ平坦化処理工程でスクラッチの発生を抑制することが可能な比較的低温のプロセスで形成されるＯ₃／ＴＥＯＳ系の熱−ＵＳＧ膜からなる層間絶縁膜を有する半導体装置の製造方法を得ること。
【解決手段】ソース／ドレイン領域となる拡散層１６および／またはゲート電極１３上にシリサイド膜１４，１７を有する電界効果型トランジスタがシリコン基板１上に形成された半導体基材上に、熱ＣＶＤ法によって不純物が導入されていないシリコン酸化膜からなる層間絶縁膜２２を形成する工程と、シリサイド膜１４，１７に影響を与えない程度の温度で、シリコン酸化膜中に混入したガス状反応生成物を除去する工程と、を含む。 （もっと読む）

【課題】 リフロープロセスを行うことなく、十分に平坦な絶縁膜を形成し得る半導体装置の製造方法を提供する。
【解決手段】 成膜室内を第１の圧力に設定した状態で絶縁膜３２ａを成長する工程と、成膜室内の圧力を第１の圧力より低い第２の圧力まで徐々に低下させる圧力調整工程と、成膜室内の圧力を第２の圧力に設定した状態で絶縁膜３２ｂを更に成長する工程とを有している。 （もっと読む）

【課題】強誘電体キャパシタの疲労特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】ＰＺＴ膜２４ａの形成では有機金属気相成長（ＭＯＣＶＤ）法を採用し、その厚さを約５ｎｍとする。ＰＺＴ膜２４ｂの形成でもＭＯＣＶＤ法を採用し、その厚さを約９５ｎｍとする。但し、ＰＺＴ膜２４ａの組成とＰＺＴ膜２４ｂの組成とを比較すると、ＰＺＴ膜２４ｂの組成において、Ｔｉ含有量が少なく、Ｚｒ含有量が多くなるように、原料ガスの供給量を調整する。ＰＺＴ膜２４ｃの形成では、例えば化学溶液堆積（ＣＳＤ）法を採用し、その厚さを約２０ｎｍとする。但し、ＰＺＴ膜２４ｃ中のＰｂ含有量が、ＰＺＴ膜２４ａ及び２４ｂよりも、化学量論組成に近くなるよう、原料ガスの供給量を調整する。例えば、Ｚｒ含有量及びＴｉ含有量の総和と同程度とする。 （もっと読む）

【課題】表面に厚さが均一で絶縁性が高いＳｉＯ_２膜が形成されている半導体基板を製造する方法を提供することを目的とする。
【解決手段】シリコン基板４０の表面にＳｉＯ_２膜が形成されている半導体基板を製造する方法であり、有機ガスを使用した化学気層成長法によりシリコン基板４０の表面にＳｉＯ_２膜４４を形成するＳｉＯ_２膜形成工程Ｓ４と、ＳｉＯ_２膜形成工程を実施したシリコン基板４０を不活性ガス雰囲気中で熱処理することによってＳｉＯ_２膜４４中の炭素濃度を下げる脱炭素予備工程Ｓ６と、脱炭素予備工程を実施したシリコン基板４０を酸化ガス雰囲気中で熱処理することによってＳｉＯ_２膜４４中の炭素濃度をさらに下げる脱炭素追加工程Ｓ８を有する。 （もっと読む）

【課題】高密度プラズマを使用して誘電材料を基板ギャップに形成するための方法を提供する。
【解決手段】該方法は、該高密度プラズマによって該誘電材料の第１の部分を該ギャップに堆積するステップを含んでもよい。該堆積は、該ギャップへの該誘電材料の該堆積を少なくとも部分的にブロックする突出構造を形成してもよい。誘電材料の該第１の部分は、ＮＨ_３およびＮＦ_３を含む混合物からの反応種を含むエッチャントに暴露される。該エッチャントは該突出構造によって固体反応生成物を形成し、該固体反応生成物は該基板から除去されてもよい。該誘電材料の最終部分が該高密度プラズマによって該ギャップに堆積されてもよい。 （もっと読む）

【課題】下地膜との密着性を上げるためのプラズマ処理後に行われる成膜過程において発生する膜の異常成長を防止する。
【解決手段】ヘリウムプラズマ４により、半導体装置基板１に絶縁膜を堆積する前に、下地膜との密着性を上げるために基板表面の改質を図る。除電処理にて、半導体装置基板１を、リフトピン５にて、一旦、半導体装置基板１をステージ３から上昇させ、そこに不活性ガスであるヘリウムガス６を排気しながら数秒流す。その後、ヘリウムガス６を止め、リフトピン５を下げ、再びステージ３の上に半導体装置基板１を載置する。半導体装置基板１をリフトピン５にて上昇させ、半導体装置基板１の表面と裏面とをヘリウムガス６にさらすことによって、効率的に除電する。 （もっと読む）

【課題】水分の浸透を防止するシリコン窒化膜を寄生容量が増大しないように設ける不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】シリコン基板１に、ゲート絶縁膜６、浮遊ゲート電極膜７、ＯＮＯ膜やＮＯＮＯＮ膜などの電極間絶縁膜８、制御ゲート電極膜９および加工用ハードマスク材１０を積層してエッチング加工することによりゲート電極ＭＧを形成する。浮遊ゲート電極膜７の上面位置までシリコン酸化膜１１を埋め込み、その上にホウ素を含有した比誘電率が小さいシリコン窒化膜（ＳｉＢＮ）１２を成膜する。この上にシリコン酸化膜１３を成膜する。この構成で、シリコン窒化膜１２は、水分の浸透を防止し、しかも、浮遊ゲート電極膜７や制御ゲート電極膜９の間に位置せずしかも比誘電率が小さいので寄生容量の増大を抑制できる。 （もっと読む）

【課題】２層の層間絶縁膜からなるシリンダ層間絶縁膜を備え、シリンダ孔の下方の孔径を上方よりも大きくすることにより孔下方での電荷蓄積容量が増大されており、しかも、リーク電流の低いキャパシタを有する半導体装置を提供する。
【解決手段】第一シリンダ層間絶縁膜２３ａは、第一シリンダ層間絶縁膜２３ａおよび第二シリンダ層間絶縁膜２３ｂのウエットエッチングに用いられるエッチング液に対するエッチング速度が第二シリンダ層間絶縁膜２３ｂの２倍以上６倍未満のものであり、第一シリンダ孔５０ａの孔径が、第二シリンダ孔５０ｂの孔径よりも大きく形成され、第一シリンダ層間絶縁膜２３ａと第二シリンダ層間絶縁膜２３ｂとの境界２３ｃ近傍の第二シリンダ孔の孔径５０ｂが、境界２３ｃに近づくほど大きく形成されている半導体装置とする。
（もっと読む）

【課題】シリコン基板のトレンチの底部のみに酸化シリコン等の膜を形成可能な方法を提供する。
【解決手段】トレンチ１１の底面１１ａ及び壁面１１ｂに熱酸化膜１２を形成し、底面の熱酸化膜１２ａだけをエッチングする。所定濃度のＯ_３とＴＥＯＳを含む成膜ガスを用い、所定の成膜温度下で、トレンチ内に酸化シリコン３１を成膜する。この酸化シリコン３１は、トレンチ底面のシリコン１１ａ’上には成長しやすく、壁面の熱酸化膜１２ｂ上には成長しにくい。成膜後、希フッ酸にて壁部の酸化シリコン３１ｂをエッチングする。 （もっと読む）

【課題】シリコン基板のトレンチの底部のみに酸化シリコン等の膜を形成し、かつ、そのトレンチ開口側端面が滑らかになるようにする。
【解決手段】トレンチ１１の底面１１ａ及び壁面１１ｂに熱酸化膜１２を形成し、底面の熱酸化膜１２ａだけをエッチングする。所定濃度のＯ_３とＴＥＯＳを含む成膜ガスを用い、所定の成膜温度下で、トレンチ内に酸化シリコンからなる第１成膜部３１を成膜し、そのうち壁部の膜３１ｂをエッチングする。次に、ＴＥＯＳ等の有機Ｓｉ原料を用いた別の条件で酸化シリコンからなる第２成膜部３２を成膜してエッチングし、第１成膜部３１の隅の窪み状の切欠部３１ｄを埋める。 （もっと読む）

【課題】 基板上に形成されるギャップ内に誘電体層を堆積させる方法を提供する。
【解決手段】 方法は、有機シリコン前駆物質と酸素前駆物質を堆積チャンバに導入するステップを含む。有機シリコン前駆物質のＣ：Ｓｉ原子比は、８未満であり、酸素前駆物質は、堆積チャンバの外で生成される原子状酸素を含む。前駆物質が反応して、ギャップ内に誘電体層を形成する。ギャップを誘電材料で充填する方法も記載する。これらの方法は、Ｃ：Ｓｉ原子比が８未満の有機シリコン前駆物質と酸素前駆物質を供給するステップと、前駆物質からプラズマを生成させて、ギャップ内に誘電材料の第一部分を堆積させるステップとを含んでいる。誘電材料がエッチングされてもよく、誘電材料の第二部分がギャップ内に形成されてもよい。誘電材料の第一部分と第二部分がアニールされてもよい。 （もっと読む）