【課題】 ワードライン電圧及びメモリ・セル性能を増強するためのレベル・シフタを提供する。
【解決手段】 回路及び方法は、第１電源電圧によって電力供給される第１回路と、第２電源電圧によって電力供給される第２回路とを含む。レベル・シフタが、第１回路と第２回路との間に接続される。レベル・シフタは、少なくとも１つの実行すべき動作と動作を実行するコンポーネントとに依存する入力信号に従って、第１電源電圧及び第２電源電圧のうちの１つを含む回路に対する電源電圧出力を選択するように構成される。 （もっと読む）

【課題】好適な配線レイアウトを有する半導体集積回路を実現可能な新たな設計手法を提供する。
【解決手段】半導体集積回路の設計方法であって、前記集積回路のレイアウト設計用の設計データを保持し、前記集積回路を構成する配線のスイッチング確率の情報を保持し、前記配線の配置を、前記設計データと前記スイッチング確率とに基づいて決定することを特徴とする設計方法。 （もっと読む）

一実施形態は、標的密度の範囲内の標的密度を達成するように設計レイアウトでダミーフィルを実施する。動作中、システムは、その密度が標的密度の所望の範囲内ではない領域を含む、設計レイアウトを受容する。次に、システムは、ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用することができる、ダミーフィルセルのセットを受容する。ダミーフィルセルは、ダミーフィルアレイのサイズに関係なく、ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有してもよい。次いで、システムは、ダミーフィルセルで充填するために、設計レイアウトにおいて多角形を決定する。次に、システムは、多角形を長方形のセットに破砕する。システムは、長方形を充填するダミーフィルアレイを配置するために、ダミーフィルセルのセットを使用する。
（もっと読む）

【課題】簡単な修正によりＥＭを考慮したレイアウトが可能で、短ＴＡＴ化が可能なレイアウト方法を提供する。
【解決手段】配線負荷容量制限値算出部１は、レイアウト配線時に、回路設計情報をもとに対象回路の信号配線における最大許容電流から配線負荷容量の制限値を算出し、判定部２は、信号配線の配線負荷容量値が制限値を超えているか否かを判定し、制限値を超えている場合、レイアウト修正部３は、隣接する信号配線との距離を広げて、配線負荷容量値を削減し、制限値以下になるような位置に信号配線を配置する。 （もっと読む）

【課題】静的タイミング解析技術を用いてロバスト回路を最適化する。
【解決手段】合成、配置及びルーティングの設計フロー全体を通して一貫した方法でロバスト回路の構築につなげるために静的タイミング解析技術が用いられる。例示的な技法は、タイミングモデルを含む設計のためのライブラリデータを受信するステップを含むことができる。このデータの複数の実装を比較することによって、一連の基準（最悪の負のスラック、エンドポイントスラック分布、タイミング制約違反、トータルの負のスラックを含むことができる）に基づいてロバスト回路を定義することができる。この時点で、設計においてロバスト回路を向上させる論理変化を推進するために静的タイミング解析を用いることができる。静的タイミング解析は、静的タイミング解析におけるアークに関連する静的タイミング遅延を平均として、指定の割合の平均を標準偏差として用いることができる。 （もっと読む）

【課題】時間パラメータを含む三次元に効率よく論理回路を配置できる情報処理システム、プログラマブル論理回路、及び、配線方法を提供する。
【解決手段】情報処理システムは、ＰＬＤ（Programmable Logic Device）を備える。ＰＬＤは、モジュールを備える。モジュールは、複数の演算器エレメントを備える。情報処理システムは、二次元論理回路１１０を作成し、二次元論理回路１１０に基づいて仮想的な三次元論理回路１２０を作成する。ＰＬＤは、仮想的な三次元論理回路１２０を、時間パラメータを含む三次元論理回路として動的に再構成しながら、つまり、モジュールを論理回路Ａ〜Ｄの順に再構成しながら、データ処理を行う。 （もっと読む）

【課題】レイアウト構成にかかわらず漏れ電流を防止することができる。
【解決手段】半導体装置１は、階層構造のモジュールを備えている。具体的には、基板２上に載置された第１のモジュール３と、第１のモジュール３と階層関係にある第２のモジュール４と、第１のモジュール３に駆動電圧ＶＤＤ１を供給する第１のパワーゲーティングセル５と、第１のパワーゲーティングセル５を介さずに第２のモジュール４に駆動電圧ＶＤＤ２を供給する第２のパワーゲーティングセル６と、第１のパワーゲーティングセル５の制御信号＃１の切断（ＯＦＦ）に基づいて、第２のパワーゲーティングセル６の制御信号を切断する電源切断検出回路７とを有している。第１のパワーゲーティングセル５および第２のパワーゲーティングセル６とには、それぞれ電源電圧ＶＤＤが供給されている。 （もっと読む）

【課題】設計が完成していない段階で精度のよい配置配線を行うことが可能な集積回路装置の設計方法、集積回路装置及び設計支援システムの提供すること。
【解決手段】ゲートアレイを少なくとも１部に含む集積回路の設計方法であって、当該集積回路に対応して選択するバルクのセル数または当該集積回路の完成時の予定セル数と、集積回路の回路設計における所定の段階において判明している設計データを実現するための論理回路を構成するセル数に基づき、前記所定段階で判明している論理回路の少なくとも一部に仮配置するセルの総数である仮配置セル数を求める仮配置セル数取得ステップと、前記所定段階で判明している少なくとも一部の論理回路に、所定の規則に従ってまたはランダムに仮配置セル数分のセルを配分する配分ステップと、含むことを特徴とする。 （もっと読む）

【課題】回路動作のシミュレーション結果に問題がある場合、その原因となっている配線の特定が容易となるように情報を提示できる回路設計情報表示装置を提供する。
【解決手段】回路設計情報表示装置１１は、回路のレイアウトデータ１より、同一の配線層内，又は異なる配線層間で隣接する２つの配線ノード間に属する寄生素子の情報を抽出し、それら２つの配線ノード並びに寄生容量素子の情報を含む寄生容量リスト１７を生成し、ディスプレイ１５に寄生容量リスト１７を表示する。 （もっと読む）

【課題】解析目的に応じて最適な端子容量値が得られるセルライブラリおよびそれを用いた解析装置を実現する。
【解決手段】本発明のセルライブラリおよびそれを用いた解析装置は、セルベースのＬＳＩ設計に用いられるセルライブラリであって、解析目的を識別するための識別子１３および識別子１３に対応する端子容量値１４が記載された端子容量データ１２を有する。 （もっと読む）

【課題】アナログ回路の各入力の寄生抵抗及び寄生容量を抽出することなく、かつ、シミュレーションモデルを再作成することなく、シミュレーション精度を向上することができる半導体集積回路装置の設計方法を提供すること。
【解決手段】基本機能セルを使用し、リピータブロックの回路情報を作成し（Ｓ１０）、デジタルブロック及びアナログブロックとリピータブロックの間の接続情報及びレイアウト情報を作成し（Ｓ１２、Ｓ１４）、デジタルブロックとリピータブロックの間の各配線の寄生抵抗・容量の情報を含む配線ＲＣ情報を作成し（Ｓ１６）、シミュレーション用のネットリストを生成し（Ｓ１８、Ｓ２０）、基本機能セルのシミュレーションモデル、論理シミュレーション用のネットリスト及び配線ＲＣ情報を使用して論理シミュレーションを実行し（Ｓ２２）、回路シミュレーション用のネットリストを使用して回路シミュレーションを実行する（Ｓ２４）。 （もっと読む）

【課題】複数の電源系統を有する半導体集積回路の設計において、現実の回路構成に即した検証が実施可能な半導体集積回路の設計装置を提供する。
【解決手段】ネットリスト生成・変換装置２では、ネットリストＤ２および電源仕様ファイルＤ３に基づいてネットリストの生成および変換を行い、レイアウト用のネットリストとして電源ネット名付きネットリストＤ４および電源ネット生成コマンドＤ５を出力する。電源ネット名付きネットリストＤ４および電源ネット生成コマンドＤ５は自動配置配線装置３に与えられ、自動配置配線が実行される。 （もっと読む）

【課題】ゲートアレイについてユーザー所望の条件に対して所与のマスタが適合するのか不適合なのかをユーザー自ら判定可能なシステムを提供すること。
【解決手段】本設計支援プログラムは、使用レジスタ総ビット数、回路タイプ情報を取得する手段と、受け付けた使用レジスタ総ビット数と回路タイプに関する情報とに基づき、推定ゲート所要量を演算する推定ゲート所要量演算手段と、集積回路のマスタの種類と、配線層数を含む物理仕様情報を取得する手段と、前記マスタの種類の対応したゲート容量情報、前記マスタの種類及び配線層数に対応した使用効率情報を含むマスタ情報を記憶するマスタ情報記憶手段と、前記マスタの種類と配線層数に関する物理仕様情報と前記マスタ情報に基づき、マスタの種類に対応したゲート容量、マスタの種類及び配線層数に対応した使用効率を求め、求めたゲート容量と使用効率に基づき搭載可能ゲート数を演算する搭載可能ゲート数演算手段とを含む。 （もっと読む）

【課題】機能設計時に、複数の電源電圧を考慮して、遅延、消費電力、面積の少なくとも２項目を最適化した回路を得ることのできる方法・システムの提供。
【解決手段】多電源集積回路の設計支援システムは、遅延等の性能解析を実行し（ステップＡ４）、制約を満たさない場合、フロアプラン、性能解析結果を入力として、電圧アイランドを生成する（ステップＡ６）。次に、フロアプラン、性能解析結果、電圧アイランドから、次の動作合成のための制約（チップ、および各モジュールの遅延制約、消費電力制約、面積制約、電圧アイランドに関する制約）を抽出し（ステップＡ７）、動作合成から実行し直し（ステップＡ２〜）、最適解を求める。 （もっと読む）

【課題】故障箇所のユニットがある半導体デバイスでも有効活用できると共に、所望する機能の設計が容易な半導体デバイスを実現することのできる半導体デバイスのマッピング装置を得る。
【解決手段】故障箇所ファイル生成手段１１０は、半導体デバイスにおけるユニットの故障箇所を示す故障箇所ファイル１０９を半導体デバイスに対応させて生成する。マッピング手段３は、故障箇所ファイル１０９に示された故障箇所のユニットを使用せずに複数のユニットのマッピングを行う。 （もっと読む）

【課題】ＡｉｒＧａｐが適切に形成された半導体集積回路を設計する。
【解決手段】ＲＴＬ記述の回路情報，ＡｉｒＧａｐ容積値の許容範囲を規定するＡｉｒＧａｐを含む制約設計ルール，ライブラリを入力し（ＳＴ１０１）、回路情報および設計ルールに基づいてネットリストを最適化し（ＳＴ１０２）、ネットリストに記述された各論理セルのＡｉｒＧａｐ容積値の総和を算出する（ＳＴ１０３）。ネットリストにおけるＡｉｒＧａｐ容積値の総和がＡｉｒＧａｐ制約に規定された許容範囲を外れている場合（ＡｉｒＧａｐ制約に違反する場合）には、ネットリストにおけるＡｉｒＧａｐ容積値の総和が許容範囲内に収まるように、ネットリストに記述された論理セルがＡｉｒＧａｐ変更される。 （もっと読む）

【課題】算出すべき論理回路のゲートレベルの特性に応じた実効容量や実効抵抗を用いて、実際の特性との差異を小さくする。
【解決手段】半導体集積回路の設計段階のゲートレベル特性算出では、遅延実効容量Ｃｄｅｌａｙ、遷移実効容量Ｃｓｌｅｗ、及び実効抵抗Ｃｊｋがライブラリー１に予め格納されている。半導体集積回路の設計段階のレイアウト後、論理ゲート回路の遅延計算がＩｎｐｕｔ Ｓｌｅｗデータと遅延実効容量Ｃｄｅｌａｙにもとづいて実行され、論理ゲート回路の遷移計算がＩｎｐｕｔ Ｓｌｅｗデータと遷移実効容量Ｃｓｌｅｗにもとづいて実行され、論理ゲート回路の消費電流計算がＩｎｐｕｔ Ｓｌｅｗデータと消費電流実効容量Ｃｐｏｗｅｒにもとづいて実行される。 （もっと読む）

【課題】ＩＰコア回路のソースコードからライセンス情報の削除及び改ざんを阻止し、もって、ＩＰコアの権利を保護する。
【解決手段】メモリ及びコンパイラを有するコンピュータに用いられ、コンピュータ支援設計におけるレジスタトランスファーレベルのハードウェア記述言語で記述されたソースコードからなり、再利用可能なマクロセルとして記述されたＩＰコアのコードを含むプログラムであって、ＩＰコアのコードとしては、予めライセンス情報が埋め込まれている。このため、プログラムのソースコードからライセンス情報を削除又は改ざんすると、ＩＰコアに基づいて実装されるＩＰコア回路（４１）が動作しなくなるから、ライセンス情報を削除及び改ざんすることができない。従って、上記課題を解決できる。 （もっと読む）

【課題】電力情報及び電圧降下分布を考慮した最適な数の電源スイッチセルを最適なレイアウトで配置する電源スイッチ挿入方法及び電源スイッチ挿入装置を提供すること。
【解決手段】半導体集積回路内の被電源遮断領域の外周に電源スイッチセルを配置する電源スイッチ挿入方法である。電源スイッチ挿入方法は、半導体集積回路にマクロセルを配置し、半導体集積回路のフロアプラン情報を出力するマクロセル配置工程と、電源の電力情報に基づいて、電源スイッチに必要なトランジスタサイズを算出するトランジスタサイズ算出工程と、フロアプラン情報及びトランジスタサイズを基に、複数種類の電源スイッチセルが登録された電源スイッチライブラリから選択された電源スイッチセルを被電源遮断領域の外周に配置し、当該電源スイッチセルの配置を最適化する電源スイッチセル配置最適化工程と、を有する。 （もっと読む）

【課題】 電子ヒューズの最適フィールド・プログラミング法を提供する。
【解決手段】 集積回路チップの顧客がフィールドにおいて、即ち製造テスト環境の外で、電子ヒューズをプログラミングすることができる最適ヒューズ・プログラミング条件を提供する方法が提供される。最適ヒューズ・プログラミング条件に関連付けられた最適ヒューズ・プログラミング識別子を、顧客のＩＣチップ上の可読な形式で顧客に提供することができる。顧客のＩＣチップ上の最適ヒューズ・プログラミング識別子にアクセスすることにより、顧客は１つ又は複数の関連付けられた最適ヒューズ・プログラミング条件に従ってフィールドにおいてヒューズ・プログラミング・プロセスを適用することができる。 （もっと読む）