【課題】メモリウィンドウが広い半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置１において、半導体基板１１上にトンネル絶縁膜１２及びブロック絶縁膜１３を設け、その上に制御ゲート電極１８を設ける。そして、トンネル絶縁膜１２とブロック絶縁膜１３との間に、電荷蓄積粒１５を分散させる。電荷蓄積粒１５は、シリコン窒化物からなる窒化部１６と、窒化部１６に接し、シリコンからなるシリコン部１７とにより構成する。電荷蓄積粒１５は、シリコン窒化膜の表面上にシリコンを堆積させることにより、複数のシリコン粒子を形成した後、シリコン窒化膜をシリコン粒子毎に分断することによって形成されたものである。 （もっと読む）

【課題】電荷保持特性の向上を図る。
【解決手段】フラッシュメモリは、半導体基板１と、前記半導体基板上に形成されたトンネル絶縁膜２０と、前記トンネル絶縁膜上に形成された電荷蓄積層７と、前記電荷蓄積層上に形成されたブロック絶縁膜８と、前記ブロック絶縁膜上に形成された制御ゲート電極１１と、を具備し、前記トンネル絶縁膜は、前記半導体基板上に形成された絶縁性の第１の酸化膜と、前記第１の酸化膜上に形成された絶縁性の窒化膜と、前記窒化膜上に形成された絶縁性の第２の酸化膜と、前記窒化膜と前記第１の酸化膜との間及び前記窒化膜と前記第２の酸化膜との間のうち少なくとも一方に形成された絶縁性の酸窒化膜とを有する。 （もっと読む）

【課題】半導体記憶素子及びその形成方法を提供する。
【解決手段】本発明は、基板上に交互に積層された絶縁層及びセルゲート層を形成し、セルゲート層及び絶縁層を連続してパターニングして開口部を形成する。開口部内のセルゲート層の側壁上に導電性バリアを選択的に形成することができる。 （もっと読む）

【課題】メモリセル間の干渉効果の抑制とセルの信頼性の維持の両方を実現する不揮発性メモリを備える半導体装置を提供する。
【解決手段】素子分離絶縁層ＳＴＩと制御ゲート電極ＣＧとの間でワード方向に隣り合う電流遮断層ＢＬに実質的に挟まれるように、電流遮断層ＢＬよりも誘電率が高い高誘電体層３１を、その下面が電荷トラップ層２４の頂面と同一または上方に位置するように設ける。 （もっと読む）

【課題】ゲルマニウムからなるドットの密度を向上可能な半導体製造装置を提供する。
【解決手段】半導体製造装置６００は、石英管６１０と、反応室６２０と、石英管６１０内へＨ_２ガスを供給する配管６５０と、石英管６１０内にリモート水素プラズマを生成するアンテナ６７０、マッチング回路６８０および高周波電源６９０と、反応室６２０内で基板８００を保持する基板ホルダー６３０と、基板８００を加熱するヒーター６４０と、ゲルマンガスを基板８００の近傍に供給する噴出器７００および配管７１０とを備える。 （もっと読む）

【課題】フラッシュメモリ素子の製造方法を提供する。
【解決手段】セル領域及び周辺領域を含む半導体基板１０を用意するステップと、半導体基板１０のセル領域に第１ウェルを形成した上でＯＮＯ膜を形成するステップと、第１ウェルを含む半導体基板１０の周辺領域に第２ウェルを形成した上で第１酸化膜２１を形成するステップと、第１ポリシリコン膜５１を形成した後にＯＮＯ膜パターン及び第１ポリシリコンパターン６１から形成されたメモリゲートを形成するステップと、メモリゲートの両側壁に第２酸化膜パターン２６及び第２ポリシリコンパターン６２（残留パターン）を形成した上でゲートを形成するステップと、メモリゲートの片方側壁のみに残留パターンを残してセレクトゲートを形成するステップと、互いに隣接したメモリゲートの間の半導体基板１０に第３不純物領域１５を形成するステップとを含む。 （もっと読む）

【課題】金属薄膜をリモートプラズマによって処理するときのガスの種類によってドットの密度を制御可能な金属ドットの製造方法を提供する。
【解決手段】ＳｉＯ_２膜５０２がＳｉからなる半導体基板５０１上に形成され（工程（ｂ））、金属薄膜５０４がＳｉＯ_２膜５０２上に形成される（工程（ｃ））。その後、水素ガス、ヘリウムガス、アルゴンガス、窒素ガス、アンモニアガス、水素ガスとヘリウムガスとの混合ガス、水素ガスとアルゴンガスとの混合ガスおよび水素ガスと窒素ガスとの混合ガスの中から選択したガスを用いたリモートプラズマによって金属薄膜５０４を処理する（工程（ｄ））。これによって、金属ドット５０３がＳｉＯ_２膜５０２上に形成される（工程（ｅ））。 （もっと読む）

【課題】電荷消去特性及び電荷保持特性に優れた半導体装置を提供する。
【解決手段】半導体領域１０１と、半導体領域の表面に形成されたトンネル絶縁膜１０２と、トンネル絶縁膜の表面に形成された電荷蓄積絶縁膜１０３と、電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜１０４と、ブロック絶縁膜の表面に形成された制御ゲート電極１０５と、を具備する半導体装置であって、トンネル絶縁膜は、半導体領域の表面に形成され、シリコン及び酸素を含有する第１の領域１０２ａと、第１の領域の表面に形成され、シリコン及び窒素を含有する第２の領域１０２ｂと、電荷蓄積絶縁膜の裏面に形成され、シリコン及び酸素を含有する第３の領域１０２ｄと、第２の領域と第３の領域との間に形成され、シリコン、窒素及び酸素を含有し、第２の領域の窒素濃度よりも低い窒素濃度を有し、第３の領域の酸素濃度よりも低い酸素濃度を有する第４の領域１０２ｃと、を含む。 （もっと読む）

【課題】ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２、ブロッキング酸化膜１１３、ゲート電極１１４が、下側からこの順で形成された積層構造を有する半導体装置であって、ブロッキング酸化膜１１３が、チャージトラップ膜１１２側に設けられた結晶質膜１１３ａと、当該結晶質膜１１３ａの上層に設けられたアモルファス膜１１３ｂとを具備している。 （もっと読む）

【課題】３次元半導体装置及びその動作方法を提供する。
【解決手段】３次元半導体装置及びその動作方法が提供される。この装置は、基板上に配置される複数のワードライン構造体と、ワードライン構造体の間に介在される活性半導体パターンと、ワードライン構造体と活性半導体パターンとの間に介在される情報格納要素とを具備する。ワードライン構造体の各々は、互いに離隔されながら積層された複数のワードラインを具備するとともに、活性半導体パターンは、互いに異なる導電型を有しながら交互に配列される電極領域と、チャンネル領域とを具備する。 （もっと読む）

【課題】チャネル長を、トランジスタごとに自由に設計が可能な半導体装置を提供する。
【解決手段】複数の半導体柱２が立設された半導体基板１と、半導体柱２の外周面に設けられたゲート絶縁膜７と、半導体柱２の外周面を覆うゲート電極８と、半導体柱２の上側に設けられた第１不純物拡散領域３と、半導体柱２の下側に設けられた第２不純物拡散領域４と、を備え、第１不純物拡散領域３の厚さが半導体柱２ごとに異なっていることを特徴とする半導体装置。 （もっと読む）

【課題】高集積化され且つデータ保持特性低下を抑制した不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１００は、チャネルとなる半導体基板１１と、半導体基板１１の表面からトンネル絶縁層１２及びブロック絶縁層１４を介して形成された制御ゲート電極となる導電層１５と、トンネル絶縁層１２とブロック絶縁層１４との間に形成された複数の電荷蓄積層１３とを備える。複数の電荷蓄積層１３は、トンネル絶縁層１２の表面に沿って互いに離間して形成されている。トンネル絶縁層１２は、各々の電荷蓄積層１３の形成された位置で半導体基板１１側に突出するように形成されている。 （もっと読む）

【課題】新規な電荷貯蔵フィルム（又は層）のアーキテクチャ、及び先行技術の欠点を克服できるこのアーキテクチャの製造プロセスを提供する。
【解決手段】メモリセルの金属粒子を含む電荷貯蔵層を製造するプロセスであって、前記層が、表面に前記金属粒子を含む有機層からなり、前記プロセスが：金属、半導体又は電気絶縁基板上に、カチオン形態にて少なくとも１つの金属元素を錯化できる基を表面に含む有機層３７をグラフトする工程；前記層を、カチオン形態にて前記金属元素を含む溶液と接触させることによって、前記金属元素を前述の基によって錯化する工程；及び前記錯化金属元素を酸化状態０の金属元素に還元することによって、金属粒子３９を得る工程を含む、プロセス。 （もっと読む）

【課題】 メモリセルにおけるショートチャネル効果の抑制と誤書き込みの防止の両方を実現し、不揮発性半導体記憶装置の高性能・低コスト化をはかる。
【解決手段】 半導体基板１０１上に複数の不揮発性メモリセルを配置して構成される不揮発性半導体記憶装置であって、メモリセルは、基板１０１の表面部に離間して設けられたソース・ドレイン領域１２０と、ソース・ドレイン領域１２０の直下の基板１０１内に設けられ、基板１０１よりも誘電率が低い埋め込み絶縁膜１５１と、ソース・ドレイン領域１２０の間に形成されるチャネル領域上に設けられた第１ゲート絶縁膜１０２と、第１ゲート絶縁膜１０２上に設けられた電荷蓄積層１０３と、電荷蓄積層１０３上に設けられた第２ゲート絶縁膜１０４と、第２ゲート絶縁膜１０４上に設けられた制御ゲート電極１０５とを備えた。 （もっと読む）

【課題】チャネル領域の端部に起因するリーク電流を低減し、低電圧で動作し安定したメモリ特性（書込み、消去、読出し）を有する不揮発性のメモリ素子、メモリ素子を備える半導体記憶装置、表示装置、および表示装置を備える携帯電子機器を提供する。
【解決手段】メモリ素子１は、支持基板１０と、支持基板１０に積層され対向するソース領域１１ｓおよびドレイン領域１１ｄを有する半導体層１１と、ソース領域１１ｓおよびドレイン領域１１ｄの間で半導体層１１に形成されたチャネル領域１１ｃと、チャネル領域１１ｃに積層され電荷蓄積機能を有する第１ゲート絶縁膜１３と、第１ゲート絶縁膜１３を被覆する第１ゲート電極１７と、チャネル領域１１ｃのチャネル幅方向Ｄｃｗの端部１１ｃｔを被覆し第１ゲート絶縁膜１３の膜厚Ｔｇ１と異なる膜厚Ｔｇ２を有する第２ゲート絶縁膜１５を備え、第１ゲート電極１７は、第２ゲート絶縁膜１５を被覆している。 （もっと読む）

方法は、半導体基板（１２）上にゲート材料の第一層（１８）を形成すること、第一層上にハードマスク層（２０）を形成すること、開口（２２）を形成すること、ハードマスク層上と開口内とに電荷蓄積層（２４）を形成すること、電荷蓄積層上にゲート材料の第二層（２６）を形成すること、ハードマスク層を被覆している、第二層の一部と電荷蓄積層の一部とを除去することであって、第二層の第二部分が開口内に残存している、除去すること、ハードマスク層上と第二部分上とに、第一ビットセル及び第二ビットセルの両方を画定するパターン化されたマスク層（２８、３０、３２）を形成すること、パターン化されたマスク層を用いて第一ビットセル及び第二ビットセルを形成することを含み、第一ビットセル及び第二ビットセルはそれぞれ、第一層から形成された選択ゲート（３８、４０）と、第二層から形成された制御ゲート（３４、３６）とを含む。
（もっと読む）

【課題】不揮発性半導体記憶装置の信頼性を向上できる技術を提供することにあり、特に、スプリットゲート型トランジスタのメモリゲート電極への給電を確実に行なうことができる技術を提供する。
【解決手段】給電配線ＥＳＬは、給電配線ＥＳＬの一端を終端部ＴＥ１上に配置し、かつ、給電配線ＥＳＬの他端を終端部ＴＥ２上に配置し、さらに、給電配線ＥＳＬの中央部をダミー部ＤＭＹ上に配置している。つまり、終端部ＴＥ１と終端部ＴＥ２およびダミー部ＤＭＹはほぼ同じ高さであるので、終端部ＴＥ１上からダミー部ＤＭＹ上を介して終端部ＴＥ２上に配置されている給電配線ＥＳＬの大部分は同じ高さに形成される。 （もっと読む）

不揮発性メモリ素子などの電子素子用の方法および装置が記載される。メモリ素子は、２層または３層などの多層の制御誘電体を含む。多層制御誘電体は、酸化アルミニウム、酸化ハフニウム、および／または、酸化ハフニウムアルミニウムのハイブリッド膜などの高ｋ誘電体材料の組み合わせを含む。多層制御誘電体により、単一または多状態（例えば、２ビット、３ビット、または４ビット）動作の実現可能性を備えながら、増大された電荷保持、向上されたメモリプログラム／消去ウィンドウ、改善された信頼性および安定性を含む向上された特性を与える。
（もっと読む）

【課題】従来のＳｉＮを用いた電荷蓄積膜に比べ、高効率に電荷を蓄積および消去でき、かつ、蓄積した電荷を長時間保持する半導体記憶素子、半導体記憶素子の製造方法を得る。
【解決手段】この半導体記憶素子は、半導体基板に設けられたソース領域およびドレイン領域と、ソース領域およびドレイン領域との間の半導体基板上に設けられたトンネル絶縁膜と、トンネル絶縁膜上に設けられた電荷蓄積膜と、電荷蓄積膜上に設けられたブロック絶縁膜と、ブロック絶縁膜上に設けられたゲート電極と、電荷蓄積層とブロック絶縁膜との界面付近に設けられた気体分子を含む領域とを具備する。 （もっと読む）

【課題】半導体層と絶縁膜との間の界面の特性を改善した不揮発性半導体記憶装置及びその駆動方法を提供する。
【解決手段】不揮発性半導体記憶装置１０１は、チャネル１ａとチャネル１ａの両側に設けられたソース領域及びドレイン領域２とを有する半導体層１と、チャネル１ａの上に設けられた第１絶縁膜３Ａと、第１絶縁膜３Ａの上に設けられた電荷保持層３Ｂと、電荷保持層３Ｂの上に設けられた第２絶縁膜３Ｃと、第２絶縁膜３Ｃの上に設けられたゲート電極４と、を有するメモリセルと、ゲート電極４と半導体層１との間に、一定の振幅と一定の周波数とを有するバースト信号を印加し、電荷保持層に電荷の書き込み及び消去の少なくともいずれかの処理を行う駆動部２０と、を備える。 （もっと読む）