【課題】メモリ装置を製造するための方法。
【解決手段】ナノ粒子２４４を含むメモリ装置１００を製造するための方法であって、少なくとも１つの半導体をベースとする基板において、ソースおよびドレイン領域１１８、１２０と、ソースおよびドレイン領域１１８、１２０の間に配置され、かつメモリ装置１００のチャネル１２１を形成するための基板の少なくとも１つの領域上に少なくとも１つの第１の誘電体２４１とを形成するステップと、少なくとも１つの導電材料のナノ粒子を懸濁した状態で含み、少なくとも第１の誘電体２４１を覆う少なくとも１つのイオン液を堆積するステップと、ナノ粒子２４４の堆積物を少なくとも第１の誘電体２４１上に形成するステップと、残りのイオン液を除去するステップと、ナノ粒子２４４の堆積物の少なくとも一部上に、少なくとも１つの第２の誘電体２５２および少なくとも１つの制御ゲート２５４を形成するステップとを含む。 （もっと読む）

【課題】メモリセルを３次元的に配置した、良質な構造を有する不揮発性半導体装置及びその製造方法を提供する。
【解決手段】基板１００上にノンドープのアモルファスシリコン層とボロンを含むアモルファスシリコン層１０６とを交互に形成する工程と、アモルファスシリコン層をエッチングしてスリットを形成する工程と、スリット内に犠牲膜を形成する工程と、アモルファスシリコン層をエッチングしてホールを形成する工程と、ノンドープのアモルファスシリコン層をエッチングして、空隙を形成する工程と、空隙内及びホール内に層間絶縁膜１０７を形成する工程と、ホール内に形成された層間絶縁膜１０７をエッチングしてホール１１５を形成する工程と、ホール１１５内にブロック絶縁膜を形成する工程と、電荷蓄積絶縁膜を形成する工程と、トンネル絶縁膜を形成する工程と、半導体領域を形成する工程とを含む。 （もっと読む）

【課題】基板上に垂直方向に積層されたメモリセルストリング内での書き込み及び消去特性の向上を図る。
【解決手段】半導体基板１１１と、半導体基板上に形成された第１選択トランジスタＬＳＴと、第１選択トランジスタ上に積層され、直列に接続された複数のメモリセルトランジスタＭＴｒと、メモリセルトランジスタ上に形成された第２選択トランジスタＵＳＴと、を具備し、メモリセルトランジスタは、第１選択トランジスタから第２選択トランジスタに向けて径が大きくなるテーパー形状の柱状半導体ＳＰと、柱状半導体の側面に形成されたトンネル絶縁膜１２２と、トンネル絶縁膜の側面に形成され、第１選択トランジスタ側から第２選択トランジスタ側に向けて電荷のトラップ密度が大きくなる電荷蓄積層１２１と、電荷蓄積層の側面に形成されたブロック絶縁膜１２０と、ブロック絶縁膜の側面に形成されたゲート電極としての複数の導電体膜ＷＬと、を有する。 （もっと読む）

【課題】電気的に書き込み可能かつ消去可能な不揮発性メモリを有する集積回路デバイスの製造方法およびデータとコードの保存方法を提供する。
【解決手段】第１の動作アルゴリズムに従って第１のデータ用途のためのデータを保存する第１のメモリアレイと、第２の動作アルゴリズムに従って第２のデータ用途のためのデータを保存する前記半導体基板上の第２のメモリアレイと、を備え、前記第１のメモリアレイと前記第２のメモリアレイにおける電荷蓄積不揮発性メモリセルは、窒化物電荷トラッピング構造を備えた互いに略同一構造を有する複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することを含むことを特徴とする集積回路デバイス。 （もっと読む）

【課題】トンネル絶縁膜中に挿入する微粒子層における粒径の微小化でエネルギーバリアを高くして記憶保持を改善しても、低電圧／低電界書き込み・消去時にける低いエネルギーバリアによる書き込み・消去の劣化を抑制する。
【解決手段】半導体基板１００のチャネル領域１０１上にトンネル絶縁膜１１０を介して電荷蓄積層１３０を形成した不揮発性半導体メモリであって、トンネル絶縁膜１１０中に、第１の導電性微粒子を含む第１の微粒子層１２１をチャネル側に、第１の導電性微粒子よりも平均粒径が大きい複数の第２の導電性微粒子を含む第２の微粒子層１２２を電荷蓄積層側に設け、第１の導電性微粒子における電子１個の帯電に必要なエネルギーの平均値ΔＥ₁ を、第２の導電性微粒子の電子１個の帯電に必要なエネルギーの平均値ΔＥよりも小さくし、ΔＥ₁ とΔＥとの差を熱揺らぎのエネルギー（ｋ_BＴ）よりも大きくした。 （もっと読む）

【課題】不揮発性メモリセルを有する半導体装置において、メモリ周辺回路の信頼性を向上させることのできる技術を提供する。
【解決手段】メモリ周辺回路領域の高圧系ｎＭＩＳおよび高圧系ｐＭＩＳのゲート絶縁膜１４を、半導体基板１の主面上に順次積層された下層の絶縁膜１１ｂ、電荷蓄積層ＣＳＬおよび上層の絶縁膜１１ｔにより構成し、続いて上層の絶縁膜１１ｔ上に積層されたｎ型の導電膜により高圧系ｎＭＩＳのゲート電極ＧＨｎまたは高圧系ｐＭＩＳのゲート電極ＧＨｐを構成する。メモリ周辺回路領域の低圧系ｎＭＩＳおよび低圧系ｐＭＩＳのゲート絶縁膜８を、半導体基板１の主面上に形成された酸化シリコン膜により構成する。 （もっと読む）

【課題】スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。
【解決手段】半導体基板1Subの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。続いて、そのメモリゲート電極ＭＧの側面にサイドウォール８を形成した後、半導体基板１Subの主面上にフォトレジストパターンＰＲ２を形成する。その後、フォトレジストパターンＰＲ２をエッチングマスクとして、半導体基板１Subの主面の一部をエッチングにより除去して窪み１３を形成する。この窪み１３の形成領域では上記ｎ型の半導体領域６が除去される。その後、その窪み１３の形成領域にメモリセル選択用のｎＭＩＳのチャネル形成用のｐ型の半導体領域を形成する。 （もっと読む）

【課題】不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】不揮発性メモリ素子及びその製造方法が提供される。本発明の不揮発性メモリ素子は、基板と、互いに対向するように垂直伸張する第１部及び第２部と、前記第１部及び第２部を連結する底部とを前記基板上に含む半導体構造物と、前記半導体構造物の前記第１部及び第２部に沿って離隔配置されて互いに直列に連結された複数のメモリセルと、を含む。本発明の不揮発性メモリ素子の製造方法は、互いに対向するように垂直伸張する第１部及び第２部と、前記第１部及び第２部を連結する底部と、を基板上に含む半導体構造物を前記基板上に形成する段階と、前記半導体構造物の前記第１部及び第２部に沿って離隔配置され、互いに直列に連結された複数のメモリセルを形成する段階と、を含む。 （もっと読む）

【課題】 注入効率が高く、書き込まれた情報が安定的に保持される不揮発性半導体記憶装置並びにその駆動方法を提供する。
【解決手段】 メモリセル１は、Ｎ型基板２上に、Ｐ型の不純物拡散領域３，４を離間して形成し、両領域間に係る前記基板上において、不純物拡散領域３に隣接して形成された第一積層部１５と、不純物拡散領域４に隣接し前記第一積層部１５と離間して形成された第二積層部１６を備える。メモリセル１に対する書き込み処理時において、第一ゲート電極８に対し、同ゲート電極下方に位置する基板２の表面が弱反転状態となる条件の第一負電圧を印加し、第二ゲート電極１０に対し、前記第一負電圧よりも絶対値の大きい第二負電圧を印加し、不純物拡散領域４に対して前記第一負電圧よりも絶対値の大きいドレイン電圧を印加し、不純物拡散領域３に対して、前記ドレイン電圧よりも電位の高いソース電圧をそれぞれ印加する。 （もっと読む）

【課題】不揮発性メモリセルを有する半導体装置において、駆動力の低下を抑えて、信頼度を向上させることのできる技術を提供する。
【解決手段】メモリセルＭＣ１をｐ型の導電性を示す導電膜からなる選択ゲート電極ＣＧを有する選択用ｐＭＩＳ（Ｑｐｃ）とｐ型の導電性を示す導電膜からなるメモリゲート電極ＭＧを有するメモリ用ｐＭＩＳ（Ｑｐｍ）とから構成し、書込み時には半導体基板１側からホットエレクトロンを電荷蓄積層ＣＳＬへ注入し、消去時にはメモリゲート電極ＭＧからホットホールを電荷蓄積層ＣＳＬへ注入する。 （もっと読む）

【課題】メモリセルを可及的に小さくできるとともにセル単位で書き込み消去が可能な不揮発性半導体メモリを提供する。
【解決手段】ＮＡＮＤ列であって、絶縁膜１１上の半導体領域と、ソース／ドレイン領域１４ａ、１４ｂと、チャネル領域１２と、電荷をトラップできる電荷トラップ膜２０と、磁化の向きが固定された第１のハーフメタル強磁性金属からなるソース／ドレイン電極４０_１とを有し、各電荷トラップ膜上に設けられ、第２のハーフメタル強磁性金属からなるゲート電極３０_ａ１、３０_ａ２であって、前記ゲート電極は、磁化の向きが前記ソース／ドレイン電極の磁化の向きに略平行な第１の領域と、磁化の向きが略反平行な第２領域から構成され、前記第１の領域が、前記ゲート電極に電流を印加することにより、前記電荷トラップ膜上から前記絶縁膜上へ、及び前記絶縁膜上から前記電荷トラップ膜上へと、可逆的に移動可能となっているゲート電極と、を備える。 （もっと読む）

【課題】高電界領域及び低電界領域のリーク電流を低減する揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０１の表面領域に互いに離間して設けられたソース／ドレイン領域１１１と、ソース／ドレイン領域１１１間のチャネル上に設けられたトンネル絶縁膜１０２と、トンネル絶縁膜１０２上に設けられた電荷蓄積層１０３と、電荷蓄積層１０３上に設けられ、かつランタンアルミシリコン酸化物若しくは酸窒化物を含む第１の誘電体膜１０５と、第１の誘電体膜１０５上に設けられ、かつハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び希土類金属のうち少なくとも１つを含む酸化物若しくは酸窒化物を含む第２の誘電体膜１０６と、第２の誘電体膜１０６上に設けられた制御ゲート電極１０７とを含む。 （もっと読む）

【課題】セレクトゲートのしきい値変動が少ない不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】シリコン基板１１上にトンネル絶縁膜及びチャージ膜を形成し、複数の素子分離絶縁膜１２を形成して、シリコン基板１１の上層部分をメモリストリング方向に延びる半導体部分１３に区画する。次に、セレクトゲート領域Ｒｓｇからチャージ膜及びトンネル絶縁膜を除去し、素子分離絶縁膜１２の上面１２ａ及び半導体部分１３の上面１３ａを連続した平坦面とするか、又は、上面１２ａを上面１３ａよりも上方に位置させる。次に、メモリセル領域Ｒｍｃ及びセレクトゲート領域ＲｓｇにＣＶＤ法により堆積膜１８を形成し、メモリセル領域Ｒｍｃから堆積膜１８を除去し、チャージ膜上及び堆積膜１８上にブロック絶縁膜１６を形成し、ブロック絶縁膜１６上にワード電極ＷＬ及びセレクトゲート電極ＳＧを形成する。 （もっと読む）

【課題】チャージトラップ型フラッシュの書き込み・消去速度の向上および誤書き込みの抑制。
【解決手段】半導体記憶装置７０には、半導体基板１の第１主面（表面）にメモリセルトランジスタのソース或いはドレインとなるＮ^＋層６が設けられ、メモリセルトランジスタのゲートとＮ^＋層６が交互に複数配置形成される。積層形成される電荷蓄積層３、電流遮断層４、及び制御電極５の両端部には、比誘電率が１５の側壁膜７が設けられる。メモリセルトランジスタのゲートの側面部分には、底部がトンネル酸化膜２により周囲と分離され、側面が側壁膜７により周囲と分離され、上部が絶縁膜８により周囲と分離され、空気が充填された空隙部９が設けられる。絶縁膜８は、制御電極５、側壁膜７、及び空隙部９上に設けられる。 （もっと読む）

【課題】微細化した場合でも電荷保持特性の劣化を可及的に防止することを可能にする。
【解決手段】半導体基板１上に形成された第１絶縁膜２と、第１絶縁膜上に形成された第１窒化層４ａと、第１窒化層上に形成された第１酸窒化層４ｂと、第１酸窒化層上に形成された第２窒化層４ｃと、を有する電荷トラップ膜４と、電荷トラップ膜上に形成された第２絶縁膜１０と、第２絶縁膜上に形成された制御ゲート１１と、を備えている。 （もっと読む）

【課題】電荷蓄積型のメモリセルの繰り返し動作信頼性を向上させた不揮発性半導体記憶装置及びその駆動方法を提供する。
【解決手段】チャネルと前記チャネルの両側に設けられたソース・ドレイン領域とを有する半導体層と、前記チャネル上に設けられた第１絶縁膜及び前記第１絶縁膜上に設けられた電荷蓄積層を有する積層構造体と、前記積層構造体上に設けられたゲート電極と、を有するメモリセルと、前記半導体層よりも前記ゲート電極の電位を低くしてデータの書き込み及び消去のいずれか一方を行う第１パルスを前記半導体層と前記ゲート電極との間に印加し、前記第１パルスの印加の回数に基づいて、前記半導体層よりも前記ゲート電極の電位を高くして前記積層構造体へ電子を注入する第２パルスを前記半導体層と前記ゲート電極との間に印加する駆動部と、を備えたことを特徴とする不揮発性半導体記憶装置を提供する。 （もっと読む）

【課題】工程数の増大を抑制しつつ、捕獲させた電荷を安定して保持させることが可能な不揮発性半導体記憶装置を提供する。
【解決手段】選択トランジスタＴｒ１およびメモリトランジスタＴｒ２を半導体基板１上に横方向に並べて形成することでＦＡＭＯＳを構成し、メモリトランジスタＴｒ２のフローティングゲート電極５ｃは、選択トランジスタＴｒ１のサイドウォール５ａ、５ｂに使用されているのと同一のシリコン窒化膜から構成する。 （もっと読む）

【課題】面方位が（１１０）面あるいはこれと等価な面であるシリコン層上に形成する酸化膜厚の制御を行うことのできる半導体装置の製造方法を提供すること。
【解決手段】面方位が（１１０）面あるいはこれと等価な面であるシリコン基板１表面の一部に、リンのイオン注入を行って、端部の不純物濃度が連続的に変化した第１の不純物領域２Ａを形成する工程と、熱酸化を行って、シリコン基板１上に端部の厚さが連続的に変化したシリコン酸化膜３を形成する工程と、を含むこと、を特徴とする。 （もっと読む）

【課題】積層構造のセルアレイと周辺回路との配置及び連結とを単純化して、集積度を高めた積層構造の不揮発性メモリ装置、メモリカード及びシステムを提供する。
【解決手段】不揮発性メモリ装置は、基板を含む。積層ＮＡＮＤセルアレイは、基板上に垂直に積層された複数のＮＡＮＤストリングを含む少なくとも１つのＮＡＮＤセットと、少なくとも１本の信号ラインとを有する。少なくとも１本の信号ラインは、少なくとも１つのＮＡＮＤセットに共通結合するように、基板上に配される。 （もっと読む）

【課題】プログラマブルＭＯＳＦＥＴ（１０５）とロジックＭＯＳＦＥＴ（１１０）とを含むメモリデバイスを同一チップ上に形成する。
【解決手段】半導体基板を被う層状ゲート積層体の成形から始まり、層状ゲート積層体の高ｋゲート電極層上で停止するよう金属ゲート電極層にパターンを形成して、半導体基板上に第１、第２ゲート金属ゲート電極（１６、２１）を形成するメモリデバイスの製法が提供される。次のプロセスで、高ｋゲート誘電体層の一部を被う少なくとも１つのスペーサ（５５）を第１ゲート電極（１６）に形成する。高ｋゲート誘電体層の露出された残存部分をエッチングし、第１金属ゲート電極のサイドウォールを越えて延びる部分を有する第１高ｋゲート誘電体（１７）及び第２金属ゲート電極（２１）のサイドウォールに整合されたエッジを有する第２高ｋゲート誘電体（２２）を形成する。 （もっと読む）