【課題】良好なデータ保持特性を維持しつつ、安定したスイッチング特性を有する記憶素子および記憶装置を提供する。
【解決手段】下部電極１０、記憶層２０および上部電極３０をこの順に積層した記憶素子１において、記憶層２０はイオン源層２１と、抵抗変化層２２と、抵抗変化層２２よりも高い導電率を示すバリア層２３とを有する。これにより、データ消去時における電流パスあるいは不純物準位を形成する金属イオンの移動効率が改善される。 （もっと読む）

【課題】データの保持期間を長くする半導体装置又は半導体記憶装置を提供する。
【解決手段】一対の不純物領域を有する第１の半導体層１５２ａと、第１の半導体層と同じ材料であり、第１の半導体層と離間する第２の半導体層１５２ｂと、第１、第２の半導体層の上に設けられた第１の絶縁層１５３と、第１の絶縁層１５３を介して第１の半導体層に重畳する第１の導電層１５４と、第１の絶縁層１５３を介して第１の導電層に重畳し、第１の半導体層と異なる材料である第３の半導体層１５６と、第１の導電層及び第３の半導体層に電気的に接続される第２の導電層１５７ｂと、第３の半導体層１５６に電気的に接続され、第２の導電層と同じ材料である第３の導電層１５７ａと、第３の半導体層、第２の導電層、及び第３の導電層の上に設けられた第２の絶縁層１５８と、第２の絶縁層を介して第３の半導体層に重畳する第４の導電層１５９と、を含む。 （もっと読む）

【課題】信頼性が高い記憶装置及びその製造方法を提供する。
【解決手段】記憶装置１は、複数の微小導電体が隙間３２を介して集合したナノマテリアル集合層２３と、隙間３２内に配置された絶縁材料２５と、を備える。微小導電体はカーボンナノチューブ３１であり、カーボンナノチューブ３１が延びる方向は、ナノマテリアル集合層２３の下面に対して垂直な方向よりも、下面に対して平行な方向に近く、ナノマテリアル集合層２３の下面に接した下部電極層２２と、ナノマテリアル集合層２３の上面に接した上部電極層２４と、をさらに備え、下部電極層２２及び上部電極層２４の双方に接した微小導電体が存在しない。 （もっと読む）

【課題】高誘電率を有する薄膜を改質する半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】高誘電体膜が形成された基板を処理室へ搬入する工程と、基板にマイクロ波を照射することにより、高誘電体膜を加熱して改質する工程と、基板を前記処理室から搬出する工程と、を有する半導体装置の製造方法が提供される。 （もっと読む）

【課題】ワード線を昇圧せずにセル内のノードを電源電圧に駆動する。
【解決手段】強誘電体メモリは，複数のワード線と複数のプレート線と複数のビット線対と複数のチャージ線とメモリセルとを有する。メモリセルは，ワード線にゲートが接続されビット線対に第一のソース・ドレインがそれぞれ接続された一対の第一導電型MOSFETと，一対の第一導電型MOSFETの第二のソース・ドレインとプレート線との間にそれぞれ設けられた一対の強誘電体キャパシタと，一対の強誘電体キャパシタとチャージ線との間に設けられゲートとドレインとが交差接続された一対の第二導電型MOSFETとをそれぞれ有する。そして，チャージ線駆動回路は，読み出し動作時および書き込み動作時にチャージ線を電源電圧に駆動する。 （もっと読む）

【課題】下部電極、上部電極およびそれらの間の絶縁膜により構成される容量素子の下部電極および上部電極間の耐圧を向上させる。
【解決手段】上部電極ＴＥならびに上部電極ＴＥのそれぞれの側壁の側壁酸化膜９およびサイドウォール１０と下部電極ＢＥとの間にＯＮＯ膜ＩＦを連続的に形成し、また、上部電極ＴＥの側壁に、側壁酸化膜９を介して真性半導体膜からなるサイドウォール１０を形成することにより、下部電極ＢＥおよび上部電極ＴＥ間にリーク電流が発生することを防ぐ。 （もっと読む）

【課題】パーコレーションリークを抑制可能な構造を有する半導体装置を提供する。
【解決手段】ソース領域１８、ドレイン領域１８及びチャネル領域を有する半導体領域と、チャネル領域上に形成された第１のトンネル絶縁膜１２と、第１のトンネル絶縁膜上に形成され、エネルギー障壁を有する障壁層１３と、障壁層上に形成された第２のトンネル絶縁膜１４と、第２のトンネル絶縁膜上に形成され、Ｓｉ_Y（ＳｉＯ₂)_X（Ｓｉ₃Ｎ₄）_1-X （ただし、０≦Ｘ≦１、Ｙ＞０）で表される絶縁膜を具備する電荷蓄積部１５と、電荷蓄積部上に形成され、エネルギー障壁の高さを制御する制御電極１７とを備え、Ｘ及びＹは、［２×２Ｘ／（４−２Ｘ）＋（４−４Ｘ）／（４−２Ｘ）］×［Ｙ／（Ｙ＋７−４Ｘ）］≧０．０１６ なる関係を満たし、障壁層は、クーロンブロッケイド条件を満たす導電性微粒子を含んだ微粒子層で形成されている。 （もっと読む）

【課題】書き込み特性の向上を図る。
【解決手段】半導体記憶装置の製造方法は、基板１０上に、トンネル絶縁膜１１を形成し、前記トンネル絶縁膜上に、導電体で構成される電荷蓄積層１２を形成し、前記電荷蓄積層、前記トンネル絶縁膜、および前記基板を加工して、前記基板内に、前記電荷蓄積層および前記トンネル絶縁膜を分離する素子分離溝２２を形成し、前記素子分離溝内に、上面が前記電荷蓄積層の下面より高く上面より低くなるように素子分離絶縁膜１３を埋め込み、前記電荷蓄積層の表面に形成された自然酸化膜３０を除去し、前記素子分離絶縁膜および前記電荷蓄積層の表面に、絶縁膜１４を形成し、前記自然酸化膜の除去から前記絶縁膜の形成までが、その内部の酸素濃度がコントロールされた製造装置内で行われる。 （もっと読む）

【課題】オフ抵抗が極めて高いトランジスタをスイッチング素子として有するメモリセルを構成するに際し、信頼性を高める検査方法および構成を提供する。
【解決手段】メモリセルのトランジスタのしきい値Ｖ_ｔｈが許容される範囲内にあるか否かを判定することにより、データ保持特性が十分でないメモリセルを排除する。そのためにトランジスタのゲートの電位を適切な電位Ｖ_ＧＭに保持し、また、トランジスタのドレインの電位をＶ_ＧＭ以上の電位にする。この状態でメモリセルに書き込むことにより、トランジスタのソースの電位はしきい値Ｖ_ｔｈを含む式、（Ｖ_ＧＭ−Ｖ_ｔｈ）で表現される。この電位と他の参照電位との大小を比較することによりしきい値Ｖ_ｔｈが許容される範囲内にあるか否かを判定できる。 （もっと読む）

【課題】ポリシリコン上において高品質な絶縁膜を形成できる絶縁膜の形成方法を提供する
【解決手段】シリコン酸化膜の形成方法は、基板上にポリシリコン膜を堆積する工程と、
前記ポリシリコン膜の表面を、酸素を含むガスとＫｒガスを主体とする不活性ガスとよりなる混合ガスにマイクロ波によりプラズマを励起することで形成される原子状酸素Ｏ*に曝すことにより、前記ポリシリコン膜の表面にシリコン酸化膜を形成する工程とよりなる。 （もっと読む）

【課題】 メモリの動作特性の向上を図る。
【解決手段】実施形態の抵抗変化型メモリは、ビット線ＢＬとワード線ＷＬと、第１エミッタ２１と、第１ベース２３と、第１コレクタ２２とを有する、第１駆動型の第１バイポーラトランジスタ２と、第２エミッタ３１と、第２ベース３３と、第２コレクタ３２とを有する第２駆動型の第２バイポーラトランジスタ３と、第１及び第２端子を有する抵抗変化型メモリ素子１と、を具備し、メモリ素子１の第１端子は第１及び第２エミッタ２１，３１に接続され、メモリ素子１の第２端子は、ビット線ＢＬに接続され、第１及び第２ベース２３，３３はワード線ＷＬに接続される。 （もっと読む）

【課題】トランジスタの電流駆動能力の低下を防止可能な半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、半導体基板１の表層に第一の方向に延在するように形成された複数の活性領域１ａと、前記活性領域１ａの表層から深さ方向に形成されたｎ型不純物拡散層１５と、前記複数の活性領域１ａを横切り第二の方向に延在するように形成された複数の埋め込みゲート用の溝部１３ａ，ｂと、ゲート絶縁膜２５ａ，ｂを介して前記活性領域１ａ上を跨ぐように前記埋め込みゲート用の溝部１３ａ，ｂに埋め込まれたゲート電極３１およびダミーゲート電極３２とを構成すると共に、前記半導体基板１の面上において前記第二の方向に延在する複数のワード配線層と、を具備し、前記ダミーゲート電極３２の上面３２ｃが、前記ｎ型不純物拡散層１５と前記活性領域１ａとの界面よりも下方に位置していることを特徴とする。 （もっと読む）

【課題】 信頼性に優れた半導体装置を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 シリコンを主成分として含む半導体領域１１と、シリコン及び酸素を主成分として含み半導体領域に隣接する絶縁領域１２とを有する下地領域の表面を窒化して、窒化膜を形成する工程と、窒化膜に対して酸化処理を施して、窒化膜の絶縁領域上に形成された部分を酸化膜１２ａに変換するとともに窒化膜の半導体領域上に形成された部分を電荷蓄積絶縁膜の少なくとも一部１３ａとして残す工程と、電荷蓄積絶縁膜上にブロック絶縁膜１５を形成する工程と、ブロック絶縁膜上にゲート電極膜１６を形成する工程とを備える。 （もっと読む）

【課題】リードディスターブ現象の発生を抑制し得る不揮発性メモリ素子を提供する。
【解決手段】本発明の不揮発性メモリ素子は、第１電極５１、正のペルチェ係数を有する第１材料層５３、情報記憶層６０、負のペルチェ係数を有する第２材料層５４、及び、第２電極５２が積層されて成る。第１材料層５３はｐ型熱電材料から成り、第２材料層５４はｎ型熱電材料から成ることが好ましい。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、書き込みワード線に電気的に接続する容量素子またはノイズ除去回路を設けることで、駆動回路等からメモリセルに入力されうる制御信号とは異なる短パルスやノイズ等の信号を低減または除去することができる。これにより、メモリセルが有するトランジスタが瞬間的にオンすることでメモリセルに書き込まれたデータが消失してしまう誤動作を防ぐことが可能である。 （もっと読む）

【課題】抵抗変化層としてアモルファスシリコンを用いた場合に比べて抵抗変化層の耐熱性を向上させる。
【解決手段】第１電極１と、第２電極２と、第１電極１と第２電極２との間に配置された抵抗変化層３とが設けられている。抵抗変化層３は多結晶半導体を主成分とする。 （もっと読む）

【課題】トンネル絶縁膜にエッジ部があることによるトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】トンネル絶縁膜の上部であって、トンネル領域のエッジ部から離間した位置に、電荷受け渡し用電極を配置し、電荷受け渡し用電極とフローティングゲート電極とが、電気的に接続されるようにした。 （もっと読む）

【課題】 ２６０℃付近の高温下でのデータ保持特性に優れた不揮発性半導体記憶装置を提供する。
【解決手段】 第１電極２と、第２電極３と、両電極の間に介装された金属酸化物からなる可変抵抗体４を備え、第１電極２が可変抵抗体４とオーミック接合を形成する導電性材料で形成され、第２電極３が可変抵抗体４と非オーミック接合を形成する導電性材料で形成され、両電極間に電圧を印加することにより抵抗状態が２以上の異なる抵抗状態間で遷移し、当該遷移後の抵抗状態を不揮発的に保持する可変抵抗素子を備えて構成されたメモリセルを複数配列して、ユーザデータの格納用としたメモリセルアレイを備えた不揮発性半導体記憶装置において、メモリセルアレイがユーザデータの格納用として使用される前の使用前状態において、メモリセルアレイ内の全てのメモリセルの可変抵抗素子を、２以上の異なる抵抗状態の内の最も高抵抗の抵抗状態に高抵抗化する。 （もっと読む）

【課題】 トンネル絶縁膜を有するトランジスタにおいて、トンネル絶縁膜の電子トラップが増加することによるトランジスタの電気特性の劣化を抑制することが可能な半導体装置及びその製造方法を提供する
【解決手段】 実施形態に係る半導体装置は、半導体基板１と、前記半導体基板１上に形成されたトンネル絶縁膜２を含むトランジスタと、前記トランジスタの上方に形成されたＢを含むシリコン窒化膜７と、を備える。前記シリコン窒化膜７は、Ｂ−Ｎ結合を有する。 （もっと読む）

【課題】 １００μＡ程度の小さな書き込み電流で書き換えが可能な可変抵抗素子を実現し、駆動回路のトランジスタの小型化が可能な不揮発性半導体記憶装置を実現する。
【解決手段】
フォーミング処理時において可変抵抗素子に流れる電流量が、セット（低抵抗化）時に可変抵抗素子に流れる電流の最大値よりも小さくなるように、可変抵抗素子と直列に接続する選択トランジスタのバイアス条件を設定する。具体的には、不揮発性半導体記憶装置２において、制御回路２２が、フォーミング処理中の可変抵抗素子Ｒに流れる電流量の制限値Ｉｆｏｒｍが、少なくともセット時に可変抵抗素子Ｒに流れるべき最大電流量Ｉｓｅｔ以下となるように、フォーミング処理対象のメモリセルに印加すべきワード線電圧およびビット線電圧を設定し、当該電圧がメモリセルに印加されるように、電圧発生回路２３、ワード線デコーダ２４、及び、ビット線デコーダ２５を制御する。 （もっと読む）