【課題】絶縁膜電荷蓄積層を有するメモリセルの閾値電圧分布を、ＮＡＮＤ型フラッシュメモリの動作において要求される閾値電圧の範囲に合致させる。
【解決手段】電気的に情報の書き込みが可能なメモリセルを有する不揮発性半導体記憶装置であって、メモリセルは、半導体基板１０１の表面部のソース・ドレイン拡散層１０８間のチャネル上に形成された第１絶縁膜１０２と、第１絶縁膜１０２上に形成され、Ｓｉ，Ｇｅ，Ｇａ，Ａｌの中から選ばれた少なくとも一つを含む酸化物又は酸窒化物からなる電荷蓄積層１０３と、電荷蓄積層１０３上に形成されたｎ型ドーパント不純物を含む材料であって、Ｓｉ，Ｇｅ，Ｇａ，Ａｌの中から選ばれた少なくとも一つを含む酸化物又は酸窒化物からなるドナー層１０４と、ドナー層１０４上に形成された第２絶縁膜１０５と、第２絶縁膜１０５上に形成された制御ゲート電極１０６とを備えている。 （もっと読む）

半導体メモリストレージセルにおいてリーク電流を減らすための方法と構造が記載される。垂直配向ナノロッド（403）が、アクセストランジスタ（400）のチャネル領域で使用され得る。ナノロッドの直径は、アクセストランジスタのチャネル領域内の電子バンドギャップエネルギーの増加を引き起こすために十分小さくすることができ、これはオフ状態でのチャネルリーク電流を制限するように機能し得る。様々な実施形態では、アクセストランジスタは両面キャパシタ（425）に電気的に結合し得る。本発明の実施形態に従うメモリデバイス、およびそのようなデバイスを含むシステムもまた開示される。
（もっと読む）

【課題】フォトクロミック化合物を利用した有機半導体メモリにおいて、情報の記録、再生、消去の全ての処理を電気的に行うことのできる有機半導体メモリを提供する。
【解決手段】記録層と、ソース電極と、ゲート電極と、ドレイン電極とを有する有機半導体メモリであって、前記記録層が、フォトクロミック化合物であるジアリールエテン誘導体を含有するものであることを特徴とする有機半導体メモリとする。 （もっと読む）

【課題】開口率の高い表示装置又は素子の面積の大きい半導体装置を提供することを課題とする。
【解決手段】隣接する画素電極（又は素子の電極）の間に設けられた配線との下方にマルチゲート構造のＴＦＴのチャネル形成領域を設ける。そして、複数のチャネル形成領域のチャネル幅の方向を前記画素電極の形状における長尺方向と平行な方向とする。また、チャネル幅の長さをチャネル長の長さよりも長くすることでチャネル形成領域の面積を大きくする。 （もっと読む）

【課題】FETのチャネルの酸化やチャネルへの不純物の混入を防ぐことができ、容易に作製することができる１Ｔ方式の強誘電体メモリを提供する。
【解決手段】本発明の強誘電体メモリは、ソース電極１２とドレイン電極１３の間にp型又はn型半導体から成るチャネル１４を有し、チャネル１４の上に強誘電体から成る記録層１５、及びゲート電極１６を有し、記録層１５がチャネル１４の表面に化学的に吸着した自己組織化膜から成ることを特徴とする。この強誘電体メモリを作製する際、自己組織化膜の材料の溶液にチャネル１４の表面を接触させるだけで記録層１５を容易に作製することができる。また、この記録層１５の作製の際に加熱する必要がないことにより、チャネル１４が酸化したりチャネル１４に不純物が混入することを防ぐことができる。 （もっと読む）

ナノ構造アレイを形成又はパターニングするための方法を提供する。前記方法はナノ構造会合基を含むコーティング上にアレイを形成する段階、スピンオン誘電体にアレイを形成する段階、ナノ構造堆積後に溶媒アニールを行う段階、レジストを使用してパターニングする段階、及び／又はアレイ形成を容易にするデバイスを使用する段階を含む。ナノ構造アレイを形成するための関連デバイスと、ナノ構造アレイを含むデバイス（例えばメモリデバイス）も提供する。高温処理中にナノ構造を融着から保護するための方法も提供する。
（もっと読む）

【課題】四つのストレージノード膜を備える不揮発性メモリ素子及びその動作方法を提供する。
【解決手段】第１フィン１０５ａ及び第２フィン１０５ｂを備え、埋め込み絶縁膜１１５は、第１フィン１０５ａと第２フィン１０５ｂとの間にあり、制御ゲート電極１４０は、埋め込み絶縁膜の反対側の第１及び第２フィンの側面を覆い、ゲート絶縁膜１３０は、第１、第２フィン及び制御ゲート電極の間にあり、第１ソース領域及び第１ドレイン領域は第１フィン１０５ａの部分に、第２ソース領域及び第２ドレイン領域は第２フィン１０５ｂの部分に、制御ゲート電極から離隔されて形成され、第１ストレージノード膜１６０ａ１及び第２ストレージノード膜１６０ａ２は、制御ゲート電極を挟んで第１フィン１０５ａの側面上に、第３ストレージノード膜１６０ｂ１及び第４ストレージノード膜１６０ｂ２は、制御ゲート電極を挟んで第２フィン１０５ｂの側面上に形成される。 （もっと読む）

【課題】窒化物読取専用メモリデバイスを積層する積層型不揮発性メモリデバイス及びその製造方法を提供する。
【解決手段】積層型不揮発性メモリデバイスは、お互いの上に積層された複数のビットライン１１０，１３０およびワードライン層１２０，１４０を含む。ビットライン層１１０，１３０は、前記デバイスの製造を効率的かつ費用効率の良いものとする進歩した加工技術を利用して形成されうる複数のビットラインを含む。デバイスはＮＡＮＤ処理のために構成することができる。 （もっと読む）

【課題】微細なパターンを有し、パターンの加工寸法精度が高く、かつ微細パターンの配置位置の制御を容易に実現することができるスイッチング素子及びそれを備えた半導体装置を提供する。更に、それらの製造方法を提供する。
【解決手段】半導体装置１のスイッチング素子５において、第１の電極対向面６１を有する第１の主電極６と、第１の電極対向面６１に対向し離間された第２の電極対向面７１を有する第２の主電極７と、第１の主電極６に一端が接触し第２の主電極７に他端が接触するとともに、第１の電極対向面６１から第２の電極対向面７１に向う第１の方向に複数の微粒子８０を相互に接触させ１列に連ねた単位チャネル８１を、第１の方向と交差する第２の方向に互いに離間して複数配設したチャネル領域８とを備える。 （もっと読む）

【課題】結晶性を有する有機強誘電体材料を強誘電体層の構成材料として用いても、駆動電圧の低減化を図ることができる記憶素子の製造方法、記憶素子、記憶装置、および電子機器を提供すること、また、結晶性を有する有機絶縁体材料を絶縁体層の構成材料として用いても、駆動電圧の低減化を図ることができるトランジスタの製造方法を提供すること。
【解決手段】基板２の一方の面上に、第１の電極３を形成する工程と、第１の電極３の基板２と反対側の面上に、強誘電体層４を形成する工程と、強誘電体層４の第１の電極３と反対側の面上に、第２の電極５を形成する工程を有し、第２の電極５を形成する工程において、電極材料の気化物を基板２の法線方向に対し傾斜した方向で飛翔させ強誘電体層４の面上に被着させることにより、第２の電極５を形成する。 （もっと読む）

【課題】半導体構造内でキャパシタを原位置に形成する方法を提供する。
【解決手段】最初に、前処理された半導体基板がスパッタリング・チャンバ内に位置決めされる。次に、Ａｒガスがスパッタリング・チャンバ内に流し込まれ、耐熱金属ケイ化物のターゲットから、または耐熱金属及びケイ素の２つのターゲットから、第１の耐熱金属−ケイ素−窒素の層が基板上にスパッタ付着される。次に、チャンバ内のＮ_２ガスの濃度が少なくとも３５％になるまで、Ｎ_２ガスがスパッタリング・チャンバ内に流し込まれ、第１の耐熱金属−ケイ素−窒素の層上に、第２の耐熱金属−ケイ素−窒素の層がスパッタ付着される。次に、Ｎ_２ガスのフローが停止され、第３の耐熱金属−ケイ素−窒素の層が第２の耐熱金属−ケイ素−窒素の層上にスパッタ付着される。次に、フォトリソグラフィを用いて、耐熱金属−ケイ素−窒素の多層スタックがキャパシタに形成される。 （もっと読む）

【課題】 容量ストレージ・デバイス及び書き込みアクセス・トランジスタを含む動的ランダム・アクセス・メモリ・セルを提供する。
【解決手段】 動的ランダム・アクセス・メモリ・セルが、容量ストレージ・デバイスと、書き込みアクセス・トランジスタとを含む。この書き込みアクセス・トランジスタは、容量ストレージ・デバイスに作動可能に結合され、かつ、高Ｋ誘電体及び高Ｋ誘電体に結合された金属ゲート電極を含むゲート・スタックを有し、高Ｋ誘電体は、二酸化シリコンの誘電率より高い誘電率を有する。 （もっと読む）

【課題】ゲート絶縁層を介した、ソース電極とドレイン電極間とのリーク電流の発生を好適に防止または低減し得る半導体装置、かかる半導体装置を簡易に製造し得る半導体装置の製造方法、および信頼性の高い記憶装置を提供すること。
【解決手段】強誘電体メモリ１は、基板２と、基板２の一方の面側に設けられたソース電極３およびドレイン電極４と、ソース電極３とドレイン電極４との間に設けられたチャネル領域５１を備える半導体層５と、これらの各部と離間して設けられたゲート電極７と、ゲート電極７に対してソース電極３およびドレイン電極４を絶縁する機能を有し、強誘電体として機能する強誘電体ポリマーを主材料として構成された強誘電体層６とを備え、この強誘電体層６において、強誘電体ポリマーの主鎖が、基板２に対してほぼ平行、かつチャネル長方向とほぼ垂直な方向に沿って揃っている。 （もっと読む）

【課題】強誘電性を示す新規な配位高分子、およびその製造方法、ならびにそれを用いた素子を提供する。
【解決手段】本発明の配位高分子は、ジチオカルバミン酸の誘導体と塩素イオンと銅イオンとによって構成された配位高分子であって、銅イオンが、ジチオカルバミン酸の誘導体および塩素イオンから選ばれる少なくとも１つによって架橋されている。上記ジチオカルバミン酸の誘導体は、炭素数が３以上の脂肪族炭化水素基が窒素原子に結合した構造を有する誘導体である。この配位高分子は、２つのジチオカルバミン酸誘導体を配位子として含む銅錯体と、塩化銅（II）とを、それらの溶液中で反応させることによって、形成できる。 （もっと読む）

【課題】ナノワイヤを用いた新規なキャパシタを提供する。
【解決手段】導電性のナノワイヤからなる第１の電極１と、第１の電極の外周を部分的に被覆する誘電体層２と、誘電体層の外周を被覆する第２の電極３と、を有するキャパシタ。導電性のナノワイヤからなり、第１の端部と第２の端部とを有する第１の電極と、第１の端部における外周を被覆し、第１の端部から前記第２の端部側に向かって、第１の電極の外周を被覆し、且つ前記第２の端部を被覆していない誘電体層と、誘電体層の外周を被覆する第２の電極と、を有するキャパシタ。 （もっと読む）

【課題】電界効果型トランジスタとキャパシタとをナノワイヤを用いて構成した新規な回路装置を提供する。
【解決手段】電界効果型トランジスタとキャパシタとを有する回路装置であって、
前記電界効果型トランジスタは、第１のナノワイヤからなるチャネルを有し、
前記キャパシタは、導電性を有する第２のナノワイヤからなる第１の電極と、前記第１の電極の外周を部分的に被覆する誘電体層と、前記誘電体層の外周を被覆する第２の電極とを含み構成され、
前記電界効果型トランジスタのゲート電極、ソース電極及びドレイン電極の少なくとも一つに、前記キャパシタの前記第１又は第２の電極が接続されている。 （もっと読む）

【課題】微小構造体の空間を形成するために設ける犠牲層に使用されるフォトマスクの枚数を低減し、製造コストを削減する。
【解決手段】同一のフォトマスクを用いてパターニングされたレジストマスクにより犠牲層を形成する。レジストマスクにより第１の犠牲層をエッチングして形成した後に、同一のフォトマスクを使用してパターンを形成されたレジストマスクを用いて第２の犠牲層をエッチングして形成する。レジストマスクは一方の犠牲層のエッチング前に外形寸法を拡大又は縮小する等して変形することで、大きさの異なる犠牲層を形成することができる。 （もっと読む）

【課題】凹部に形成される電子素子を有するマイクロ電子デバイスの電子素子の電気的特性及び電子特性に対する凹部の形状の影響を除去または低減するマイクロ電子デバイス及びその製造方法を提供する。
【解決手段】基板とトランジスタとを有するマイクロ電子デバイスであって、当該トランジスタは、前記基板内のチャネル領域と、前記チャネル領域内の凹部と、第１の誘電体層と、第２の誘電体層とを含む。第１の誘電体層は、第１の誘電体材料を含み、前記凹部の底部に堆積されている。第２の誘電体層は、第２の誘電体材料を含み、前記凹部の側壁に堆積されている。前記第１の誘電体材料の誘電率は、前記第２の誘電体材料の誘電率よりも大きい。ゲート電極は前記凹部内に形成され、前記第１の誘電体層及び第２の誘電体層によって、前記チャネル領域から絶縁されている。 （もっと読む）

【課題】電流ヒステリシスが低減された分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサを提供する。
【解決手段】シリコン酸化膜１４と、シリコン酸化膜１４上に形成されたカーボンナノチューブ１５と、カーボンナノチューブ１５を両者の間に挟むように配置されたソース電極１３およびドレイン電極１２と、カーボンナノチューブ１５の導通を制御するゲート電圧をカーボンナノチューブ１５に印加するためのシリコン基板１１とを備える分子電界効果トランジスタ１０において、シリコン酸化膜１４上に、シリコン酸化膜１４表面に化学的に結合した自己組織化単分子膜１６を形成し、カーボンナノチューブ１５上に有機強誘電体層１７を形成し、自己組織化単分子膜１６と有機強誘電体層１７との間にカーボンナノチューブ１５を挟持する。 （もっと読む）

【課題】ハフニウム原料とシリコン原料と酸化剤とを用いた原子層蒸着法によりハフニウムシリケート膜を成膜することで、リーク電流特性とカバリッジ性の改善を可能とする。
【解決手段】トレンチ１２の内面に形成された第１電極２１と、前記第１電極２１表面に形成されたキャパシタ絶縁膜２２と、前記キャパシタ絶縁膜２２を介して前記第１電極２１表面に形成された第２電極２３とを備えたトレンチキャパシタ１を有する半導体装置の製造方法において、前記キャパシタ絶縁膜２２をハフニウム原料とシリコン原料と酸化剤とを用いた原子層蒸着法によりハフニウムシリケート膜を成膜することにより形成することを特徴とする。 （もっと読む）