【課題】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な素子を用いた集積装置を提供すること。
【解決手段】
回路素子が長手方向に連続的又は間欠的に形成されている素子、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている素子を複数複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする。 （もっと読む）

【課題】優れた特性を有するメモリーセルを提供することにある。
【解決手段】
a)二つの対向面を有する有機半導体、
b)有機半導体の一つの面と接触する二つの隔置された電極（その間の距離はチャンネル長さであり、その間の有機半導体の部分はチャンネル領域として形成される）、
c)誘電率及び二つの対向面を有する強誘電ポリマー（一つの面はチャンネル領域の少なくとも一部について有機半導体の一つの面と接触している）、及び
d)チャンネル領域の少なくとも一部について強誘電ポリマーの一つの面と接触しているゲート電極
を含むことを特徴とするメモリーセル。 （もっと読む）

【課題】ＭＯＳトランジスタを作成する。
【解決手段】ＭＯＳトランジスタであって、ゲート電極と、ゲート電極下地の頂部表面を有するチャンネル領域と、ゲート電極とチャンネル領域の頂部表面の間に挿入された誘電体スタックとを含み、前記誘電体スタックが、少なくとも高―ｋ材料を含む高―ｋ誘電体層と、少なくともケイ素および窒素を含む誘電体層と、前記高―ｋ誘電体層と前記誘電体層の間に配設された中間層とを含み、該中間層が、少なくとも前記高―ｋ材料、ケイ素および窒素を含み、前記ゲート電極がポリシリコンまたはポリシリコンゲルマニウムから作製される。 （もっと読む）

【課題】フローティングゲート電極を備えた不揮発性メモリ素子の駆動電圧を高くすることなく、不揮発性メモリ素子、および厚いゲート絶縁膜を備えた高耐圧型トランジスタを同一基板上に形成する。
【解決手段】不揮発性メモリ素子の島状半導体領域とフローティングゲート電極間、および、トランジスタの島状半導体領域とゲート電極間には、第１の絶縁膜と第２の絶縁膜の積層膜が形成されている。第１の絶縁膜はフローティングゲート電極と重なる部分が除去されており、島状半導体領域とフローティングゲート電極間の絶縁膜が、トランジスタのゲート絶縁膜よりも薄くされている。トランジスタはフローティングゲート電極と同じ層に形成されている導電膜と、コントロールゲート電極と同じ層に形成されている導電膜とを有し、これら２つの導電膜は電気的に接続され、トランジスタのゲート電極として機能する。 （もっと読む）

【課題】高電界領域及び低電界領域のリーク電流を低減する揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０１の表面領域に互いに離間して設けられたソース／ドレイン領域１１１と、ソース／ドレイン領域１１１間のチャネル上に設けられたトンネル絶縁膜１０２と、トンネル絶縁膜１０２上に設けられた電荷蓄積層１０３と、電荷蓄積層１０３上に設けられ、かつランタンアルミシリコン酸化物若しくは酸窒化物を含む第１の誘電体膜１０５と、第１の誘電体膜１０５上に設けられ、かつハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び希土類金属のうち少なくとも１つを含む酸化物若しくは酸窒化物を含む第２の誘電体膜１０６と、第２の誘電体膜１０６上に設けられた制御ゲート電極１０７とを含む。 （もっと読む）

【課題】配線層に新たな機能を有する素子を設けた半導体装置を提供する。
【解決手段】半導体基板上に形成された第１配線層１５０、及び半導体素子２００を備える。第１配線層１５０は、絶縁層１５６と、絶縁層１５６の表面に埋め込まれた第１配線１５４とを備える。半導体素子２００は、半導体層２２０、ゲート絶縁膜１６０、及びゲート電極２１０を備える。半導体層２２０は、第１配線層１５０上に位置する。ゲート絶縁膜１６０は、半導体層２２０の上又は下に位置する。ゲート電極２１０は、ゲート絶縁膜１６０を介して半導体層２２０の反対側に位置する。 （もっと読む）

【課題】微細化を行っても、書き込み/消去特性、繰り返し特性、およびリテンション特性に優れたＭＯＮＯＳ型メモリセルを提供する。
【解決手段】不揮発性半導体記憶装置のメモリセルは、ＭＯＮＯＳ型の構造をしており、電荷蓄積層が複数の絶縁物層から構成される。それらの絶縁膜の隣接する層間の伝導帯端エネルギーと価電子帯端エネルギーの関係は、トンネル絶縁膜からブロック絶縁膜に向かって、次第に大きくなるか、または、次第に小さくなるかのいずれかである。さらに、ブロック絶縁膜の比誘電率をε_rとすれば、電荷蓄積層とブロック絶縁膜の間のエネルギー障壁は、電子に対して4.5ε_r^-2/3(eV)以上、3.8eV以下、正孔に対して4.0ε_r^-2/3(eV)以上、3.8eV以下である。 （もっと読む）

【課題】延伸処理を行うことなく、大きな残留分極を有する強誘電性キャストフィルム及びその製造方法を提供すること。
【解決手段】本発明の強誘電性キャストフィルムの製造方法は、下記の工程を含む。
（Ｉ）ポリフッ化ビニリデンを誘電率３〜１００の溶媒に溶解した溶液を、該溶液のゲル化温度よりも高く、且つ、前記ゲル化温度＋６０℃以下の温度でキャスティングすることにより、未延伸のキャストフィルムを製造する工程。
（ＩＩ）前記未延伸のキャストフィルムに、振幅１９０〜４００ＭＶ／ｍの交流電場を印加する工程。 （もっと読む）

【課題】強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させる。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３ＨｆＳｉＯＮ膜４及びＣ_６０膜６が、この順で積層されたゲート構造を有しており、強誘電体膜３の、ＨｆＳｉＯＮ膜４と接する側の表面におけるＲａ値とＲｍｓ値との和の第１絶対値が、ＨｆＳｉＯＮ膜４の膜厚以下であり、かつ、ＨｆＳｉＯＮ膜４の、Ｃ_６０膜６と接している側の表面におけるＲａ値とＲｍｓ値との和の第２絶対値が３．０ｎｍ以下である。 （もっと読む）

【課題】
本発明は、データ保持時の不揮発性半導体記憶素子の上部絶縁層からの電荷の放出を効果的に抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を効果的に抑制することを目的とする。
【解決手段】
本発明に係る不揮発性半導体記憶素子は、半導体基板１と、半導体基板１の表面内に設けられたソース領域２及びドレイン領域３と、半導体基板上に設けられたトンネル絶縁膜４と、トンネル絶縁膜４上に設けられた導電性電荷蓄積層５と、導電性電荷蓄積層５上に設けられた上部絶縁層６と、上部絶縁層６上に設けられた制御ゲート７とを含む構造である。そして、上部絶縁層６は、透過絶縁層６aと電荷捕獲層６ｂとブロック層６ｃの積層構造である。そして、電荷捕獲層６ｂのトラップ準位密度が透過絶縁層６aとブロック層６ｃのトラップ準位密度と比べて大きく、透過絶縁層６aのリーク電流が、ブロック層６ｃのリーク電流と比べて大きい。 （もっと読む）

【課題】有機薄膜トランジスタと、高誘電体キャパシタとを備える有機複合電子素子の製造を容易化する。
【解決手段】トランジスタＴｒ及びキャパシタＣａを備える有機複合電子素子の製造方法である。基板１１上にゲート電極Ｇａ及びキャパシタ用対向電極の一方ＣＥ１を形成し、その上に高誘電体膜１７ｂ、低誘電体膜１７ａ及び有機半導体膜１６を形成し、低誘電体膜１７ａ及び有機半導体膜１６のキャパシタ用対向電極ＣＥ１に対応する部分を除去し、その上に、高誘電体膜１７ｂ、低誘電体膜１７ａ及び有機半導体膜１６を挟んでゲート電極Ｇａと所定の位置関係でソース電極Ｓｏ及びドレイン電極Ｄｒを、高誘電体膜１７ｂを挟んで対応するようにキャパシタ用対向電極の他方ＣＥ２を形成する。 （もっと読む）

【課題】互いに異なる性能を有する２以上の有機薄膜トランジスタを備える有機複合電子素子の製造を容易化することである。
【解決手段】第１トランジスタＴｒ１及び該第１トランジスタＴｒ１とは性能が異なる第２トランジスタＴｒ２を備える有機複合電子素子の製造方法である。基板１１上に第１トランジスタ用ゲート電極Ｇａ１及び第２トランジスタ用ゲート電極Ｇａ２を形成し、その上に強誘電体膜１７ｂ及び低誘電率を有する低誘電体膜１７ａをそれぞれ形成し、低誘電体膜１７ａの第２トランジスタＴｒ２を構成する部分を除去し、その上に有機半導体膜１６を形成し、その後、強誘電体膜１７ｂ、低誘電体膜１７ａ及び有機半導体膜１６を挟んで第１トランジスタ用ソース・ドレイン電極Ｓｏ１，Ｄｒ１を、強誘電体膜１７ｂ及び有機半導体膜１６を挟んで第２トランジスタ用ソース・ドレイン電極Ｓｏ２，Ｄｒ２を形成する。 （もっと読む）

【課題】単純な方法で製造でき、残留磁気も良好な強誘電体膜およびその製造方法を提供する。
【解決手段】強誘電体として、ポリアミノジフルオロボラン（ＰＡＤＦＢ）を含む、強誘電体膜。さらに、ＰＡＤＦＢと混合された強誘電体ポリマー膜であり、強誘電体ポリマーは、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリビニリデンフルオライドとトリフルオロエチレン（Ｐ（ＶＤＦ／ＴｒＦＥ））との共重合体、及びポリウンデカンアミド（Ｎｙｌｏｎ１１）から成るグループから選択される、強誘電体膜。また、当該強誘電体膜を用いる記憶装置、強誘電体ポリマーの製造方法、強誘電体溶液。 （もっと読む）

【課題】アルミニウム酸化物膜をブロック絶縁膜とする高性能なＭＯＮＯＳ型のＮＡＮＤ型不揮発性半導体メモリ装置およびその製造方法を提供する。
【解決手段】半導体基板に、直列接続された複数のメモリセルトランジスタと、選択トランジスタを備えるＮＡＮＤ型不揮発性半導体メモリ装置である。メモリセルトランジスタは、半導体基板上の第１の絶縁膜１０２ａと、電荷蓄積層１０４と、アルミニウム酸化物である第２の絶縁膜１０６ａと、第１の制御ゲート電極１０８ａと、第１のソース／ドレイン領域を有する。選択トランジスタは、半導体基板上の第３の絶縁膜１０２ｂと、アルミニウム酸化物であり、４価カチオン元素、５価カチオン元素、Ｎ（窒素）のうち少なくとも１種の元素を含有する第４の絶縁膜１０６ｂと、第２の制御電極１０８ｂと、第２のソース／ドレイン領域を有する。 （もっと読む）

【課題】電気機械的スイッチ及びこれの形成方法を提供すること。
【解決手段】メモリ素子は、メモリセル内に具備されるストレージノード、第１、及び第２電極を含む。前記ストレージノードは電荷を保存し、前記第１電極は第２部分と電気的に接続するための第１部分を含む。前記第２電極が活性化された際、前記第１部分は前記ストレージノードと接続するように移動する。 （もっと読む）

【課題】電荷トラップ効率が可及的に高いＭＯＮＯＳ型メモリセルを有する不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】半導体基板５に離間して設けられたソース・ドレイン領域４ａ、４ｂと、ソース領域とドレイン領域４ａ、４ｂの間の半導体基板５上に設けられたトンネル絶縁膜１２と、トンネル絶縁膜１２上に設けられ、電荷をトラップする電荷蓄積膜１３と、電荷蓄積膜１３上に設けられた制御ゲート電極１６と、電荷蓄積膜１３と制御ゲート電極１６との間に設けられ、電荷蓄積膜１３側に設けられた遷移アルミナ層１４ａおよび制御ゲート電極１６側に設けられたα相アルミナ層１５ａを有するアルミナ膜と、を含むメモリセルを備えている。 （もっと読む）

【課題】ＭＯＳＦＥＴにおいて、ショートチャネル効果の抑制と移動度向上を両立させることを可能とする。
【解決手段】半導体基板１３上にダミーゲート絶縁膜３１を介してダミーゲート３４を形成する工程と、ダミーゲート３４の両側の半導体基板１３にソース・ドレイン不純物領域２３，２４を形成する工程と、ダミーゲート３４の両側の半導体基板１３上にエクステンション領域２５，２６を形成する工程と、ダミーゲート３４直下のソース側にソース不純物領域２３のオーバーラップ領域２７を形成する工程と、ダミーゲート３４を除去し、該除去領域に露出したダミーゲート絶縁膜３１を除去する工程と、除去領域に露出した半導体基板１３にリセス形状１５を形成する工程と、リセス形状１５を形成した半導体基板１３上にゲート絶縁膜２１とゲート電極２２とを順次形成する工程とを備えている。 （もっと読む）

【課題】個別にアドレス指定可能なセルを具備した受動マトリクス・アドレス指定可能素子の読み取りの方法を提供する。
【解決手段】セルはデータを各セルの中で２つの分極状態の１つの形式で格納し、セル内の分極状態は直交する電極マトリクスの形でワードおよびビット・ラインを形成する電極を経由してアドレス指定して書き込みおよび読み取りが行われ、セルがワードおよびビット・ラインの間の交差部内またはその部分に具備され、電圧パルス・プロトコルが使用され、それに基づいて全てのワードおよびビット・ライン上の電位が時間を調整される。読み取り中にはワード・ラインが電圧を与えることでアクティブ化され、この電圧は電圧に対応する全ての交差ビット・ライン上の電位に比例し、このアクティブ・ワード・ラインに接続されたセル内に格納されたデータは、そのセルの電荷値を検出装置で検出して決定される。 （もっと読む）

【課題】不揮発性メモリ素子、その動作方法及びその製造方法を提供する。
【解決手段】少なくとも一つの半導体層１０５と、半導体層１０５の内部にリセスされて配された複数の制御ゲート電極１５０と、複数の制御ゲート電極１５０と半導体層１０５との間に介在された複数の電荷保存層１３０と、複数の制御ゲート電極１５０を介して相互反対側に配され、半導体層１０５にそれぞれ容量結合された少なくとも一つの第１補助電極１７０ａ，及び少なくとも一つの第２補助電極１７０ｂと、を備える。 （もっと読む）

【課題】
本発明はＭＦＭＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｓｕｂｓｔｒａｔｅ）構造を有する電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法を提供する。
【解決手段】本発明に係るＭＦＭＳ型電界効果トランジスタ及び強誘電体メモリ装置はソース及びドレイン領域とその間にチャネル領域が形成される基板と、基板のチャネル領域の上側に形成されるバッファ層と、バッファ層上に形成される強誘電体層、及び強誘電体層上に形成されるゲート電極を備えて構成され、バッファ層が導電性材質で構成される。 （もっと読む）