不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
【課題】
本発明は、データ保持時の不揮発性半導体記憶素子の上部絶縁層からの電荷の放出を効果的に抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を効果的に抑制することを目的とする。
【解決手段】
本発明に係る不揮発性半導体記憶素子は、半導体基板1と、半導体基板1の表面内に設けられたソース領域2及びドレイン領域3と、半導体基板上に設けられたトンネル絶縁膜4と、トンネル絶縁膜4上に設けられた導電性電荷蓄積層5と、導電性電荷蓄積層5上に設けられた上部絶縁層6と、上部絶縁層6上に設けられた制御ゲート7とを含む構造である。そして、上部絶縁層6は、透過絶縁層6aと電荷捕獲層6bとブロック層6cの積層構造である。そして、電荷捕獲層6bのトラップ準位密度が透過絶縁層6aとブロック層6cのトラップ準位密度と比べて大きく、透過絶縁層6aのリーク電流が、ブロック層6cのリーク電流と比べて大きい。
本発明は、データ保持時の不揮発性半導体記憶素子の上部絶縁層からの電荷の放出を効果的に抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を効果的に抑制することを目的とする。
【解決手段】
本発明に係る不揮発性半導体記憶素子は、半導体基板1と、半導体基板1の表面内に設けられたソース領域2及びドレイン領域3と、半導体基板上に設けられたトンネル絶縁膜4と、トンネル絶縁膜4上に設けられた導電性電荷蓄積層5と、導電性電荷蓄積層5上に設けられた上部絶縁層6と、上部絶縁層6上に設けられた制御ゲート7とを含む構造である。そして、上部絶縁層6は、透過絶縁層6aと電荷捕獲層6bとブロック層6cの積層構造である。そして、電荷捕獲層6bのトラップ準位密度が透過絶縁層6aとブロック層6cのトラップ準位密度と比べて大きく、透過絶縁層6aのリーク電流が、ブロック層6cのリーク電流と比べて大きい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法に関する。
【背景技術】
【0002】
不揮発性半導体記憶素子は、半導体基板上にトンネル絶縁膜、電荷蓄積層、上部絶縁層、制御ゲートを積層した構造をとる。電荷蓄積層として、導電性電荷蓄積層により形成される場合と非導電性電荷蓄積層により形成される場合がある。以下では、導電性電荷蓄積層を用いる不揮発性半導体記憶素子を浮遊ゲート型、非導電性電荷蓄積を用いる不揮発性半導体記憶素子を浮遊トラップ型として省略して説明する。
【0003】
不揮発性半導体装置の微細化に伴い、上部絶縁層の薄膜化が必要とされている。以下に、上部絶縁層の薄膜化が引き起こす問題を浮遊ゲート型及び浮遊トラップ型それぞれについて説明する。
【0004】
浮遊ゲート型においては、上部絶縁層の薄膜化は、書き込み時の導電性電荷蓄積層からのリーク電流を増大し、電荷の蓄積を困難にする。一方、浮遊トラップ型においては、上部絶縁層の薄膜化により、消去時において、制御ゲートから電荷蓄積層への電子注入を増大させ、消去効率を劣化させてしまう。
【0005】
このように、上部絶縁層の薄膜化は、リーク電流を増大させ、浮遊ゲート型における書き込み動作、浮遊トラップ型の消去動作を劣化させる。このため、従来よりも低リーク電流な上部絶縁層が必要とされている。リーク電流の低減は、上部絶縁層中に電子捕獲をする構造をとることにより達成することが出来る。
【0006】
上部絶縁層中に電子捕獲をする構造をとった場合、リーク電流の低減を達成できる一方で、書き込み、読み込み、消去動作の際にトラップされた電子が、データ保持中に放出され、不揮発性半導体記憶素子の閾値変化を引き起こす問題を生じる。上部絶縁層にトラップされた電子のデータ保持中における放出を抑制する技術として、特許文献1に開示されている技術がある。この発明は、不揮発性半導体記憶素子に対するデータの書き込み後に、デトラップパルスを印加している。デトラップパルスを印加することにより、データの書き込み時に上部絶縁層にトラップされた電荷を引き抜くことができるため、データ保持時の上部部絶縁層から電荷蓄積層への電荷の放出を抑制することができ、不揮発性半導体記憶素子の閾値変化を抑制することができる。デトラップパルスを印加することにより、データ保持時の上部絶縁層から電荷蓄積層への電荷の放出を抑制することができ、不揮発性半導体記憶素子の閾値変化を抑制することができる。
【特許文献1】特開2007−193862公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明の発明者は、この技術においては、デトラップパルス印加時に、上部絶縁層から電荷を電荷蓄積層に引き抜くことができる一方で、制御ゲート側からの電荷が上部絶縁層にトラップされる場合があり、その結果、上部絶縁層にトラップされた電荷を十分引き抜くことができないことに着目した。その結果、データ保持時の上部絶縁層から電荷蓄積層への電荷の放出による不揮発性半導体記憶素子の閾値変化を十分に抑制出来ない可能性があることがわかった。
【0008】
本発明は、データ保持時の不揮発性半導体記憶素子の上部絶縁層からの電荷の放出を効果的に抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を効果的に抑制することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために、本発明に係る不揮発性半導体記憶素子は、半導体基板と、前記半導体基板の表面内に、チャネル領域を挟んで互いに離間して設けられたソース領域及びドレイン領域と、前記チャネル領域上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられたデータを記憶する電荷蓄積層と、前記電荷蓄積層上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に設けられた制御ゲートとを備え、前記第2の絶縁膜は、第1絶縁層と第2絶縁層とを含む積層構造であり、前記第1絶縁層のトラップ準位密度が、前記第2絶縁層のトラップ準位密度と比べて大きいことを特徴とする。
【0010】
また、本発明に係る不揮発性半導体記憶装置は、この不揮発性半導体記憶素子が配列されたメモリセルアレイと、前記導電性電荷蓄積層にデータが書き込まれた後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする。
【0011】
また、本発明に係る不揮発性半導体記憶装置は、この不揮発性半導体記憶素子が配列されたメモリセルアレイと、前記非導電性電荷蓄積層からデータを消去後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする。
【0012】
また、本発明に係る不揮発性半導体記憶素子の動作方法は、この不揮発性半導体記憶素子の動作方法であって、前記制御ゲートと前記半導体基板間に第2の極性の電圧を印加することにより前記第2の極性とは逆の極性の第1の極性の電荷を半導体基板から導電性電荷蓄積層に注入するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、
前記制御ゲートと前記半導体基板間に、第1の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記導電性電荷蓄積層へ放出する工程とを有することを特徴とする。
【0013】
また、本発明に係る不揮発性半導体記憶素子の動作方法は、この不揮発性半導体記憶素子の動作方法であって、前記制御ゲートと前記半導体基板間に第1の極性の電圧を印加することにより第1の極性の電荷を前記非導電性電荷蓄積層から前記半導体基板へ放出するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、前記制御ゲートと前記半導体基板間に、前記第1の極性とは逆の極性の第2の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記制御ゲートへ放出する工程とを有することを特徴とする。
【発明の効果】
【0014】
本発明によれば、データ保持時の不揮発性半導体記憶素子の上部絶縁層からの電荷の放出を効果的に抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を効果的に抑制することができる。
【発明を実施するための最良の形態】
【0015】
以下、図面を参照して、本発明の実施形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面値との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや値は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの値の関係や比率が異なる部分が含まれていることはもちろんである。
【0016】
また、本発明の実施形態において、「第1導電型」と「第2導電型」とは互いに反対導電型である。即ち第1導電型がn型であれば、第2導電型はp型であり、第1導電型がp型であれば、第2導電型はn型である。以下の説明では、第1導電型がp型、第2導電型がn型の場合を説明するが、第1導電型がn型、第2導電型がp型であってもよい。
【0017】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる不揮発性半導体記憶素子を示す断面図である。ここで、不揮発性半導体記憶素子とは、不揮発性半導体記憶装置の構成要素となる個々の部品で、独立した固有の機能をもっているものである。また、不揮発性半導体装置とは、不揮発性半導体記憶素子を複数含む装置でものである。
【0018】
以下、図1を参照して本発明の実施の形態を説明する。
【0019】
この第1の実施形態にかかる不揮発性半導体記憶素子の構造は、第1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型の半導体基板1のソース領域2とドレイン領域3間の領域がチャネル領域となる。ここで、p−型の右肩部の−表示は、p型不純物の濃度が薄いことを表し、n+型の右肩部の+表示は、n型不純物の濃度が濃いことを表している。ここで、ソース領域2及びドレイン領域3は、例えば、リンを注入することにより形成される。
【0020】
p−型半導体基板1表面のチャネル領域上には、トンネル絶縁膜4、導電性電荷蓄積層5、上部絶縁層6、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、導電性電荷蓄積層5、制御ゲート7の膜厚は、それぞれ、例えば、5〜10nm、5〜100nm、5〜100nmで形成される。また、上部絶縁層6は透過絶縁層6a、電荷捕獲層6b、ブロック層6cの3層構造からなり、導電性電荷蓄積層5上に透過絶縁層6a、電荷捕獲層6b、ブロック層6cが順に積層された構造をとる。ここで透過絶縁層6a、電荷捕獲層6b、ブロック層6cの膜厚は、それぞれ、例えば、0.5〜4nm、1〜5nm、4〜20nm形成される。
【0021】
ここで、特許請求の範囲において、トンネル絶縁膜4は、第1の絶縁膜に対応する。また、特許請求の範囲において、上部絶縁層6は、第2の絶縁膜に対応する。また、特許請求の範囲において、電荷捕獲層6bは、第1絶縁層に対応する。また、特許請求の範囲において、ブロック層6cは、第2絶縁層に対応する。また、特許請求の範囲において、透過絶縁層6cは、第3絶縁層に対応する。
以下では、上部絶縁層6、即ち、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの材料について説明する。上部絶縁層6に関して、電荷捕獲層6bの電子トラップ準位密度は、ブロック層6c及び透過絶縁層6aのトラップ準位密度と比べて大きい材料を用いる。
【0022】
ブロック層6cは、トラップ準位密度の小さい膜の形成が可能な材料を用いることが好ましい。例えば、SiO2膜, Al2O3膜、LaAlSiO膜、又は、SiO2膜, Al2O3膜、LaAlSiO膜の酸素原子の一部若しくはすべてを窒素原子で置換した膜を含んで形成される。又、これらの膜を積層した膜を含んで形成されても良い。特に、SiO2膜,SiON膜,SiN膜, Al2O3膜,LaAlSiO膜を用いることが好ましい。
【0023】
電荷捕獲層6bは、例えば、ブロック層6cと同一構成元素の材料から成る層であり、かつ、電荷捕獲層6bの構成元素の組成比が、ブロック層6cの構成元素の組成比と比べて化学量論比との差異が大きい組成比である層を用いる。このような材料を用いることにより、電荷捕獲層6bの電子トラップ準位密度をブロック層6cの電子トラップ準位密度と比べて大きくすることができる。
【0024】
また、電荷捕獲層6bのその他の例として、ブロック層6cと同一の材料又はブロック層6cと同一の構成元素であって、組成比を変化させた材料に、特定の元素を添加した膜を用いても良い。このような材料を用いることにより、電荷捕獲層6bの電子トラップ準位密度をブロック層6cの電子トラップ準位密度と比べて大きくすることができる。添加する元素としては、例えば、B、C、N、F、Al、Si、P、S、Cl、Ga、As、Ti、Y、Zr、La、Pr、Nd、Sm、Gd、Dy、Hf、Taのうち1つ以上の元素を用いる。特に、ブロック層6cにHf、又はZrを添加した膜を用いることが好ましい。即ち、ブロック層6cが、SiO2である場合、電荷捕獲層6bとして、HfSiO、ZrSiOが用いられることが好ましい。また、ブロック層6cが、Al2O3である場合、電荷捕獲層6bとして、HfAlO、ZrAlOが用いられることが好ましい。
【0025】
また、電荷捕獲層6bのその他の例として、Ti、Y、Zr、La、、Pr、Nd、Sm、Gd、Dy、Hf、Taの酸化物、窒化物、又は酸窒化物を含んだ膜を用いる。このような材料を用いることにより、電荷捕獲層6bの電子トラップ準位密度をブロック層6cの電子トラップ準位密度と比べて大きくすることができる。特に、電荷捕獲層6bとして、Ti、Y、Zr、Hfのいずれかの酸化物、窒化物、又は酸窒化物を含んだ膜を用いることが好ましい。
【0026】
また、電荷捕獲層6bのその他の例として、SiNも用いられる。
【0027】
尚、電荷捕獲層6bのトラップ準位密度の大きさが不十分であっても、電荷捕獲層6bとブロック層6cとの界面に電子トラップを形成するような電荷捕獲層6bとブロック層66cの材料を用いることができる。電荷捕獲層6bが、電子をトラップする代わりに、界面に生じた電子トラップが電子をトラップするためである。例えば、ブロック層6cの構成元素と電荷捕獲層6bの構成元素とがすべて異なる元素である材料を用いることで、電荷捕獲層6bとブロック層6cとの界面に電子トラップを形成することができる。例えば電荷捕獲層6bとしてSiNを用いて、ブロック層6cとしてAl2O3を用いることができる。
【0028】
透過絶縁層6aは、電子トラップ準位密度の小さい膜の形成が可能な材料を用いることが好ましい。例えば、SiO2膜, Al2O3膜、LaAlSiO膜、又は、SiO2膜, Al2O3膜、LaAlSiO膜の酸素原子の一部若しくはすべてを窒素原子で置換した膜を含んで形成される。又、これらの膜を積層した膜を含んで形成されても良い。特に、透過絶縁層6aとしては、SiO2膜を用いることが好ましい。また、透過絶縁層として、ブロック層6cと同一の材料からなる膜を用いることも好ましい。
【0029】
以上、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料について説明したが、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料の組み合わせについて、以下説明する。透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料の組み合わせとして、透過絶縁層6a /電荷捕獲層6b/ブロック層6cの順で以下に示す。例えば、SiO2/SiN/ Al2O3、SiO2/HfAlO/ Al2O3、SiO2/ Zr AlO/ Al2O3、SiO2/ TiAlO/ Al2O3、SiO2/HfSiO/ Al2O3、SiO2/ ZrSiO/ Al2O3、である。また、上記組み合わせについて、SiO2をSiONに置き換えたもの、Al2O3をSiO2に置き換えたもの、SiO2をAl2O3に置き換えた組み合わせも、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料の組み合わせである。
【0030】
また、透過絶縁層6aは、ブロック層6cに対してリーク電流が大きいことが好ましい。透過絶縁層6aのリーク電流が、ブロック層6cのリーク電流に比べて大きくするために、透過絶縁層6aは、ブロック層6cと比べて、膜厚を薄くする。特に、透過絶縁層6aは、ブロック層6cに対してリーク電流を大きくするために、透過絶縁層6aの膜厚が、ブロック層6cの膜厚と比べて、薄いことが好ましい。透過絶縁層6aがブロック層6cに比べてリーク電流が大きいことによる効果について以下、説明する。透過絶縁層6aがブロック層6cに対してリーク電流が大きい場合の例として、透過絶縁層6aがブロック層6cとして同一材料を用いた場合であって、かつ透過絶縁層6aは、ブロック層6cと比べて、膜厚が薄い場合について説明する。書き込み時には、透過絶縁層6aが、ブロック層6cと比べてリーク電流が大きいため、電荷捕獲層6bへの電子注入量が放出量を上回り、電子を効果的にトラップすることができる。一方で、書き込み時と異なる極性の電圧を印加するデトラップパルス印加時には、電荷捕獲層6bにトラップされた電子が、電荷蓄積層5に効果的に放出される。即ち、透過絶縁層6aが、ブロック層6cと比べてリーク電流が大きいため、電荷捕獲層6bから電荷蓄積層5に効果的に電子が放出される一方で、制御ゲート7から電荷捕獲層6bへの電子の注入はブロック層6cによってブロックされる。以上のように、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの3層構造にし、透過絶縁層6aのリーク電流をブロック層6cのリーク電流と比べて大きくすることにより、上部絶縁層6から電荷蓄積層5に対して効果的にデトラップを行うことができる。
【0031】
また、NAND型のセル配列を有する場合、上部絶縁層6に関して、以下の関係式を満たすことが好ましい。読み出し時に、電荷捕獲層6bに電荷がトラップされることを抑制し、待機時に電荷捕獲層6bから電荷がデトラップされることを抑制するためである。
【0032】
0<(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass (式1)
ここで、EOT1,EOT2,EOT3はそれぞれ透過絶縁層6a、電荷捕獲層6b、ブロック層6cの酸化膜換算膜厚である。そして、εSiをSiの誘電率、各膜の膜厚、誘電率をそれぞれTn、εnとすると、酸化膜換算膜厚EOTnは、以下の関係式で与えられる。
【0033】
EOTn=Tn×εSi/εn (式2)
また、2層以上の積層膜の場合は、酸化膜換算膜厚EOTnは、以下の関係式で与えられる。
【0034】
EOTn=ΣiTni×εSi/εni (式3)
また、φ、ψ、Vpassはそれぞれ導電性電荷蓄積層5の仕事関数あるいは電子親和力、真空準位を基準とした電荷捕獲層6aのトラップ準位、NAND型フラッシュメモリの読み出し時に、読み出しセルと同一ビットライン上の非選択セルに与えられた最も大きな電圧である。
【0035】
次に、読み出し時に、電荷捕獲層6bに電荷がトラップされることを抑制し、待機時の電荷のデトラップを抑制するために、上部絶縁層6に関して、上記(式1)の関係式を満たすことが好ましい理由について説明する。
【0036】
読み出し時に電荷捕獲層6bに電子が捕獲されることを抑制するためには、読み出し時における導電性電荷蓄積層5のフェルミ準位が電荷捕獲層6bのトラップ準位より低エネルギー側に位置することが好ましい。従って、読み出し時に電荷捕獲層6bに電子が捕獲されることを抑制するためには、導電性電荷蓄積層5の仕事関数あるいは電子親和力をφ、電荷捕獲層6bの真空準位を基準としたトラップ準位をψ、読み出し時の電圧印加と電荷蓄積層に捕獲された電荷による電荷捕獲層6bのトラップ準位のエネルギー変化をVrとするとき、以下の関係式を満たすことが好ましい。
【0037】
φ-(ψ+Vr)>0 (式4)
ここで、読み出し時の電圧印加による電荷捕獲層6bのトラップ準位のエネルギー変化Vrは、上部絶縁層6に印加される電圧をVIPDとするとき、電荷捕獲層6b/ブロック層6c界面において以下の(式5)で与えられる最大値をとる。
【0038】
Vr=(EOT1+EOT2)/(EOT1+EOT2+EOT3)×VIPD (式5)
(式4)に(式5)を代入し、
φ-(ψ+(EOT1+EOT2)/(EOT1+EOT2+EOT3)×VIPD)>0 (式6)
が得られる。
【0039】
上部絶縁層6の構成はVIPDが最大値をとる場合においても(式6)を満たすことが望ましい。
【0040】
NAND型のセル配列を行った場合、VIPDの最大値は以下にして導出することができる。NAND型フラッシュメモリの読み出し時には、読み出しセルと同一ビットライン上の全てのセルをON状態にする必要がある。このため、読み出しセルと同一ビットライン上の非選択セルに最も大きな電圧Vpassが印加される。Vpassはトンネル絶縁膜4と上部絶縁層6に分配されることから、VIPDの最大値はVpassを上回ることはない。よって、VIPDの最大値をVpassとする。
【0041】
(式6)において、VIPD=Vpassとすると
φ-(ψ+(EOT1+EOT2)/(EOT1+EOT2+EOT3)×Vpass)>0 (式7)
が得られる。なお、Vpassは0Vを上回り、かつ10V以下の範囲とする。
【0042】
(式7)を変形し、
(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass (式8)
またEOTn(n=1〜3)>0であることから、
0<(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass (式9)
となる。
【0043】
以上より、読み出し時に、電荷捕獲層6bに電荷がトラップされることを抑制し、待機時の電荷のデトラップを抑制するためには、(式1)の関係を満たすことが好ましいことがわかる。
【0044】
ここで、電荷捕獲層6bに用いられる複数の材料について、電子トラップ準位のエネルギーψ、誘電率を表1に示す。
【表1】
【0045】
なお、表1中の「トラップ深さ」は絶縁膜の伝導帯下端のエネルギーを基準とした電子トラップのエネルギー準位、「トラップ準位」は真空準位を基準とした電子トラップのエネルギー準位を表す。
【0046】
また、制御ゲート7、又は導電性電荷蓄積層5には、不純物活性化の熱工程においても安定な材料を用いることが望ましい。ポリシリコン以外で上記条件を満たす材料として、Ti,Ta,Wの窒化物あるいは炭化物、さらにこれらにAl,Siを添加したものが望ましい。制御ゲート7、又は導電性電荷蓄積層5の代表的な材料とその仕事関数を表2に示す。
【表2】
【0047】
なお、「仕事関数」とは真空準位を基準とした金属のフェルミエネルギーを示すものである。また、これらの材料の仕事関数は、組成、成膜条件、成膜後の熱工程、結晶の面方位等により所望の値に変調させることが可能である。また、不純物が高濃度にドープされたポリシリコンなどの半導体を制御ゲート、又は電荷蓄積層に用いる場合、電子親和力が上記仕事関数に相当し、例えばシリコン結晶の場合、4.05eVであることが知られている。従って、電荷蓄積層5がポリシリコンからなる場合、「電子親和力」が上記「仕事関数」に相当し、式1の関係式を用いることができる。
【0048】
次に、図2(a)〜(c)を参照して、本実施形態の不揮発性半導体記憶素子の製造プロセスを説明する。図2(a)〜(c)は、本実施形態の不揮発性半導体記憶素子の製造プロセスを示す工程断面図である。
【0049】
まず、図2(a)に示されるように、p−型半導体基板1、例えば、p−型Si基板の上面全面に絶縁膜を形成する。絶縁膜としては、例えば、熱酸化によりシリコン酸化膜を形成する。次に、このシリコン酸化膜に対して、エッチングを行うことにより、p−型半導体基板1両端部に形成されるソース領域2、ドレイン領域3形成予定領域のp−型半導体基板1を露出させるような第1の絶縁膜パターンを形成する。次に、第1の絶縁膜パターンをマスクにして、p−型半導体基板1表面内に、例えば、リンをイオン注入することにより、n+型のソース領域2、ドレイン領域3を形成する。次に、エッチングを行うことにより、第1の絶縁膜パターンを除去する。その結果、p−型半導体基板1表面内にn+型のソース領域2及びドレイン領域3が形成される。
【0050】
次に、図2(b)に示されるように、p−型半導体基板1の上面全面にトンネル絶縁膜4となる絶縁膜を形成する。この絶縁膜としては、例えば、熱酸化によりシリコン酸化膜を形成する。このシリコン酸化膜は、例えば、5〜10nmの膜厚で形成される。次に、このシリコン酸化膜上に、例えば、ポリシリコンをCVD法により堆積し、導電型電荷蓄積層5となるポリシリコン膜を形成する。前記ポリシリコン膜は、例えば、5〜100nmに形成する。次に、前記ポリシリコン膜上に、例えば、CVD法により、SiO2を堆積し、透過絶縁層6aとなるSiO2膜を形成する。次に前記透過絶縁層6a上に、例えばCVD法により、SiNを堆積し、電荷捕獲層6bとなるSiN膜を形成する。次に、前記電荷捕獲層6b上に、例えば、CVD法により、例えば、SiO2を堆積し、ブロック層6cとなるSiO2膜を形成する。
【0051】
これらの膜は成膜条件によってトラップ準位を増減させることができる。例えば、CVD法においては、成膜温度を下げることによって、トラップ準位密度を増大させることができる。電荷捕獲層6b作成時にCVD法で成膜された絶縁膜では成膜原料に含まれるC、Cl等の不純物が膜中に残留することによりトラップ準位を形成するためである。従って、電荷捕獲層6bの成膜時には、成膜温度を下げることによって、トラップ準位密度を増大させることが好ましい。また、透過絶縁層6aと透過絶縁層6aと比べてトラップ準位密度の大きい電荷捕獲層6bを作成する際に、透過絶縁層6aと電荷捕獲層6bとを同一材料を用いてCVD法で作成し、成膜条件として、電荷捕獲層6bの成膜時の温度を透過絶縁層6aの成膜時の温度と比べて低い温度とすることにより作成することができる。この条件により作成することにより、電荷捕獲層6bのトラップ準位密度を透過絶縁層6aのトラップ準位密度と比べて大きくすることができるためである。また、電荷捕獲層6bとブロック層6cの関係についても同様に、ブロック層6cと電荷捕獲層6bとを同一材料を用いてCVD法で作成し、成膜条件として、電荷捕獲層6bの成膜時の温度をブロック層6cの成膜時の温度と比べて低い温度とすることにより作成することができる。
【0052】
次に、このブロック層6c上に、例えば、CVD法によりポリシリコンを堆積し、制御ゲート7となるポリシリコン膜を形成する。このポリシリコン膜の膜厚は、例えば、5〜100nmで形成される。
【0053】
次に、図2(c)に示されるように、シリコン酸化膜、ポリシリコン膜、SiO2膜、SiN膜、SiO2膜、ポリシリコン膜により形成された積層構造について、リソグラフィを行うことにより、ソース領域2及びドレイン領域3を部分的に露出させる。その結果、シリコン酸化膜により形成されるトンネル絶縁膜4、ポリシリコン膜により形成される導電性型蓄積層5、SiO2膜により形成される透過絶縁層6a、SiN膜により形成される電荷捕獲層6b、SiO2膜により形成されるブロック層6c、ポリシリコンにより形成された制御ゲート7の順に積層された積層構造が形成される。以上の製造プロセスによって、図1に示された第1の実施形態に係る不揮発性半導体記憶素子を形成する。
【0054】
次に、第1の実施形態にかかる不揮発性半導体記憶素子における書き込み方法について説明する。書き込み時において、まず、制御ゲート7に正の電圧を印加し、半導体基板1からトンネル絶縁膜4を介して導電性電荷蓄積層5に電子を注入する。この時、制御ゲート7に印加する電圧は、上部絶縁層6における酸化膜換算電界が0MV/cmを上回りかつ30MV/cm以下とし、時間は、1n秒から10m秒の範囲とする。より好ましくは酸化膜換算電界が10MV/cm〜25MV/cmの範囲にあり、時間は1n秒から0.1m秒の範囲とする。この時、導電性電荷蓄積層5から上部絶縁層6に電子が注入、捕獲される。上部絶縁層6が電子を捕獲することで、導電性電荷蓄積層5から制御ゲート7への電子リークを抑制することができる。書き込み時に上部絶縁層6に電子を捕獲することから、上記動作を書き込みトラップパルスとする。次に、上記電圧と極性の異なる第1のデトラップパルスを印加する。この時、第1のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方が書き込み時における動作電圧よりも小さいことを特徴とする。又、第1のデトラップパルスは、酸化膜換算電界が0MV/cmを上回りかつ10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。第1のデトラップパルスを印加することにより、書き込み時に上部絶縁層6に捕獲された電子を導電性電荷蓄積層5側に放出することができる。ここで、上記に説明したとおり、本実施形態においては、上部絶縁層6を透過絶縁層6a、電荷捕獲層6b、ブロック層6cの積層構造とし、透過絶縁層6aとブロック層6cのトラップ準位密度を電荷捕獲層6bのトラップ準位密度と比べて小さくすること及び透過絶縁層6aをブロック層6cに対して高リークとすることで、上記第1のデトラップパルスによる電荷蓄積層5への電荷の放出を効率的に行うことができる。
【0055】
この第1のデトラップパルス印加時には、電荷捕獲層6bに、過剰に正孔が捕獲されることがある。電荷捕獲層6bに過剰に正孔が捕獲された場合には、過剰に捕獲された正孔が待機時に放出されると、閾値変化を引き起こし、信頼性を低下させる。このため、必要に応じて、第1のデトラップパルスを印加後、書き込みトラップパルスと同じ極性の第2のデトラップパルスを印加する。第2のデトラップパルスを印加することにより、上部絶縁層6に電子を注入し、過剰な正孔を相殺することができる。この時、上部絶縁層6に注入される電子量は書き込みトラップパルスに比べて小さい必要がある。よって、第2のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方は書き込みトラップパルスよりも小さい必要がある。又、第2のデトラップパルスは、上部絶縁層6に印加される酸化膜換算電界が0MV/cmを上回りかつ10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。
【0056】
本実施形態に係る不揮発性半導体記憶素子によれば、データ保持時の上部絶縁層6からの電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。特に、本実施形態においては、上部絶縁層6を透過絶縁層6a、電荷捕獲層6b、ブロック層6cの積層構造とし、透過絶縁層6aをブロック層6cに対して高リークとすること及び、透過絶縁層6aとブロック層6cのトラップ準位密度を電荷捕獲層6bのトラップ準位密度と比べて小さくすることにより、上記第1のデトラップパルスによる電荷蓄積層5への電荷の放出を効率的に行うことができる。
【0057】
また、本実施形態によれば、書き込み時に電荷捕獲層6bに電子がトラップされることにより、書き込み時における導電性電荷蓄積層5から制御ゲート7へのリーク電流が抑制され、書き込み時の閾値電圧の変化を増大させることができる。特に、本実施形態にかかる上部絶縁層6は、透過絶縁層6aが、ブロック層6cに比べて、膜厚が薄いため、透過絶縁層6aは、ブロック層6cに比べてリーク電流が大きい。従って、書き込み時には、透過絶縁層6aが、ブロック層6cと比べて電流を良く通すため、トラップ準位密度が高い電荷捕獲層6bに多くの電子がトラップされる。
【0058】
また、本実施形態によれば、書き込み時に電荷捕獲層6bにトラップした電子をデトラップパルスの印加により導電性電荷蓄積層5側にデトラップすることで、導電性電荷蓄積層5の蓄積電荷量を増大させることができ、書き込みトラップパルスの印加電圧に対して大きな閾値変化を得ることができ、動作電圧を低減させることができる。
【0059】
また、本実施形態では、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層6bに注入された正孔を相殺することができる。この動作により、データ保持時の、電荷捕獲層6bからの正孔放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0060】
(第2の実施形態)
図3は、本発明の第2の実施形態に係わる不揮発性半導体記憶素子を示す断面図である。
【0061】
本実施形態に係る不揮発性半導体記憶素子は、上部絶縁層26を電荷捕獲層26bとブロック層26cの2層構造とした点で、上部絶縁層6が透過絶縁層6aと電荷捕獲層6bとブロック層6cとの3層構造とした第1の実施形態に係る不揮発性半導体記憶素子と異なり、それ例外の構成は第1の実施形態に係る不揮発性半導体記憶素子と同じである。
【0062】
すなわち、本実施形態に係る不揮発性半導体記憶素子の構造は、第1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型半導体基板1表面のチャネル領域上には、トンネル絶縁膜4、導電性電荷蓄積層5、上部絶縁層26、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、導電性電荷蓄積層5、制御ゲート7の膜厚は、それぞれ、例えば、5〜10nm、5〜100nm、5〜100nmで形成される。また、上部絶縁層26は、電荷捕獲層26b、ブロック層26cの2層構造からなり、導電性電荷蓄積層5上に、電荷捕獲層26b、ブロック層26cが順に積層された構造をとる。ここで電荷捕獲層26b、ブロック層26cの膜厚は、それぞれ、例えば、1〜5nm、4〜20nm形成される。
【0063】
以下では、上部絶縁層26、即ち、電荷捕獲層26b、ブロック層26cの材料について説明する。
【0064】
電荷捕獲層26bの材料は、電子トラップ準位密度が、ブロック層26cの材料の電子トラップ準位密度と比べて大きい材料を用いる。
【0065】
尚、ブロック層26c及び電荷捕獲層26bの材料は、第1の実施形態に示した材料と同一の材料を用いることができる。電荷捕獲層26bは、ブロック層26cと比較して電子トラップ準位密度が大きい材料を用いる。
【0066】
次に、電荷捕獲層26b、ブロック層26cの好ましい材料の組み合わせについて説明する。電荷捕獲層26b、ブロック層26cの好ましい材料の組み合わせとして、電荷捕獲層26b/ブロック層26cのように以下に示す。例えば、SiN/ Al2O3、HfAlO/ Al2O3、Zr AlO/ Al2O3、TiAlO/ Al2O3、HfSiO/ Al2O3、ZrSiO/ Al2O3、である。また、上記組み合わせについて、SiO2をSiONに変更したもの、Al2O3をSiO2に変更したもの、SiO2をAl2O3に変更したものも用いることができる。
【0067】
また、NAND型のセル配列を有する場合、上部絶縁層26に関して、読み出し時に、電荷捕獲層26bに電荷がトラップされることを抑制し、待機時の電荷のデトラップを抑制するために以下の関係式を満たすことが好ましい。下記関係式は、第1の実施形態の(式1)において、EOT1=0を代入することにより導くことができる。
【0068】
0<(EOT2)/(EOT2+EOT3)<(φ-ψ)/Vpass (式10)
また、制御ゲート7、導電性電荷蓄積層5の材料としては、第1の実施形態と同様の材料を用いる。
【0069】
なお、本実施形態の不揮発性半導体記憶素子の製造プロセスは、導電性電荷蓄積層5であるポリシリコン膜上に電荷捕獲層26bを形成し、透過絶縁層6aを形成しない点で第1の実施形態の製造プロセスと異なる以外は同じである。
【0070】
次に、第2の実施形態にかかる不揮発性半導体記憶素子における書き込み方法及び上部絶縁層26から電子をデトラップする方法について説明する。書き込み方法及びデトラップする方法は、第1の実施形態と同様である。
【0071】
本実施形態に係る不揮発性半導体記憶素子によれば、データ保持時の上部絶縁層26による電荷の放出を抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。特に、本実施形態においては、上部絶縁層26を、2層構造として、導電性電荷蓄積層5側に電荷捕獲層26b、制御ゲート7側に電荷捕獲層26bと比べてトラップ準位密度が小さいブロック層26cを有する構造をとっており、その結果、書き込み後の第1のデトラップパルスによる上部絶縁層26からの電子のデトラップを効果的に行うことができる。
【0072】
また、本実施形態によれば、第1の実施形態と同様に、書き込み時に電荷捕獲層26に電子がトラップされることにより、書き込み時における導電性電荷蓄積層5から制御ゲート7へのリーク電流が抑制され、書き込み時の閾値電圧の変化を増大させることができる。
【0073】
また、本実施形態によれば、第1の実施形態と同様に、書き込み時に電荷捕獲層26bにトラップした電子をデトラップパルスの印加により導電性電荷蓄積層5側にデトラップすることで、導電性電荷蓄積層5の蓄積電荷量を増大させることができ、書き込みトラップパルスの印加電圧に対して大きな閾値変化を得ることができ、動作電圧を低減させることができる。
【0074】
また、本実施形態によれば、第1の実施形態と同様に、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層26bに注入された正孔を相殺することができる。この動作により、データ保持時の、電荷捕獲層26bからの正孔放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0075】
次に、本実施形態において、上部絶縁層26を2層構造として、導電性電荷蓄積層5側に電荷捕獲層26b、制御ゲート7側に電荷捕獲層26bと比べてトラップ準位密度が小さいブロック層26cを有する構造をとることにより、第1のデトラップパルスによる電子のデトラップを効果的に行うことができる理由について、以下説明する。
【0076】
図4は、電極A、絶縁膜、電極Bを積層したMIMキャパシタに関するバンドダイアグラムの模式図である。このMIMキャパシタの絶縁膜は、電極A側の絶縁膜A、電極B側の絶縁膜Bの2層で構成され、絶縁膜Aが絶縁膜Bと比べてトラップ準位密度が大きいものとする。本実施形態の不揮発性半導体記憶素子と図4のMIMキャパシタにおいては、電極Aが導電性電荷蓄積層5、絶縁膜Aが電荷捕獲層26b、絶縁膜Bがブロック層26c、電極Bが制御ゲート7にそれぞれ対応する。図4(a)に、電極A、電極B両方の電極に電圧を印加していない状態を示す。図4において、電極A、電極Bの仕事関数を同一としているが、電極の種類及び仕事関数は同一である必要はない。また、バンドギャップ、膜厚も模式的なものであり、図4の関係を満たす必要はない。また、膜中の電子トラップは絶縁膜のポテンシャルを変調するが、図4では省略している。
【0077】
MIMキャパシタに関して、電極Bに正の電圧を印加すると、図4(b)に示されるように、電極Aから絶縁膜Aに電子がトラップされる。絶縁膜Aは、電子のトラップ準位密度が大きいためである。このとき、絶縁膜Bにトラップされる電子量は絶縁膜Aにトラップされる電子量と比べて無視できるほど少ない。次に、電極Bに負の電圧を印加すると、図4(c)に示されるように、絶縁膜Aにトラップされた電子は、電極Aの方にデトラップされる。また、絶縁膜Bがあるため、電極Bから絶縁膜Aへの電子注入は抑制される。ここで、絶縁膜Bは、電子のトラップ準位密度が小さいため、絶縁膜Bの電子のトラップは少ない。その結果、電極Bに正のバイアスをかけた際に絶縁膜Aにトラップされた電子が効率よくデトラップされる。このように、トラップ準位密度の異なる絶縁膜を積層することにより、デトラップパルスにより、絶縁膜Aにトラップされた電子のデトラップを効果的に行うことができることがわかる。
【0078】
以上の説明から、本実施形態のように上部絶縁層26を2層構造とし、導電性電荷蓄積層5側に電荷捕獲層26b、制御ゲート7側に電荷捕獲層26cと比べて電子トラップ準位密度の小さいブロック層26cを有する構造をとることにより、書き込み時に上部絶縁層26にトラップされた電子についての第1のデトラップパルスによるデトラップを効果的に行うことができることがわかる。
【0079】
(第3の実施形態)
図5は、本発明の第3の実施形態に係る不揮発性半導体記憶素子を示す断面図である。
【0080】
以下、図面を参照して本発明の実施の形態を説明する。
【0081】
この第3の実施形態にかかる不揮発性半導体記憶素子の構造は、第1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型の半導体基板1のソース領域2とドレイン領域3間の領域がチャネル領域となる。
【0082】
p−型半導体基板1上には、トンネル絶縁膜4、非導電性電荷蓄積層35、上部絶縁層36、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、非導電性電荷蓄積層35、制御ゲート7の膜厚は、それぞれ、例えば、2〜10nm、2〜20nm、5〜100nmで形成される。また、上部絶縁層36はブロック層36c、電荷捕獲層36b、透過絶縁層36aの3層構造からなり、非導電性電荷蓄積層35上にブロック層36c、電荷捕獲層36b、透過絶縁層36aが順に積層された構造をとる。ここで、例えば、ブロック層36c、電荷捕獲層36b、透過絶縁層36aの膜厚は、それぞれ、例えば、4〜20nm、1〜5nm、0.5〜4nmで形成される。
【0083】
以下では、上部絶縁層36、即ち、ブロック層36c、電荷捕獲層36b、透過絶縁層36aの材料について説明する。
【0084】
ブロック層36c、電荷捕獲層36b及び透過絶縁層36aの材料は、第1の実施形態に示した材料と同一の材料を用いることができる。
【0085】
次に、ブロック層36c、電荷捕獲層36b、透過絶縁層36aの好ましい材料の組み合わせについて説明する。
【0086】
ブロック層36c、電荷捕獲層36b、透過絶縁層36aの好ましい材料の組み合わせについて説明する。ブロック層36c、電荷捕獲層36b、透過絶縁層36aの好ましい材料の組み合わせとして、ブロック層36c /電荷捕獲層36b /透過絶縁層36aのように以下に示す。例えば、Al2O3/SiN/ SiO2、Al2O3/HfAlO/ SiO2、Al2O3/ Zr AlO/ SiO2、Al2O3/ TiAlO/ SiO2、Al2O3/ HfSiO/ SiO2、Al2O3/ ZrSiO/ SiO2、である。また、上記組み合わせについて、SiO2をSiONに変更したもの、Al2O3をSiO2に変更したもの、SiO2をAl2O3に変更したものも用いることができる。
【0087】
また、透過絶縁層36aは、ブロック層36cに対してリーク電流が大きいことが好ましい。透過絶縁層36aのリーク電流が、ブロック層36cのリーク電流に比べて大きくするために、透過絶縁層36aは、ブロック層36cと比べて、膜厚を小さくする、誘電率の小さい材料を用いる、又は膜厚が小さくかつ誘電率の小さい材料を用いる。特に、透過絶縁層36aは、ブロック層36cの膜厚に対してリーク電流を大きくするために、透過絶縁層36aの膜厚が、ブロック層36cの膜厚と比べて、小さいことが好ましい。
【0088】
また、上部絶縁層36に関して、以下の関係式を満たすことが好ましい。待機中に、電荷捕獲層36bに電荷がトラップされることを抑制し、消去動作時には電子を効果的に捕獲するためである。
【0089】
0<φ-ψ≦ (EOT1+EOT2)/(EOTtotal)×Verase (式11)
ここで、EOT1,EOT2,はそれぞれ透過絶縁層36a、電荷捕獲層36bの酸化膜換算膜厚である。また、EOTtotalは、トンネル絶縁膜4、非導電性電荷蓄積層35、上部絶縁層36の酸化膜換算膜厚の総和である。また、Veraseは、消去動作時の半導体基板1と制御ゲート7の電位差である。また、φ、ψは、それぞれ、制御ゲート7の仕事関数、真空準位を基準とした電荷捕獲層36bのトラップ準位を示す。
【0090】
次に、待機中に、電荷捕獲層36bに電荷がトラップされることを抑制し、消去動作時には電子を捕獲するために、上部絶縁層36に関して、上記(式11)の関係式を満たすことが好ましい理由について説明する。
【0091】
待機中に、電荷捕獲層36bに電荷がトラップされることを抑制するためには、待機中に、制御ゲート7のフェルミ準位が電荷捕獲層36bのトラップ準位より低エネルギー側に位置することが好ましい。従って、待機中に、電荷捕獲層36bに電荷がトラップされることを抑制するためには、制御ゲート7の仕事関数をφ、真空準位を基準とした電荷捕獲層36bのトラップ準位をψとするとき、以下の関係式を満たすことが好ましい。
【0092】
0<φ-ψ (式12)
一方、消去動作時においては電子を電荷捕獲層36のトラップ準位に捕獲する必要があるために、消去動作時においては、制御ゲート7の仕事関数が、電荷捕獲層36bのトラップ準位を上回ることが好ましい。したがって、消去バイアスにおける電荷捕獲層36bのトラップ準位の電圧降下の最大値をVfとするとき、以下の関係式を満たすことが好ましい。
【0093】
φ-(ψ+Vf)≦0 (式13)
ここで、消去バイアスによる電荷捕獲層36bのトラップ準位の電圧降下の最大値Vfは、消去動作時のチャネル領域と制御ゲート7の電位差をVeraseとするとき、以下の関係式で与えられる。
【0094】
Vf=(EOT1+EOT2)/ (EOTtotal)×Verase (式14)
(式12)、(式13)、(式14)より、
0<φ-ψ≦(EOT1+EOT2)/(EOTtotal)×Verase (式15)
となる。
【0095】
以上より、待機中に、電荷捕獲層36bに電荷がトラップされることを抑制するために、上部絶縁層36に関して、上記(式11)の関係式を満たすことが好ましいことがわかる。
【0096】
また、制御ゲート7がポリシリコンからなる場合、「電子親和力」が上記「仕事関数」に相当し、同様の関係式を用いることができる。
【0097】
次に、図6を参照して、本実施形態の不揮発性半導体記憶素子の製造プロセスを説明する。図6は、本実施形態の不揮発性半導体記憶素子の製造プロセスを示す工程断面図である。
【0098】
まず、図6(a)に示されるように、第1の実施形態と同様にして、p−型半導体基板1表面内にn+型のソース領域2及びドレイン領域3を形成する。次に、p−型半導体基板1の上面全面にトンネル絶縁膜4となる絶縁膜を形成する。この絶縁膜としては、例えば、熱酸化によりシリコン酸化膜を形成する。このシリコン酸化膜は、例えば、2〜10nmの膜厚で形成される。次に、このシリコン酸化膜上に、例えば、窒化シリコンをCVD法により堆積し、非導電型電荷蓄積層35となる窒化シリコン膜を形成する。前記窒化シリコン膜は、例えば、2〜20nmに形成する。次に、前記窒化シリコン膜上に、例えば、CVD法によりSiO2を堆積し、ブロック層36cとなるSiO2膜を形成する。次に、前記ブロック層36c上に、例えば、CVD法によりSiNを堆積し、電荷捕獲層36bとなるSiN膜を形成する。次に、上記電荷捕獲層36b上に、例えば、CVD法によりSiO2を堆積し、透過絶縁層36aとなるSiO2膜を形成する。これらの膜は、第1の実施形態と同様に成膜条件によってトラップ準位を増減させることができる。第1の実施形態と同様に、電荷捕獲層36bの成膜時には、成膜温度を下げることによって、トラップ準位密度を増大させることも可能である。次に、例えばCVD法によりポリシリコンを堆積し、ポリシリコン膜を形成する。このポリシリコン膜の膜厚は、例えば、5〜100nmで形成される。
【0099】
次に、図6(b)に示されるように、シリコン酸化膜、シリコン窒化膜、SiO2膜、SiN膜、ポリシリコン膜により形成された積層構造について、リソグラフィを行うことにより、ソース領域2及びドレイン領域3を部分的に露出させる。その結果、シリコン酸化膜により形成されるトンネル絶縁膜4、シリコン窒化膜により形成される非導電性電荷蓄積層35、SiO2膜により形成されるブロック層36c、SiN膜により形成される電荷捕獲層36b、SiO2により形成される上部絶縁層36、ポリシリコンにより形成される制御ゲート7の順に積層された積層構造が形成される。以上の製造プロセスによって、図5に示された第3の実施形態の不揮発性半導体記憶素子を形成する。
【0100】
次に、第3の実施形態にかかる不揮発性半導体記憶素子の消去動作方法を説明する。消去時には、制御ゲート7が半導体基板1に対して負電圧となるよう電圧を印加し、前記半導体基板1から非導電型電荷蓄積層35へ正孔を注入する。この消去時の制御ゲート7と半導体基板1の間に印加する電圧の絶対値は、酸化膜換算電界として0MVを上回り、25MV/cm以下であり、時間は、1n秒から10m秒の範囲とする。より好ましくは酸化膜換算電界が10MV/cm〜 25MV/cmの範囲にあり、時間は1n秒から0.1m秒の範囲とする。
【0101】
この時、制御ゲート7から電荷捕獲層36bに電子が注入・捕獲される。上部絶縁層36が電子を捕獲することで、制御ゲート7から上部絶縁層36を透過するリーク電流を抑制することができる。消去時に上部絶縁層36に電子を捕獲することから、上記動作を消去トラップパルスとする。次に、上記電圧と極性の異なる第1のデトラップパルスを印加する。この時、第1のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方が消去時における動作電圧よりも小さいことを特徴とする。又、第1のデトラップパルスは、酸化膜換算電界が0MVを上回り、10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。第1のデトラップパルスを印加することにより、消去トラップパルス時に上部絶縁層36に捕獲された電子を制御ゲートに放出することができる。ここで、本実施形態においては、上部絶縁層36をブロック層36c、電荷捕獲層36b、透過絶縁層36aの積層構造とし、透過絶縁層36aをブロック層36cに対して高リークとすることで、上記第1のデトラップパルスによる上部絶縁層36から制御ゲート7への電子の放出を効率的に行うことができる。上部絶縁層36から制御ゲート7への電子の放出を効果的に行うことができる原理については、第1の実施形態において説明したことと同様である。即ち、第1のデトラップパルス時に、透過絶縁層36aが高リークであるために、電荷捕獲層36bから透過絶縁層36aを介した制御ゲート7への電子の放出が効果的にできる一方で、ブロック層36cが低リークであるために、非導電性電荷蓄積層35からブロック層36cを介した電荷捕獲層36bへの電子注入を抑制することができるためである。
【0102】
この第1のデトラップパルス印加時には、電荷捕獲層36bに、過剰に正孔が捕獲されることがある。過剰に捕獲された正孔が待機時に放出されると、閾値変化を引き起こし、信頼性を低下させる。このため、必要に応じて、第1のデトラップパルスを印加後、消去トラップパルスと同じ極性である第2のデトラップパルスを印加する。第2のデトラップパルスを印加することにより、上部絶縁層36に電子を注入し、第1の上部絶縁層36中の過剰な正孔を相殺することができる。この時、上部絶縁層36に注入される電子量は消去トラップパルスに比べて小さい必要がある。よって、第2のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方は消去トラップパルスよりも小さい必要がある。又、第2のデトラップパルスは、酸化膜換算電界が10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。
【0103】
以上の動作により、本実施形態にかかる不揮発性半導体記憶素子の上部絶縁層36のデータ保持時の電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。特に、上記で説明したとおり、本実施形態においては、上部絶縁層36をブロック層36c、電荷捕獲層36b、透過絶縁層36aの積層構造とし、3層構造とし、透過絶縁層36aをブロック層36cに対して高リークとすることで、上記第1のデトラップパルスによる上部絶縁層36から制御ゲート7への電子の放出を効率的に行うことができる。
【0104】
また、以上の動作により、本実施形態にかかる不揮発性半導体記憶素子によれば、消去時に電荷捕獲層36bに電子がトラップされることにより、上部絶縁層36にかかる電界を弱め、トンネル絶縁膜4と非導電型電荷蓄積層35にかかる電界を強める。この結果、非導電性電荷蓄積層35から半導体基板1への電子の放出、半導体基板1から非導電性電荷蓄積層35への正孔の注入を効率的に行うことができる。また、電荷捕獲層36bに電子がトラップされることにより、制御ゲートから電荷捕獲層36bにかけての絶縁膜の電子障壁を増大させることができる。これにより、消去動作速度の向上及び動作電圧の低減が可能となる。特に、本実施形態にかかる上部絶縁層36は、透過絶縁層36aが、ブロック層36cに比べて、膜厚が薄いため、透過絶縁層36aは、ブロック層36cに比べてリーク電流が大きい。従って、消去トラップパルス印加時には、透過絶縁層36aが、ブロック層36cと比べて電流を良く通すため、トラップ準位密度が高い電荷捕獲層36bに多くの電子がトラップされるため、効果的に電荷捕獲層36bに電子がトラップされることとなる。
【0105】
また、ブロック層36cは、書き込み動作、消去動作、及び保持中における非導電性電荷蓄積層35と電荷捕獲層36b間の電荷移動を抑える働きがある。
【0106】
また、本実施形態では、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層36bに注入された正孔を相殺することができる。この動作により、データ保持時の、電荷捕獲層36bからの正孔放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0107】
(第4の実施形態)
図7は、本発明の第4の実施形態に係る不揮発性半導体記憶素子を示す断面図である。
【0108】
本実施形態に係る不揮発性半導体記憶素子は、上部絶縁層46をブロック層46cと電荷捕獲層46bの2構造とした点で、第3の実施形態の上部絶縁層36がブロック層36cと電荷捕獲層36bと透過絶縁層36aとの3層構造としたこととが異なり、それ以外の構成は同じである。
【0109】
即ち、本実施形態にかかる不揮発性半導体記憶素子の構造は、1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型半導体基板1表面のチャネル領域上には、トンネル絶縁膜4、非導電性電荷蓄積層35、上部絶縁層46、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、非導電性電荷蓄積層35、制御ゲート7の膜厚は、それぞれ、例えば、2〜10nm、2〜20nm、5〜100nmで形成される。また、上部絶縁層46は2層の構造からなり、非導電性電荷蓄積層35上にブロック層46c、電荷捕獲層46bが順に積層された構造をとる。ここで、ブロック層46c、電荷捕獲層46bの膜厚は、それぞれ、例えば、4〜20nm、1〜5nmで形成される。
【0110】
以下では、上部絶縁層46、即ち、ブロック層46c及び電荷捕獲層46bの材料について説明する。ブロック層46cの材料は、トラップ準位密度が、電荷捕獲層46bのトラップ準位密度と比べて小さい材料を用いる。ブロック層46c及び電荷捕獲層46bの材料は、第1の実施形態に示した材料と同一の材料を用いることができる。
【0111】
次に、ブロック層46c、電荷捕獲層46bの好ましい材料の組み合わせについて説明する。ブロック層46c、電荷捕獲層46bの好ましい材料の組み合わせとして、ブロック層46c/電荷捕獲層46bのように以下に示す。例えば、Al2O3/SiN、Al2O3/HfAlO、Al2O3/ Zr AlO、Al2O3/ TiAlO、Al2O3/ HfSiO、Al2O3/ ZrSiOである。また、上記組み合わせについて、SiO2をSiONもしくはSiNに変更したもの、Al2O3をSiO2に変更したもの、SiO2をAl2O3に変更したものも用いることができる。
【0112】
また、上部絶縁層46に関して、待機中に電荷捕獲層46bに電荷がトラップされることを抑制し、消去動作時において効果的に電荷をトラップするために、以下の関係式を満たすことが好ましい。下記関係式は、第3の実施形態で、EOT1=0を代入することにより導くことができる。
【0113】
0<φ-ψ≦(EOT2)/(EOTtotal)×Verase (式16)
なお、本実施形態の不揮発性半導体記憶素子の製造プロセスは、電荷捕獲層46b上に制御ゲート7を形成し、電荷捕獲層46b上に透過絶縁層を形成しない点で第3の実施形態の製造プロセスと異なる以外は同じである。
【0114】
次に、第4の実施形態にかかる不揮発性半導体記憶素子の消去方法及び上部絶縁層46から電子をデトラップする方法について説明する。消去方法及びデトラップする方法は第3の実施形態と同様である。本実施形態においては、上部絶縁層46を2層構造とし、非導電性電荷蓄積層35側にブロック層46c、制御ゲート7側にブロック層46cと比べて電荷トラップ準位密度の大きい電荷捕獲層46bを有する構造をとっている。本実施形態においては、第1のデトラップパルスにより、上部絶縁層46から効果的に電荷を放出することができる。上部絶縁層46から効果的に電荷を放出することができる原理は、第2の実施形態で説明したことと同様である。即ち、本実施形態に係る構造を取ることにより、消去トラップパルス印加時には制御ゲート7から上部絶縁層46に容易に電子を注入できる一方で、デトラップパルス印加時には非導電性電荷蓄積層35から上部絶縁層46への電荷の移動を抑制することができる。その結果、消去時に上部絶縁層46にトラップされた電子についての第1のデトラップパルスによるデトラップを効果的に行うことができる。
【0115】
以上のように本実施形態によれば、上部絶縁層46を2層構造とし、非導電性電荷蓄積層35側にブロック層46c、制御ゲート7側にブロック層46cと比べて電子トラップ準位密度の大きい電荷捕獲層46bを有する構造をとることにより、消去時に上部絶縁層46にトラップされた電子についての第1のデトラップパルスによるデトラップを効果的に行うことができる。従って、データ保持時に、不揮発性半導体記憶素子の上部絶縁層46による電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0116】
また、本実施形態では、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層46bに注入された正孔を制御ゲート7側にデトラップすることができ、データ保持時の、上部絶縁層46による正孔の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。
【0117】
また、本実施形態によれば、消去時に電荷捕獲層46bに電子がトラップされることにより、上部絶縁層46にかかる電界を弱め、トンネル絶縁膜4と非導電性電荷蓄積層35にかかる電界を強める。この結果、非導電性電荷蓄積層35から半導体基板1への電子の放出、半導体基板1から非導電性電荷蓄積層35への正孔の注入を効率的に行うことができ、消去動作速度の向上及び動作電圧の低減が可能となる。
【0118】
(第5の実施形態)
図8は、本発明の第5の実施形態に係る不揮発性半導体記憶装置にかかるNAND型フラッシュメモリを示すブロック図である。図8に示されるように、本実施形態にかかる不揮発性半導体記憶装置は、例えば、第1の実施形態にかかる不揮発性半導体記憶素子が配列されて形成されたメモリセルアレイ51と、前記不揮発性半導体記憶素子にデータが書き込まれた後に、デトラップパルスをメモリセルの制御ゲート7に供給して、上部絶縁層6から電荷を引き抜くデトラップパルス供給回路59とを具備したことを特徴とする。
【0119】
図8に示されるように、本実施形態にかかる不揮発性半導体記憶装置にかかるNAND型フラッシュメモリは、メモリセルアレイ51、ロウデコーダ52、カラムデコーダ53、カラムセレクタ54、センスアンプ&ラッチ回路55、読み出し出力回路56、書き込み入力回路57、動作モードに応じて所要の書き込み/消去用の電圧やパルス信号を供給する書き込み/消去制御回路58、及び、デトラップパルス供給回路59により形成される。なお、デトラップパルス供給回路59は、書き込み/消去制御回路58内に形成してもよい。
【0120】
デトラップパルス供給回路59は、メモリセルに電圧を印加することにより第1の極性の電荷を半導体基板1から導電性電荷蓄積層5に注入することによりデータの書き込みをした後、不揮発性半導体記憶素子の制御ゲート7と半導体基板1の間に、書き込み時に印加した電圧と異なる極性の電圧を印加し、書き込み時に上部絶縁層6にトラップされた第1の極性の電荷を上部絶縁層6から放出させるデトラップパルスを供給する回路である。また、デトラップパルス供給回路59は、前記デトラップパルスを印加後、更に、第2のデトラップパルスを印加する回路としても良い。第2のデトラップパルスは、書き込み時の電圧と同じ極性の電圧であり、第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、トラップされた正孔が注入された上部絶縁層6に電子を注入することにより、過剰な正孔を相殺することができる。
【0121】
次に、図8中のメモリセルアレイ51について説明する。図9は、メモリセルアレイ51の一部のパターン平面図である。メモリセルアレイ51を構成するメモリは、第1の実施形態にかかる不揮発性半導体装置で形成されることが本実施形態の特徴である。なお、図9ではビット線を省略している。図10は図9に示したメモリセルアレイ51の等価回路図である。図9および図10に示すメモリセルアレイにおいて、各NANDセルユニット60は、直列接続されたセルトランジスタM1〜M8と、これらのセルトランジスタの両端部にそれぞれ配置された選択トランジスタS1、S2とを含んでいる。選択トランジスタS1、S2の各ゲートには、対応して選択ゲート線SG1、SG2が接続されており、メモリセルM1〜M8の各制御ゲート7には、対応して制御ゲート7線(ワード線)CG1〜CG8が接続されている。また、各NANDセルユニット60の選択トランジスタS1のドレインには対応してビット線BL1、BL2、・・・が接続され、選択トラジスタS2のソースにはソース線SLが接続されている。ここでは、セルトランジスタが8個直列接続された場合について示しているが、セルトランジスタの数は8個に限定されるものではなく、例えば、16個や32個でもよい。
【0122】
本実施形態に係る不揮発性半導体記憶装置にかかる書き込み方法及びデトラップする方法は第1の実施形態と同様である。
【0123】
また、本実施形態に係る不揮発性半導体記憶装置によれば、第1の実施形態と同様の効果を達成することができる。
【0124】
尚、本実施形態においては、第1の実施形態に係る不揮発性半導体記憶素子が配列されたメモリセルアレイについて説明したが、第2乃至第4の実施形態に係る不揮発性半導体記憶素子が配列されたメモリセルアレイについても適用できる。以下では、第3、又は第4の実施形態に係る不揮発性半導体記憶素子が配列されたメモリセルアレイを用いた場合のデトラップパルス供給回路について説明する。デトラップパルス供給回路は、不揮発性半導体記憶素子に電圧を印加することにより第1の極性の電荷を非導電性電荷蓄積層35から半導体基板1へ放出することによりデータを消去後、不揮発性半導体記憶素子の制御ゲート7に、消去時に印加した電圧と異なる極性の電圧を印加し、消去時に上部絶縁層36にトラップされた第1の極性の電荷を上部絶縁層36から放出させるデトラップパルスを供給する回路である。また、デトラップパルス供給回路は、前記デトラップパルスを印加後、更に、第2のデトラップパルスを印加する回路としても良い。第2のデトラップパルスは、消去時の電圧と同じ極性の電圧であり、第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、トラップされた正孔が注入された上部絶縁層36から正孔をデトラップすることができる。
【0125】
なお、本発明は上記した第1〜第5の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々、変形して実施できる。また、上記した実施形態を適宜組み合わせてもよい。例えば、上述の実施形態に開示される全構成要素からいくつかの構成要素を削除しても良い。
【0126】
尚、第1〜第5の実施形態においては、上部絶縁層について2層及び3層の場合について示した。しかしながら、上部絶縁層は、2層及び3層に限られない。例えば、上部絶縁層は、4層以上であっても良い。
【0127】
また、上部絶縁層を1層で形成してもよい。上部絶縁層が1層の場合として、例えば、電荷トラップ準位密度を膜厚方向に対して連続的に変化させた構造で形成する構成をとることができる。例えば、電荷トラップ準位密度を導電性電荷蓄積層5から制御ゲート7側に向かうに従って、膜厚方向に連続的に小さくさせるためには、導電性電荷蓄積層5から制御ゲート7側に向かうに従って、上部絶縁層の構成元素の組成比を化学量論比からの差異を小さくしていくことにより形成することができる。このような構造を取ることにより、第1のデトラップパルス印加時に上部絶縁層から導電性電荷蓄積層5へ放出される電子の量と比べて、制御ゲート7から上部絶縁層へ注入される電子の量が小さい構造となる。その結果、書き込み時に上部絶縁層にトラップされた電子のデトラップを、第1のデトラップパルスにより効果的に行うことができる。従って、データ保持時に、不揮発性半導体記憶素子の上部絶縁層による電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0128】
また、第1の〜第5の実施形態においては、電気的に書き込み消去を行う不揮発性半導体記憶素子、特にNAND型フラッシュメモリについて示した。しかしながら、本発明は、NOR型、AND型、DINOR型の不揮発性半導体記憶素子、NOR型とNAND型の長所を融合したNANO型フラッシュメモリ、及び1つの記憶素子が2つの選択トランジスタに挟み込まれた構造を有する3Tr-NAND型不揮発性半導体記憶素子等にも適用可能である。
【0129】
また、第1〜第5の実施形態において、具体的形状、具体的大きさ、具体的材料を示したが、実施形態に示された形状、大きさ、材料は、1例にすぎず、本発明の効果を発揮でき、要旨を逸脱しない範囲で、他の形状、大きさ、材料により形成しても良い。
【0130】
例えば、第1〜第5の実施形態においては、積層構造をSi基板上に設けた。しかしながら、Si基板上に積層構造を形成する必要はない。例えば、積層構造を、Si基板上に形成されたウェル上、SiGe基板上、Ge基板上、SiGeC基板、絶縁膜上薄膜半導体が形成されたSOI(silicon on insulator)基板、SGOT(silicon−gelmaniumu on insulator)基板又はこれらの基板上に形成されたウェル上へ形成することも可能である。
【0131】
また、第1〜第5の実施形態においては、チャネルが平坦な構造を示した。しかしながら、必ずしも、チャネルが平坦である必要はない。例えば、FIN構造に代表されるようなチャネル部分を立体的な構造に形成することも可能である。
【0132】
また、第1〜第5の実施形態においては、素子の配列を平面上に限定した。しかしながら、必ずしも、素子の配列は平面である必要はない。例えば、素子の配列として、積層構造、縦型構造としてもよい。
【0133】
本実施形態における動作バイアスの符号は全てp型基板上のnチャネルトランジスタを仮定したものであるが、n基板に対しても本発明は有効である。n基板を用いる場合は、動作時のバイアスの符号をすべて反対にして読み替えれば良い。
【0134】
また、第1〜第5の実施形態においては、ソース領域2及びドレイン領域3がn型の場合について示した。しかしながら、ソース領域2及びドレイン領域3はp型であってもよい。又、ソース領域2及びドレイン領域3は、金属を含む導電領域であっても良い。例えば、金属を含む導電領域としては、金属、金属シリサイドがある。金属シリサイドとしては、例えば、ニッケルシリサイド、コバルトシリサイドがある。
【図面の簡単な説明】
【0135】
【図1】本発明の第1の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図2】本発明の第1の実施形態に係る不揮発性半導体記憶素子の製造方法を示す工程断面図。
【図3】本発明の第2の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図4】本発明の第2の実施形態における、MIMキャパシタに関するバンドダイアグラムの模式図。
【図5】本発明の第3の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図6】本発明の第3の実施形態に係る不揮発性半導体記憶素子の製造方法を示す工程断面図。
【図7】本発明の第4の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図8】本発明の第5の実施形態に係る不揮発性半導体記憶装置にかかるNAND型フラッシュメモリを示すブロック図
【図9】本発明の第5の実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの一部のパターン平面図。
【図10】本発明の第5の実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの等価回路図。
【符号の説明】
【0136】
1・・・p−型半導体基板
2・・・n+型ソース領域
3・・・n+型ドレイン領域
4・・・トンネル絶縁膜
5・・・導電性電荷蓄積層
6、26、36、46・・・上部絶縁層
6a、36a・・・透過絶縁層
6b、26b、36b、46b・・・電荷捕獲層
6c、26c、36c、46c・・・ブロック層
7・・・制御ゲート
35・・・非導電性電荷蓄積層
51・・・メモリセルアレイ
52・・・ロウデコーダ
53・・・カラムデコーダ
54・・・カラムセレクタ
55・・・センスアンプ&ラッチ回路
56・・・読み出し出力回路
57・・・書き込み入力回路
58・・・書き込み/制御回路
59・・・デトラップパルス供給回路
60・・・NANDセルユニット
【技術分野】
【0001】
本発明は不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法に関する。
【背景技術】
【0002】
不揮発性半導体記憶素子は、半導体基板上にトンネル絶縁膜、電荷蓄積層、上部絶縁層、制御ゲートを積層した構造をとる。電荷蓄積層として、導電性電荷蓄積層により形成される場合と非導電性電荷蓄積層により形成される場合がある。以下では、導電性電荷蓄積層を用いる不揮発性半導体記憶素子を浮遊ゲート型、非導電性電荷蓄積を用いる不揮発性半導体記憶素子を浮遊トラップ型として省略して説明する。
【0003】
不揮発性半導体装置の微細化に伴い、上部絶縁層の薄膜化が必要とされている。以下に、上部絶縁層の薄膜化が引き起こす問題を浮遊ゲート型及び浮遊トラップ型それぞれについて説明する。
【0004】
浮遊ゲート型においては、上部絶縁層の薄膜化は、書き込み時の導電性電荷蓄積層からのリーク電流を増大し、電荷の蓄積を困難にする。一方、浮遊トラップ型においては、上部絶縁層の薄膜化により、消去時において、制御ゲートから電荷蓄積層への電子注入を増大させ、消去効率を劣化させてしまう。
【0005】
このように、上部絶縁層の薄膜化は、リーク電流を増大させ、浮遊ゲート型における書き込み動作、浮遊トラップ型の消去動作を劣化させる。このため、従来よりも低リーク電流な上部絶縁層が必要とされている。リーク電流の低減は、上部絶縁層中に電子捕獲をする構造をとることにより達成することが出来る。
【0006】
上部絶縁層中に電子捕獲をする構造をとった場合、リーク電流の低減を達成できる一方で、書き込み、読み込み、消去動作の際にトラップされた電子が、データ保持中に放出され、不揮発性半導体記憶素子の閾値変化を引き起こす問題を生じる。上部絶縁層にトラップされた電子のデータ保持中における放出を抑制する技術として、特許文献1に開示されている技術がある。この発明は、不揮発性半導体記憶素子に対するデータの書き込み後に、デトラップパルスを印加している。デトラップパルスを印加することにより、データの書き込み時に上部絶縁層にトラップされた電荷を引き抜くことができるため、データ保持時の上部部絶縁層から電荷蓄積層への電荷の放出を抑制することができ、不揮発性半導体記憶素子の閾値変化を抑制することができる。デトラップパルスを印加することにより、データ保持時の上部絶縁層から電荷蓄積層への電荷の放出を抑制することができ、不揮発性半導体記憶素子の閾値変化を抑制することができる。
【特許文献1】特開2007−193862公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明の発明者は、この技術においては、デトラップパルス印加時に、上部絶縁層から電荷を電荷蓄積層に引き抜くことができる一方で、制御ゲート側からの電荷が上部絶縁層にトラップされる場合があり、その結果、上部絶縁層にトラップされた電荷を十分引き抜くことができないことに着目した。その結果、データ保持時の上部絶縁層から電荷蓄積層への電荷の放出による不揮発性半導体記憶素子の閾値変化を十分に抑制出来ない可能性があることがわかった。
【0008】
本発明は、データ保持時の不揮発性半導体記憶素子の上部絶縁層からの電荷の放出を効果的に抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を効果的に抑制することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために、本発明に係る不揮発性半導体記憶素子は、半導体基板と、前記半導体基板の表面内に、チャネル領域を挟んで互いに離間して設けられたソース領域及びドレイン領域と、前記チャネル領域上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられたデータを記憶する電荷蓄積層と、前記電荷蓄積層上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に設けられた制御ゲートとを備え、前記第2の絶縁膜は、第1絶縁層と第2絶縁層とを含む積層構造であり、前記第1絶縁層のトラップ準位密度が、前記第2絶縁層のトラップ準位密度と比べて大きいことを特徴とする。
【0010】
また、本発明に係る不揮発性半導体記憶装置は、この不揮発性半導体記憶素子が配列されたメモリセルアレイと、前記導電性電荷蓄積層にデータが書き込まれた後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする。
【0011】
また、本発明に係る不揮発性半導体記憶装置は、この不揮発性半導体記憶素子が配列されたメモリセルアレイと、前記非導電性電荷蓄積層からデータを消去後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする。
【0012】
また、本発明に係る不揮発性半導体記憶素子の動作方法は、この不揮発性半導体記憶素子の動作方法であって、前記制御ゲートと前記半導体基板間に第2の極性の電圧を印加することにより前記第2の極性とは逆の極性の第1の極性の電荷を半導体基板から導電性電荷蓄積層に注入するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、
前記制御ゲートと前記半導体基板間に、第1の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記導電性電荷蓄積層へ放出する工程とを有することを特徴とする。
【0013】
また、本発明に係る不揮発性半導体記憶素子の動作方法は、この不揮発性半導体記憶素子の動作方法であって、前記制御ゲートと前記半導体基板間に第1の極性の電圧を印加することにより第1の極性の電荷を前記非導電性電荷蓄積層から前記半導体基板へ放出するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、前記制御ゲートと前記半導体基板間に、前記第1の極性とは逆の極性の第2の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記制御ゲートへ放出する工程とを有することを特徴とする。
【発明の効果】
【0014】
本発明によれば、データ保持時の不揮発性半導体記憶素子の上部絶縁層からの電荷の放出を効果的に抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を効果的に抑制することができる。
【発明を実施するための最良の形態】
【0015】
以下、図面を参照して、本発明の実施形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面値との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや値は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの値の関係や比率が異なる部分が含まれていることはもちろんである。
【0016】
また、本発明の実施形態において、「第1導電型」と「第2導電型」とは互いに反対導電型である。即ち第1導電型がn型であれば、第2導電型はp型であり、第1導電型がp型であれば、第2導電型はn型である。以下の説明では、第1導電型がp型、第2導電型がn型の場合を説明するが、第1導電型がn型、第2導電型がp型であってもよい。
【0017】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる不揮発性半導体記憶素子を示す断面図である。ここで、不揮発性半導体記憶素子とは、不揮発性半導体記憶装置の構成要素となる個々の部品で、独立した固有の機能をもっているものである。また、不揮発性半導体装置とは、不揮発性半導体記憶素子を複数含む装置でものである。
【0018】
以下、図1を参照して本発明の実施の形態を説明する。
【0019】
この第1の実施形態にかかる不揮発性半導体記憶素子の構造は、第1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型の半導体基板1のソース領域2とドレイン領域3間の領域がチャネル領域となる。ここで、p−型の右肩部の−表示は、p型不純物の濃度が薄いことを表し、n+型の右肩部の+表示は、n型不純物の濃度が濃いことを表している。ここで、ソース領域2及びドレイン領域3は、例えば、リンを注入することにより形成される。
【0020】
p−型半導体基板1表面のチャネル領域上には、トンネル絶縁膜4、導電性電荷蓄積層5、上部絶縁層6、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、導電性電荷蓄積層5、制御ゲート7の膜厚は、それぞれ、例えば、5〜10nm、5〜100nm、5〜100nmで形成される。また、上部絶縁層6は透過絶縁層6a、電荷捕獲層6b、ブロック層6cの3層構造からなり、導電性電荷蓄積層5上に透過絶縁層6a、電荷捕獲層6b、ブロック層6cが順に積層された構造をとる。ここで透過絶縁層6a、電荷捕獲層6b、ブロック層6cの膜厚は、それぞれ、例えば、0.5〜4nm、1〜5nm、4〜20nm形成される。
【0021】
ここで、特許請求の範囲において、トンネル絶縁膜4は、第1の絶縁膜に対応する。また、特許請求の範囲において、上部絶縁層6は、第2の絶縁膜に対応する。また、特許請求の範囲において、電荷捕獲層6bは、第1絶縁層に対応する。また、特許請求の範囲において、ブロック層6cは、第2絶縁層に対応する。また、特許請求の範囲において、透過絶縁層6cは、第3絶縁層に対応する。
以下では、上部絶縁層6、即ち、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの材料について説明する。上部絶縁層6に関して、電荷捕獲層6bの電子トラップ準位密度は、ブロック層6c及び透過絶縁層6aのトラップ準位密度と比べて大きい材料を用いる。
【0022】
ブロック層6cは、トラップ準位密度の小さい膜の形成が可能な材料を用いることが好ましい。例えば、SiO2膜, Al2O3膜、LaAlSiO膜、又は、SiO2膜, Al2O3膜、LaAlSiO膜の酸素原子の一部若しくはすべてを窒素原子で置換した膜を含んで形成される。又、これらの膜を積層した膜を含んで形成されても良い。特に、SiO2膜,SiON膜,SiN膜, Al2O3膜,LaAlSiO膜を用いることが好ましい。
【0023】
電荷捕獲層6bは、例えば、ブロック層6cと同一構成元素の材料から成る層であり、かつ、電荷捕獲層6bの構成元素の組成比が、ブロック層6cの構成元素の組成比と比べて化学量論比との差異が大きい組成比である層を用いる。このような材料を用いることにより、電荷捕獲層6bの電子トラップ準位密度をブロック層6cの電子トラップ準位密度と比べて大きくすることができる。
【0024】
また、電荷捕獲層6bのその他の例として、ブロック層6cと同一の材料又はブロック層6cと同一の構成元素であって、組成比を変化させた材料に、特定の元素を添加した膜を用いても良い。このような材料を用いることにより、電荷捕獲層6bの電子トラップ準位密度をブロック層6cの電子トラップ準位密度と比べて大きくすることができる。添加する元素としては、例えば、B、C、N、F、Al、Si、P、S、Cl、Ga、As、Ti、Y、Zr、La、Pr、Nd、Sm、Gd、Dy、Hf、Taのうち1つ以上の元素を用いる。特に、ブロック層6cにHf、又はZrを添加した膜を用いることが好ましい。即ち、ブロック層6cが、SiO2である場合、電荷捕獲層6bとして、HfSiO、ZrSiOが用いられることが好ましい。また、ブロック層6cが、Al2O3である場合、電荷捕獲層6bとして、HfAlO、ZrAlOが用いられることが好ましい。
【0025】
また、電荷捕獲層6bのその他の例として、Ti、Y、Zr、La、、Pr、Nd、Sm、Gd、Dy、Hf、Taの酸化物、窒化物、又は酸窒化物を含んだ膜を用いる。このような材料を用いることにより、電荷捕獲層6bの電子トラップ準位密度をブロック層6cの電子トラップ準位密度と比べて大きくすることができる。特に、電荷捕獲層6bとして、Ti、Y、Zr、Hfのいずれかの酸化物、窒化物、又は酸窒化物を含んだ膜を用いることが好ましい。
【0026】
また、電荷捕獲層6bのその他の例として、SiNも用いられる。
【0027】
尚、電荷捕獲層6bのトラップ準位密度の大きさが不十分であっても、電荷捕獲層6bとブロック層6cとの界面に電子トラップを形成するような電荷捕獲層6bとブロック層66cの材料を用いることができる。電荷捕獲層6bが、電子をトラップする代わりに、界面に生じた電子トラップが電子をトラップするためである。例えば、ブロック層6cの構成元素と電荷捕獲層6bの構成元素とがすべて異なる元素である材料を用いることで、電荷捕獲層6bとブロック層6cとの界面に電子トラップを形成することができる。例えば電荷捕獲層6bとしてSiNを用いて、ブロック層6cとしてAl2O3を用いることができる。
【0028】
透過絶縁層6aは、電子トラップ準位密度の小さい膜の形成が可能な材料を用いることが好ましい。例えば、SiO2膜, Al2O3膜、LaAlSiO膜、又は、SiO2膜, Al2O3膜、LaAlSiO膜の酸素原子の一部若しくはすべてを窒素原子で置換した膜を含んで形成される。又、これらの膜を積層した膜を含んで形成されても良い。特に、透過絶縁層6aとしては、SiO2膜を用いることが好ましい。また、透過絶縁層として、ブロック層6cと同一の材料からなる膜を用いることも好ましい。
【0029】
以上、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料について説明したが、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料の組み合わせについて、以下説明する。透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料の組み合わせとして、透過絶縁層6a /電荷捕獲層6b/ブロック層6cの順で以下に示す。例えば、SiO2/SiN/ Al2O3、SiO2/HfAlO/ Al2O3、SiO2/ Zr AlO/ Al2O3、SiO2/ TiAlO/ Al2O3、SiO2/HfSiO/ Al2O3、SiO2/ ZrSiO/ Al2O3、である。また、上記組み合わせについて、SiO2をSiONに置き換えたもの、Al2O3をSiO2に置き換えたもの、SiO2をAl2O3に置き換えた組み合わせも、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの好ましい材料の組み合わせである。
【0030】
また、透過絶縁層6aは、ブロック層6cに対してリーク電流が大きいことが好ましい。透過絶縁層6aのリーク電流が、ブロック層6cのリーク電流に比べて大きくするために、透過絶縁層6aは、ブロック層6cと比べて、膜厚を薄くする。特に、透過絶縁層6aは、ブロック層6cに対してリーク電流を大きくするために、透過絶縁層6aの膜厚が、ブロック層6cの膜厚と比べて、薄いことが好ましい。透過絶縁層6aがブロック層6cに比べてリーク電流が大きいことによる効果について以下、説明する。透過絶縁層6aがブロック層6cに対してリーク電流が大きい場合の例として、透過絶縁層6aがブロック層6cとして同一材料を用いた場合であって、かつ透過絶縁層6aは、ブロック層6cと比べて、膜厚が薄い場合について説明する。書き込み時には、透過絶縁層6aが、ブロック層6cと比べてリーク電流が大きいため、電荷捕獲層6bへの電子注入量が放出量を上回り、電子を効果的にトラップすることができる。一方で、書き込み時と異なる極性の電圧を印加するデトラップパルス印加時には、電荷捕獲層6bにトラップされた電子が、電荷蓄積層5に効果的に放出される。即ち、透過絶縁層6aが、ブロック層6cと比べてリーク電流が大きいため、電荷捕獲層6bから電荷蓄積層5に効果的に電子が放出される一方で、制御ゲート7から電荷捕獲層6bへの電子の注入はブロック層6cによってブロックされる。以上のように、透過絶縁層6a、電荷捕獲層6b、ブロック層6cの3層構造にし、透過絶縁層6aのリーク電流をブロック層6cのリーク電流と比べて大きくすることにより、上部絶縁層6から電荷蓄積層5に対して効果的にデトラップを行うことができる。
【0031】
また、NAND型のセル配列を有する場合、上部絶縁層6に関して、以下の関係式を満たすことが好ましい。読み出し時に、電荷捕獲層6bに電荷がトラップされることを抑制し、待機時に電荷捕獲層6bから電荷がデトラップされることを抑制するためである。
【0032】
0<(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass (式1)
ここで、EOT1,EOT2,EOT3はそれぞれ透過絶縁層6a、電荷捕獲層6b、ブロック層6cの酸化膜換算膜厚である。そして、εSiをSiの誘電率、各膜の膜厚、誘電率をそれぞれTn、εnとすると、酸化膜換算膜厚EOTnは、以下の関係式で与えられる。
【0033】
EOTn=Tn×εSi/εn (式2)
また、2層以上の積層膜の場合は、酸化膜換算膜厚EOTnは、以下の関係式で与えられる。
【0034】
EOTn=ΣiTni×εSi/εni (式3)
また、φ、ψ、Vpassはそれぞれ導電性電荷蓄積層5の仕事関数あるいは電子親和力、真空準位を基準とした電荷捕獲層6aのトラップ準位、NAND型フラッシュメモリの読み出し時に、読み出しセルと同一ビットライン上の非選択セルに与えられた最も大きな電圧である。
【0035】
次に、読み出し時に、電荷捕獲層6bに電荷がトラップされることを抑制し、待機時の電荷のデトラップを抑制するために、上部絶縁層6に関して、上記(式1)の関係式を満たすことが好ましい理由について説明する。
【0036】
読み出し時に電荷捕獲層6bに電子が捕獲されることを抑制するためには、読み出し時における導電性電荷蓄積層5のフェルミ準位が電荷捕獲層6bのトラップ準位より低エネルギー側に位置することが好ましい。従って、読み出し時に電荷捕獲層6bに電子が捕獲されることを抑制するためには、導電性電荷蓄積層5の仕事関数あるいは電子親和力をφ、電荷捕獲層6bの真空準位を基準としたトラップ準位をψ、読み出し時の電圧印加と電荷蓄積層に捕獲された電荷による電荷捕獲層6bのトラップ準位のエネルギー変化をVrとするとき、以下の関係式を満たすことが好ましい。
【0037】
φ-(ψ+Vr)>0 (式4)
ここで、読み出し時の電圧印加による電荷捕獲層6bのトラップ準位のエネルギー変化Vrは、上部絶縁層6に印加される電圧をVIPDとするとき、電荷捕獲層6b/ブロック層6c界面において以下の(式5)で与えられる最大値をとる。
【0038】
Vr=(EOT1+EOT2)/(EOT1+EOT2+EOT3)×VIPD (式5)
(式4)に(式5)を代入し、
φ-(ψ+(EOT1+EOT2)/(EOT1+EOT2+EOT3)×VIPD)>0 (式6)
が得られる。
【0039】
上部絶縁層6の構成はVIPDが最大値をとる場合においても(式6)を満たすことが望ましい。
【0040】
NAND型のセル配列を行った場合、VIPDの最大値は以下にして導出することができる。NAND型フラッシュメモリの読み出し時には、読み出しセルと同一ビットライン上の全てのセルをON状態にする必要がある。このため、読み出しセルと同一ビットライン上の非選択セルに最も大きな電圧Vpassが印加される。Vpassはトンネル絶縁膜4と上部絶縁層6に分配されることから、VIPDの最大値はVpassを上回ることはない。よって、VIPDの最大値をVpassとする。
【0041】
(式6)において、VIPD=Vpassとすると
φ-(ψ+(EOT1+EOT2)/(EOT1+EOT2+EOT3)×Vpass)>0 (式7)
が得られる。なお、Vpassは0Vを上回り、かつ10V以下の範囲とする。
【0042】
(式7)を変形し、
(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass (式8)
またEOTn(n=1〜3)>0であることから、
0<(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass (式9)
となる。
【0043】
以上より、読み出し時に、電荷捕獲層6bに電荷がトラップされることを抑制し、待機時の電荷のデトラップを抑制するためには、(式1)の関係を満たすことが好ましいことがわかる。
【0044】
ここで、電荷捕獲層6bに用いられる複数の材料について、電子トラップ準位のエネルギーψ、誘電率を表1に示す。
【表1】
【0045】
なお、表1中の「トラップ深さ」は絶縁膜の伝導帯下端のエネルギーを基準とした電子トラップのエネルギー準位、「トラップ準位」は真空準位を基準とした電子トラップのエネルギー準位を表す。
【0046】
また、制御ゲート7、又は導電性電荷蓄積層5には、不純物活性化の熱工程においても安定な材料を用いることが望ましい。ポリシリコン以外で上記条件を満たす材料として、Ti,Ta,Wの窒化物あるいは炭化物、さらにこれらにAl,Siを添加したものが望ましい。制御ゲート7、又は導電性電荷蓄積層5の代表的な材料とその仕事関数を表2に示す。
【表2】
【0047】
なお、「仕事関数」とは真空準位を基準とした金属のフェルミエネルギーを示すものである。また、これらの材料の仕事関数は、組成、成膜条件、成膜後の熱工程、結晶の面方位等により所望の値に変調させることが可能である。また、不純物が高濃度にドープされたポリシリコンなどの半導体を制御ゲート、又は電荷蓄積層に用いる場合、電子親和力が上記仕事関数に相当し、例えばシリコン結晶の場合、4.05eVであることが知られている。従って、電荷蓄積層5がポリシリコンからなる場合、「電子親和力」が上記「仕事関数」に相当し、式1の関係式を用いることができる。
【0048】
次に、図2(a)〜(c)を参照して、本実施形態の不揮発性半導体記憶素子の製造プロセスを説明する。図2(a)〜(c)は、本実施形態の不揮発性半導体記憶素子の製造プロセスを示す工程断面図である。
【0049】
まず、図2(a)に示されるように、p−型半導体基板1、例えば、p−型Si基板の上面全面に絶縁膜を形成する。絶縁膜としては、例えば、熱酸化によりシリコン酸化膜を形成する。次に、このシリコン酸化膜に対して、エッチングを行うことにより、p−型半導体基板1両端部に形成されるソース領域2、ドレイン領域3形成予定領域のp−型半導体基板1を露出させるような第1の絶縁膜パターンを形成する。次に、第1の絶縁膜パターンをマスクにして、p−型半導体基板1表面内に、例えば、リンをイオン注入することにより、n+型のソース領域2、ドレイン領域3を形成する。次に、エッチングを行うことにより、第1の絶縁膜パターンを除去する。その結果、p−型半導体基板1表面内にn+型のソース領域2及びドレイン領域3が形成される。
【0050】
次に、図2(b)に示されるように、p−型半導体基板1の上面全面にトンネル絶縁膜4となる絶縁膜を形成する。この絶縁膜としては、例えば、熱酸化によりシリコン酸化膜を形成する。このシリコン酸化膜は、例えば、5〜10nmの膜厚で形成される。次に、このシリコン酸化膜上に、例えば、ポリシリコンをCVD法により堆積し、導電型電荷蓄積層5となるポリシリコン膜を形成する。前記ポリシリコン膜は、例えば、5〜100nmに形成する。次に、前記ポリシリコン膜上に、例えば、CVD法により、SiO2を堆積し、透過絶縁層6aとなるSiO2膜を形成する。次に前記透過絶縁層6a上に、例えばCVD法により、SiNを堆積し、電荷捕獲層6bとなるSiN膜を形成する。次に、前記電荷捕獲層6b上に、例えば、CVD法により、例えば、SiO2を堆積し、ブロック層6cとなるSiO2膜を形成する。
【0051】
これらの膜は成膜条件によってトラップ準位を増減させることができる。例えば、CVD法においては、成膜温度を下げることによって、トラップ準位密度を増大させることができる。電荷捕獲層6b作成時にCVD法で成膜された絶縁膜では成膜原料に含まれるC、Cl等の不純物が膜中に残留することによりトラップ準位を形成するためである。従って、電荷捕獲層6bの成膜時には、成膜温度を下げることによって、トラップ準位密度を増大させることが好ましい。また、透過絶縁層6aと透過絶縁層6aと比べてトラップ準位密度の大きい電荷捕獲層6bを作成する際に、透過絶縁層6aと電荷捕獲層6bとを同一材料を用いてCVD法で作成し、成膜条件として、電荷捕獲層6bの成膜時の温度を透過絶縁層6aの成膜時の温度と比べて低い温度とすることにより作成することができる。この条件により作成することにより、電荷捕獲層6bのトラップ準位密度を透過絶縁層6aのトラップ準位密度と比べて大きくすることができるためである。また、電荷捕獲層6bとブロック層6cの関係についても同様に、ブロック層6cと電荷捕獲層6bとを同一材料を用いてCVD法で作成し、成膜条件として、電荷捕獲層6bの成膜時の温度をブロック層6cの成膜時の温度と比べて低い温度とすることにより作成することができる。
【0052】
次に、このブロック層6c上に、例えば、CVD法によりポリシリコンを堆積し、制御ゲート7となるポリシリコン膜を形成する。このポリシリコン膜の膜厚は、例えば、5〜100nmで形成される。
【0053】
次に、図2(c)に示されるように、シリコン酸化膜、ポリシリコン膜、SiO2膜、SiN膜、SiO2膜、ポリシリコン膜により形成された積層構造について、リソグラフィを行うことにより、ソース領域2及びドレイン領域3を部分的に露出させる。その結果、シリコン酸化膜により形成されるトンネル絶縁膜4、ポリシリコン膜により形成される導電性型蓄積層5、SiO2膜により形成される透過絶縁層6a、SiN膜により形成される電荷捕獲層6b、SiO2膜により形成されるブロック層6c、ポリシリコンにより形成された制御ゲート7の順に積層された積層構造が形成される。以上の製造プロセスによって、図1に示された第1の実施形態に係る不揮発性半導体記憶素子を形成する。
【0054】
次に、第1の実施形態にかかる不揮発性半導体記憶素子における書き込み方法について説明する。書き込み時において、まず、制御ゲート7に正の電圧を印加し、半導体基板1からトンネル絶縁膜4を介して導電性電荷蓄積層5に電子を注入する。この時、制御ゲート7に印加する電圧は、上部絶縁層6における酸化膜換算電界が0MV/cmを上回りかつ30MV/cm以下とし、時間は、1n秒から10m秒の範囲とする。より好ましくは酸化膜換算電界が10MV/cm〜25MV/cmの範囲にあり、時間は1n秒から0.1m秒の範囲とする。この時、導電性電荷蓄積層5から上部絶縁層6に電子が注入、捕獲される。上部絶縁層6が電子を捕獲することで、導電性電荷蓄積層5から制御ゲート7への電子リークを抑制することができる。書き込み時に上部絶縁層6に電子を捕獲することから、上記動作を書き込みトラップパルスとする。次に、上記電圧と極性の異なる第1のデトラップパルスを印加する。この時、第1のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方が書き込み時における動作電圧よりも小さいことを特徴とする。又、第1のデトラップパルスは、酸化膜換算電界が0MV/cmを上回りかつ10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。第1のデトラップパルスを印加することにより、書き込み時に上部絶縁層6に捕獲された電子を導電性電荷蓄積層5側に放出することができる。ここで、上記に説明したとおり、本実施形態においては、上部絶縁層6を透過絶縁層6a、電荷捕獲層6b、ブロック層6cの積層構造とし、透過絶縁層6aとブロック層6cのトラップ準位密度を電荷捕獲層6bのトラップ準位密度と比べて小さくすること及び透過絶縁層6aをブロック層6cに対して高リークとすることで、上記第1のデトラップパルスによる電荷蓄積層5への電荷の放出を効率的に行うことができる。
【0055】
この第1のデトラップパルス印加時には、電荷捕獲層6bに、過剰に正孔が捕獲されることがある。電荷捕獲層6bに過剰に正孔が捕獲された場合には、過剰に捕獲された正孔が待機時に放出されると、閾値変化を引き起こし、信頼性を低下させる。このため、必要に応じて、第1のデトラップパルスを印加後、書き込みトラップパルスと同じ極性の第2のデトラップパルスを印加する。第2のデトラップパルスを印加することにより、上部絶縁層6に電子を注入し、過剰な正孔を相殺することができる。この時、上部絶縁層6に注入される電子量は書き込みトラップパルスに比べて小さい必要がある。よって、第2のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方は書き込みトラップパルスよりも小さい必要がある。又、第2のデトラップパルスは、上部絶縁層6に印加される酸化膜換算電界が0MV/cmを上回りかつ10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。
【0056】
本実施形態に係る不揮発性半導体記憶素子によれば、データ保持時の上部絶縁層6からの電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。特に、本実施形態においては、上部絶縁層6を透過絶縁層6a、電荷捕獲層6b、ブロック層6cの積層構造とし、透過絶縁層6aをブロック層6cに対して高リークとすること及び、透過絶縁層6aとブロック層6cのトラップ準位密度を電荷捕獲層6bのトラップ準位密度と比べて小さくすることにより、上記第1のデトラップパルスによる電荷蓄積層5への電荷の放出を効率的に行うことができる。
【0057】
また、本実施形態によれば、書き込み時に電荷捕獲層6bに電子がトラップされることにより、書き込み時における導電性電荷蓄積層5から制御ゲート7へのリーク電流が抑制され、書き込み時の閾値電圧の変化を増大させることができる。特に、本実施形態にかかる上部絶縁層6は、透過絶縁層6aが、ブロック層6cに比べて、膜厚が薄いため、透過絶縁層6aは、ブロック層6cに比べてリーク電流が大きい。従って、書き込み時には、透過絶縁層6aが、ブロック層6cと比べて電流を良く通すため、トラップ準位密度が高い電荷捕獲層6bに多くの電子がトラップされる。
【0058】
また、本実施形態によれば、書き込み時に電荷捕獲層6bにトラップした電子をデトラップパルスの印加により導電性電荷蓄積層5側にデトラップすることで、導電性電荷蓄積層5の蓄積電荷量を増大させることができ、書き込みトラップパルスの印加電圧に対して大きな閾値変化を得ることができ、動作電圧を低減させることができる。
【0059】
また、本実施形態では、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層6bに注入された正孔を相殺することができる。この動作により、データ保持時の、電荷捕獲層6bからの正孔放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0060】
(第2の実施形態)
図3は、本発明の第2の実施形態に係わる不揮発性半導体記憶素子を示す断面図である。
【0061】
本実施形態に係る不揮発性半導体記憶素子は、上部絶縁層26を電荷捕獲層26bとブロック層26cの2層構造とした点で、上部絶縁層6が透過絶縁層6aと電荷捕獲層6bとブロック層6cとの3層構造とした第1の実施形態に係る不揮発性半導体記憶素子と異なり、それ例外の構成は第1の実施形態に係る不揮発性半導体記憶素子と同じである。
【0062】
すなわち、本実施形態に係る不揮発性半導体記憶素子の構造は、第1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型半導体基板1表面のチャネル領域上には、トンネル絶縁膜4、導電性電荷蓄積層5、上部絶縁層26、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、導電性電荷蓄積層5、制御ゲート7の膜厚は、それぞれ、例えば、5〜10nm、5〜100nm、5〜100nmで形成される。また、上部絶縁層26は、電荷捕獲層26b、ブロック層26cの2層構造からなり、導電性電荷蓄積層5上に、電荷捕獲層26b、ブロック層26cが順に積層された構造をとる。ここで電荷捕獲層26b、ブロック層26cの膜厚は、それぞれ、例えば、1〜5nm、4〜20nm形成される。
【0063】
以下では、上部絶縁層26、即ち、電荷捕獲層26b、ブロック層26cの材料について説明する。
【0064】
電荷捕獲層26bの材料は、電子トラップ準位密度が、ブロック層26cの材料の電子トラップ準位密度と比べて大きい材料を用いる。
【0065】
尚、ブロック層26c及び電荷捕獲層26bの材料は、第1の実施形態に示した材料と同一の材料を用いることができる。電荷捕獲層26bは、ブロック層26cと比較して電子トラップ準位密度が大きい材料を用いる。
【0066】
次に、電荷捕獲層26b、ブロック層26cの好ましい材料の組み合わせについて説明する。電荷捕獲層26b、ブロック層26cの好ましい材料の組み合わせとして、電荷捕獲層26b/ブロック層26cのように以下に示す。例えば、SiN/ Al2O3、HfAlO/ Al2O3、Zr AlO/ Al2O3、TiAlO/ Al2O3、HfSiO/ Al2O3、ZrSiO/ Al2O3、である。また、上記組み合わせについて、SiO2をSiONに変更したもの、Al2O3をSiO2に変更したもの、SiO2をAl2O3に変更したものも用いることができる。
【0067】
また、NAND型のセル配列を有する場合、上部絶縁層26に関して、読み出し時に、電荷捕獲層26bに電荷がトラップされることを抑制し、待機時の電荷のデトラップを抑制するために以下の関係式を満たすことが好ましい。下記関係式は、第1の実施形態の(式1)において、EOT1=0を代入することにより導くことができる。
【0068】
0<(EOT2)/(EOT2+EOT3)<(φ-ψ)/Vpass (式10)
また、制御ゲート7、導電性電荷蓄積層5の材料としては、第1の実施形態と同様の材料を用いる。
【0069】
なお、本実施形態の不揮発性半導体記憶素子の製造プロセスは、導電性電荷蓄積層5であるポリシリコン膜上に電荷捕獲層26bを形成し、透過絶縁層6aを形成しない点で第1の実施形態の製造プロセスと異なる以外は同じである。
【0070】
次に、第2の実施形態にかかる不揮発性半導体記憶素子における書き込み方法及び上部絶縁層26から電子をデトラップする方法について説明する。書き込み方法及びデトラップする方法は、第1の実施形態と同様である。
【0071】
本実施形態に係る不揮発性半導体記憶素子によれば、データ保持時の上部絶縁層26による電荷の放出を抑制し、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。特に、本実施形態においては、上部絶縁層26を、2層構造として、導電性電荷蓄積層5側に電荷捕獲層26b、制御ゲート7側に電荷捕獲層26bと比べてトラップ準位密度が小さいブロック層26cを有する構造をとっており、その結果、書き込み後の第1のデトラップパルスによる上部絶縁層26からの電子のデトラップを効果的に行うことができる。
【0072】
また、本実施形態によれば、第1の実施形態と同様に、書き込み時に電荷捕獲層26に電子がトラップされることにより、書き込み時における導電性電荷蓄積層5から制御ゲート7へのリーク電流が抑制され、書き込み時の閾値電圧の変化を増大させることができる。
【0073】
また、本実施形態によれば、第1の実施形態と同様に、書き込み時に電荷捕獲層26bにトラップした電子をデトラップパルスの印加により導電性電荷蓄積層5側にデトラップすることで、導電性電荷蓄積層5の蓄積電荷量を増大させることができ、書き込みトラップパルスの印加電圧に対して大きな閾値変化を得ることができ、動作電圧を低減させることができる。
【0074】
また、本実施形態によれば、第1の実施形態と同様に、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層26bに注入された正孔を相殺することができる。この動作により、データ保持時の、電荷捕獲層26bからの正孔放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0075】
次に、本実施形態において、上部絶縁層26を2層構造として、導電性電荷蓄積層5側に電荷捕獲層26b、制御ゲート7側に電荷捕獲層26bと比べてトラップ準位密度が小さいブロック層26cを有する構造をとることにより、第1のデトラップパルスによる電子のデトラップを効果的に行うことができる理由について、以下説明する。
【0076】
図4は、電極A、絶縁膜、電極Bを積層したMIMキャパシタに関するバンドダイアグラムの模式図である。このMIMキャパシタの絶縁膜は、電極A側の絶縁膜A、電極B側の絶縁膜Bの2層で構成され、絶縁膜Aが絶縁膜Bと比べてトラップ準位密度が大きいものとする。本実施形態の不揮発性半導体記憶素子と図4のMIMキャパシタにおいては、電極Aが導電性電荷蓄積層5、絶縁膜Aが電荷捕獲層26b、絶縁膜Bがブロック層26c、電極Bが制御ゲート7にそれぞれ対応する。図4(a)に、電極A、電極B両方の電極に電圧を印加していない状態を示す。図4において、電極A、電極Bの仕事関数を同一としているが、電極の種類及び仕事関数は同一である必要はない。また、バンドギャップ、膜厚も模式的なものであり、図4の関係を満たす必要はない。また、膜中の電子トラップは絶縁膜のポテンシャルを変調するが、図4では省略している。
【0077】
MIMキャパシタに関して、電極Bに正の電圧を印加すると、図4(b)に示されるように、電極Aから絶縁膜Aに電子がトラップされる。絶縁膜Aは、電子のトラップ準位密度が大きいためである。このとき、絶縁膜Bにトラップされる電子量は絶縁膜Aにトラップされる電子量と比べて無視できるほど少ない。次に、電極Bに負の電圧を印加すると、図4(c)に示されるように、絶縁膜Aにトラップされた電子は、電極Aの方にデトラップされる。また、絶縁膜Bがあるため、電極Bから絶縁膜Aへの電子注入は抑制される。ここで、絶縁膜Bは、電子のトラップ準位密度が小さいため、絶縁膜Bの電子のトラップは少ない。その結果、電極Bに正のバイアスをかけた際に絶縁膜Aにトラップされた電子が効率よくデトラップされる。このように、トラップ準位密度の異なる絶縁膜を積層することにより、デトラップパルスにより、絶縁膜Aにトラップされた電子のデトラップを効果的に行うことができることがわかる。
【0078】
以上の説明から、本実施形態のように上部絶縁層26を2層構造とし、導電性電荷蓄積層5側に電荷捕獲層26b、制御ゲート7側に電荷捕獲層26cと比べて電子トラップ準位密度の小さいブロック層26cを有する構造をとることにより、書き込み時に上部絶縁層26にトラップされた電子についての第1のデトラップパルスによるデトラップを効果的に行うことができることがわかる。
【0079】
(第3の実施形態)
図5は、本発明の第3の実施形態に係る不揮発性半導体記憶素子を示す断面図である。
【0080】
以下、図面を参照して本発明の実施の形態を説明する。
【0081】
この第3の実施形態にかかる不揮発性半導体記憶素子の構造は、第1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型の半導体基板1のソース領域2とドレイン領域3間の領域がチャネル領域となる。
【0082】
p−型半導体基板1上には、トンネル絶縁膜4、非導電性電荷蓄積層35、上部絶縁層36、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、非導電性電荷蓄積層35、制御ゲート7の膜厚は、それぞれ、例えば、2〜10nm、2〜20nm、5〜100nmで形成される。また、上部絶縁層36はブロック層36c、電荷捕獲層36b、透過絶縁層36aの3層構造からなり、非導電性電荷蓄積層35上にブロック層36c、電荷捕獲層36b、透過絶縁層36aが順に積層された構造をとる。ここで、例えば、ブロック層36c、電荷捕獲層36b、透過絶縁層36aの膜厚は、それぞれ、例えば、4〜20nm、1〜5nm、0.5〜4nmで形成される。
【0083】
以下では、上部絶縁層36、即ち、ブロック層36c、電荷捕獲層36b、透過絶縁層36aの材料について説明する。
【0084】
ブロック層36c、電荷捕獲層36b及び透過絶縁層36aの材料は、第1の実施形態に示した材料と同一の材料を用いることができる。
【0085】
次に、ブロック層36c、電荷捕獲層36b、透過絶縁層36aの好ましい材料の組み合わせについて説明する。
【0086】
ブロック層36c、電荷捕獲層36b、透過絶縁層36aの好ましい材料の組み合わせについて説明する。ブロック層36c、電荷捕獲層36b、透過絶縁層36aの好ましい材料の組み合わせとして、ブロック層36c /電荷捕獲層36b /透過絶縁層36aのように以下に示す。例えば、Al2O3/SiN/ SiO2、Al2O3/HfAlO/ SiO2、Al2O3/ Zr AlO/ SiO2、Al2O3/ TiAlO/ SiO2、Al2O3/ HfSiO/ SiO2、Al2O3/ ZrSiO/ SiO2、である。また、上記組み合わせについて、SiO2をSiONに変更したもの、Al2O3をSiO2に変更したもの、SiO2をAl2O3に変更したものも用いることができる。
【0087】
また、透過絶縁層36aは、ブロック層36cに対してリーク電流が大きいことが好ましい。透過絶縁層36aのリーク電流が、ブロック層36cのリーク電流に比べて大きくするために、透過絶縁層36aは、ブロック層36cと比べて、膜厚を小さくする、誘電率の小さい材料を用いる、又は膜厚が小さくかつ誘電率の小さい材料を用いる。特に、透過絶縁層36aは、ブロック層36cの膜厚に対してリーク電流を大きくするために、透過絶縁層36aの膜厚が、ブロック層36cの膜厚と比べて、小さいことが好ましい。
【0088】
また、上部絶縁層36に関して、以下の関係式を満たすことが好ましい。待機中に、電荷捕獲層36bに電荷がトラップされることを抑制し、消去動作時には電子を効果的に捕獲するためである。
【0089】
0<φ-ψ≦ (EOT1+EOT2)/(EOTtotal)×Verase (式11)
ここで、EOT1,EOT2,はそれぞれ透過絶縁層36a、電荷捕獲層36bの酸化膜換算膜厚である。また、EOTtotalは、トンネル絶縁膜4、非導電性電荷蓄積層35、上部絶縁層36の酸化膜換算膜厚の総和である。また、Veraseは、消去動作時の半導体基板1と制御ゲート7の電位差である。また、φ、ψは、それぞれ、制御ゲート7の仕事関数、真空準位を基準とした電荷捕獲層36bのトラップ準位を示す。
【0090】
次に、待機中に、電荷捕獲層36bに電荷がトラップされることを抑制し、消去動作時には電子を捕獲するために、上部絶縁層36に関して、上記(式11)の関係式を満たすことが好ましい理由について説明する。
【0091】
待機中に、電荷捕獲層36bに電荷がトラップされることを抑制するためには、待機中に、制御ゲート7のフェルミ準位が電荷捕獲層36bのトラップ準位より低エネルギー側に位置することが好ましい。従って、待機中に、電荷捕獲層36bに電荷がトラップされることを抑制するためには、制御ゲート7の仕事関数をφ、真空準位を基準とした電荷捕獲層36bのトラップ準位をψとするとき、以下の関係式を満たすことが好ましい。
【0092】
0<φ-ψ (式12)
一方、消去動作時においては電子を電荷捕獲層36のトラップ準位に捕獲する必要があるために、消去動作時においては、制御ゲート7の仕事関数が、電荷捕獲層36bのトラップ準位を上回ることが好ましい。したがって、消去バイアスにおける電荷捕獲層36bのトラップ準位の電圧降下の最大値をVfとするとき、以下の関係式を満たすことが好ましい。
【0093】
φ-(ψ+Vf)≦0 (式13)
ここで、消去バイアスによる電荷捕獲層36bのトラップ準位の電圧降下の最大値Vfは、消去動作時のチャネル領域と制御ゲート7の電位差をVeraseとするとき、以下の関係式で与えられる。
【0094】
Vf=(EOT1+EOT2)/ (EOTtotal)×Verase (式14)
(式12)、(式13)、(式14)より、
0<φ-ψ≦(EOT1+EOT2)/(EOTtotal)×Verase (式15)
となる。
【0095】
以上より、待機中に、電荷捕獲層36bに電荷がトラップされることを抑制するために、上部絶縁層36に関して、上記(式11)の関係式を満たすことが好ましいことがわかる。
【0096】
また、制御ゲート7がポリシリコンからなる場合、「電子親和力」が上記「仕事関数」に相当し、同様の関係式を用いることができる。
【0097】
次に、図6を参照して、本実施形態の不揮発性半導体記憶素子の製造プロセスを説明する。図6は、本実施形態の不揮発性半導体記憶素子の製造プロセスを示す工程断面図である。
【0098】
まず、図6(a)に示されるように、第1の実施形態と同様にして、p−型半導体基板1表面内にn+型のソース領域2及びドレイン領域3を形成する。次に、p−型半導体基板1の上面全面にトンネル絶縁膜4となる絶縁膜を形成する。この絶縁膜としては、例えば、熱酸化によりシリコン酸化膜を形成する。このシリコン酸化膜は、例えば、2〜10nmの膜厚で形成される。次に、このシリコン酸化膜上に、例えば、窒化シリコンをCVD法により堆積し、非導電型電荷蓄積層35となる窒化シリコン膜を形成する。前記窒化シリコン膜は、例えば、2〜20nmに形成する。次に、前記窒化シリコン膜上に、例えば、CVD法によりSiO2を堆積し、ブロック層36cとなるSiO2膜を形成する。次に、前記ブロック層36c上に、例えば、CVD法によりSiNを堆積し、電荷捕獲層36bとなるSiN膜を形成する。次に、上記電荷捕獲層36b上に、例えば、CVD法によりSiO2を堆積し、透過絶縁層36aとなるSiO2膜を形成する。これらの膜は、第1の実施形態と同様に成膜条件によってトラップ準位を増減させることができる。第1の実施形態と同様に、電荷捕獲層36bの成膜時には、成膜温度を下げることによって、トラップ準位密度を増大させることも可能である。次に、例えばCVD法によりポリシリコンを堆積し、ポリシリコン膜を形成する。このポリシリコン膜の膜厚は、例えば、5〜100nmで形成される。
【0099】
次に、図6(b)に示されるように、シリコン酸化膜、シリコン窒化膜、SiO2膜、SiN膜、ポリシリコン膜により形成された積層構造について、リソグラフィを行うことにより、ソース領域2及びドレイン領域3を部分的に露出させる。その結果、シリコン酸化膜により形成されるトンネル絶縁膜4、シリコン窒化膜により形成される非導電性電荷蓄積層35、SiO2膜により形成されるブロック層36c、SiN膜により形成される電荷捕獲層36b、SiO2により形成される上部絶縁層36、ポリシリコンにより形成される制御ゲート7の順に積層された積層構造が形成される。以上の製造プロセスによって、図5に示された第3の実施形態の不揮発性半導体記憶素子を形成する。
【0100】
次に、第3の実施形態にかかる不揮発性半導体記憶素子の消去動作方法を説明する。消去時には、制御ゲート7が半導体基板1に対して負電圧となるよう電圧を印加し、前記半導体基板1から非導電型電荷蓄積層35へ正孔を注入する。この消去時の制御ゲート7と半導体基板1の間に印加する電圧の絶対値は、酸化膜換算電界として0MVを上回り、25MV/cm以下であり、時間は、1n秒から10m秒の範囲とする。より好ましくは酸化膜換算電界が10MV/cm〜 25MV/cmの範囲にあり、時間は1n秒から0.1m秒の範囲とする。
【0101】
この時、制御ゲート7から電荷捕獲層36bに電子が注入・捕獲される。上部絶縁層36が電子を捕獲することで、制御ゲート7から上部絶縁層36を透過するリーク電流を抑制することができる。消去時に上部絶縁層36に電子を捕獲することから、上記動作を消去トラップパルスとする。次に、上記電圧と極性の異なる第1のデトラップパルスを印加する。この時、第1のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方が消去時における動作電圧よりも小さいことを特徴とする。又、第1のデトラップパルスは、酸化膜換算電界が0MVを上回り、10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。第1のデトラップパルスを印加することにより、消去トラップパルス時に上部絶縁層36に捕獲された電子を制御ゲートに放出することができる。ここで、本実施形態においては、上部絶縁層36をブロック層36c、電荷捕獲層36b、透過絶縁層36aの積層構造とし、透過絶縁層36aをブロック層36cに対して高リークとすることで、上記第1のデトラップパルスによる上部絶縁層36から制御ゲート7への電子の放出を効率的に行うことができる。上部絶縁層36から制御ゲート7への電子の放出を効果的に行うことができる原理については、第1の実施形態において説明したことと同様である。即ち、第1のデトラップパルス時に、透過絶縁層36aが高リークであるために、電荷捕獲層36bから透過絶縁層36aを介した制御ゲート7への電子の放出が効果的にできる一方で、ブロック層36cが低リークであるために、非導電性電荷蓄積層35からブロック層36cを介した電荷捕獲層36bへの電子注入を抑制することができるためである。
【0102】
この第1のデトラップパルス印加時には、電荷捕獲層36bに、過剰に正孔が捕獲されることがある。過剰に捕獲された正孔が待機時に放出されると、閾値変化を引き起こし、信頼性を低下させる。このため、必要に応じて、第1のデトラップパルスを印加後、消去トラップパルスと同じ極性である第2のデトラップパルスを印加する。第2のデトラップパルスを印加することにより、上部絶縁層36に電子を注入し、第1の上部絶縁層36中の過剰な正孔を相殺することができる。この時、上部絶縁層36に注入される電子量は消去トラップパルスに比べて小さい必要がある。よって、第2のデトラップパルスは、電圧の絶対値、印加時間の少なくとも一方は消去トラップパルスよりも小さい必要がある。又、第2のデトラップパルスは、酸化膜換算電界が10MV/cm以下で、時間は1n秒から0.1m秒の範囲とすることがより好ましい。
【0103】
以上の動作により、本実施形態にかかる不揮発性半導体記憶素子の上部絶縁層36のデータ保持時の電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。特に、上記で説明したとおり、本実施形態においては、上部絶縁層36をブロック層36c、電荷捕獲層36b、透過絶縁層36aの積層構造とし、3層構造とし、透過絶縁層36aをブロック層36cに対して高リークとすることで、上記第1のデトラップパルスによる上部絶縁層36から制御ゲート7への電子の放出を効率的に行うことができる。
【0104】
また、以上の動作により、本実施形態にかかる不揮発性半導体記憶素子によれば、消去時に電荷捕獲層36bに電子がトラップされることにより、上部絶縁層36にかかる電界を弱め、トンネル絶縁膜4と非導電型電荷蓄積層35にかかる電界を強める。この結果、非導電性電荷蓄積層35から半導体基板1への電子の放出、半導体基板1から非導電性電荷蓄積層35への正孔の注入を効率的に行うことができる。また、電荷捕獲層36bに電子がトラップされることにより、制御ゲートから電荷捕獲層36bにかけての絶縁膜の電子障壁を増大させることができる。これにより、消去動作速度の向上及び動作電圧の低減が可能となる。特に、本実施形態にかかる上部絶縁層36は、透過絶縁層36aが、ブロック層36cに比べて、膜厚が薄いため、透過絶縁層36aは、ブロック層36cに比べてリーク電流が大きい。従って、消去トラップパルス印加時には、透過絶縁層36aが、ブロック層36cと比べて電流を良く通すため、トラップ準位密度が高い電荷捕獲層36bに多くの電子がトラップされるため、効果的に電荷捕獲層36bに電子がトラップされることとなる。
【0105】
また、ブロック層36cは、書き込み動作、消去動作、及び保持中における非導電性電荷蓄積層35と電荷捕獲層36b間の電荷移動を抑える働きがある。
【0106】
また、本実施形態では、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層36bに注入された正孔を相殺することができる。この動作により、データ保持時の、電荷捕獲層36bからの正孔放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0107】
(第4の実施形態)
図7は、本発明の第4の実施形態に係る不揮発性半導体記憶素子を示す断面図である。
【0108】
本実施形態に係る不揮発性半導体記憶素子は、上部絶縁層46をブロック層46cと電荷捕獲層46bの2構造とした点で、第3の実施形態の上部絶縁層36がブロック層36cと電荷捕獲層36bと透過絶縁層36aとの3層構造としたこととが異なり、それ以外の構成は同じである。
【0109】
即ち、本実施形態にかかる不揮発性半導体記憶素子の構造は、1導電型、例えば、p−型半導体基板1内に、互いに離間されて形成された第2導電型、例えば、n+型のソース領域2及びドレイン領域3が形成されている。そして、p−型半導体基板1表面のチャネル領域上には、トンネル絶縁膜4、非導電性電荷蓄積層35、上部絶縁層46、制御ゲート7が積層して形成された構造を有している。ここで、トンネル絶縁膜4、非導電性電荷蓄積層35、制御ゲート7の膜厚は、それぞれ、例えば、2〜10nm、2〜20nm、5〜100nmで形成される。また、上部絶縁層46は2層の構造からなり、非導電性電荷蓄積層35上にブロック層46c、電荷捕獲層46bが順に積層された構造をとる。ここで、ブロック層46c、電荷捕獲層46bの膜厚は、それぞれ、例えば、4〜20nm、1〜5nmで形成される。
【0110】
以下では、上部絶縁層46、即ち、ブロック層46c及び電荷捕獲層46bの材料について説明する。ブロック層46cの材料は、トラップ準位密度が、電荷捕獲層46bのトラップ準位密度と比べて小さい材料を用いる。ブロック層46c及び電荷捕獲層46bの材料は、第1の実施形態に示した材料と同一の材料を用いることができる。
【0111】
次に、ブロック層46c、電荷捕獲層46bの好ましい材料の組み合わせについて説明する。ブロック層46c、電荷捕獲層46bの好ましい材料の組み合わせとして、ブロック層46c/電荷捕獲層46bのように以下に示す。例えば、Al2O3/SiN、Al2O3/HfAlO、Al2O3/ Zr AlO、Al2O3/ TiAlO、Al2O3/ HfSiO、Al2O3/ ZrSiOである。また、上記組み合わせについて、SiO2をSiONもしくはSiNに変更したもの、Al2O3をSiO2に変更したもの、SiO2をAl2O3に変更したものも用いることができる。
【0112】
また、上部絶縁層46に関して、待機中に電荷捕獲層46bに電荷がトラップされることを抑制し、消去動作時において効果的に電荷をトラップするために、以下の関係式を満たすことが好ましい。下記関係式は、第3の実施形態で、EOT1=0を代入することにより導くことができる。
【0113】
0<φ-ψ≦(EOT2)/(EOTtotal)×Verase (式16)
なお、本実施形態の不揮発性半導体記憶素子の製造プロセスは、電荷捕獲層46b上に制御ゲート7を形成し、電荷捕獲層46b上に透過絶縁層を形成しない点で第3の実施形態の製造プロセスと異なる以外は同じである。
【0114】
次に、第4の実施形態にかかる不揮発性半導体記憶素子の消去方法及び上部絶縁層46から電子をデトラップする方法について説明する。消去方法及びデトラップする方法は第3の実施形態と同様である。本実施形態においては、上部絶縁層46を2層構造とし、非導電性電荷蓄積層35側にブロック層46c、制御ゲート7側にブロック層46cと比べて電荷トラップ準位密度の大きい電荷捕獲層46bを有する構造をとっている。本実施形態においては、第1のデトラップパルスにより、上部絶縁層46から効果的に電荷を放出することができる。上部絶縁層46から効果的に電荷を放出することができる原理は、第2の実施形態で説明したことと同様である。即ち、本実施形態に係る構造を取ることにより、消去トラップパルス印加時には制御ゲート7から上部絶縁層46に容易に電子を注入できる一方で、デトラップパルス印加時には非導電性電荷蓄積層35から上部絶縁層46への電荷の移動を抑制することができる。その結果、消去時に上部絶縁層46にトラップされた電子についての第1のデトラップパルスによるデトラップを効果的に行うことができる。
【0115】
以上のように本実施形態によれば、上部絶縁層46を2層構造とし、非導電性電荷蓄積層35側にブロック層46c、制御ゲート7側にブロック層46cと比べて電子トラップ準位密度の大きい電荷捕獲層46bを有する構造をとることにより、消去時に上部絶縁層46にトラップされた電子についての第1のデトラップパルスによるデトラップを効果的に行うことができる。従って、データ保持時に、不揮発性半導体記憶素子の上部絶縁層46による電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0116】
また、本実施形態では、第1のデトラップパルスの印加後、第1のデトラップパルスと異なる極性の第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、電荷捕獲層46bに注入された正孔を制御ゲート7側にデトラップすることができ、データ保持時の、上部絶縁層46による正孔の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制し、不揮発性半導体記憶素子の信頼性を向上させることができる。
【0117】
また、本実施形態によれば、消去時に電荷捕獲層46bに電子がトラップされることにより、上部絶縁層46にかかる電界を弱め、トンネル絶縁膜4と非導電性電荷蓄積層35にかかる電界を強める。この結果、非導電性電荷蓄積層35から半導体基板1への電子の放出、半導体基板1から非導電性電荷蓄積層35への正孔の注入を効率的に行うことができ、消去動作速度の向上及び動作電圧の低減が可能となる。
【0118】
(第5の実施形態)
図8は、本発明の第5の実施形態に係る不揮発性半導体記憶装置にかかるNAND型フラッシュメモリを示すブロック図である。図8に示されるように、本実施形態にかかる不揮発性半導体記憶装置は、例えば、第1の実施形態にかかる不揮発性半導体記憶素子が配列されて形成されたメモリセルアレイ51と、前記不揮発性半導体記憶素子にデータが書き込まれた後に、デトラップパルスをメモリセルの制御ゲート7に供給して、上部絶縁層6から電荷を引き抜くデトラップパルス供給回路59とを具備したことを特徴とする。
【0119】
図8に示されるように、本実施形態にかかる不揮発性半導体記憶装置にかかるNAND型フラッシュメモリは、メモリセルアレイ51、ロウデコーダ52、カラムデコーダ53、カラムセレクタ54、センスアンプ&ラッチ回路55、読み出し出力回路56、書き込み入力回路57、動作モードに応じて所要の書き込み/消去用の電圧やパルス信号を供給する書き込み/消去制御回路58、及び、デトラップパルス供給回路59により形成される。なお、デトラップパルス供給回路59は、書き込み/消去制御回路58内に形成してもよい。
【0120】
デトラップパルス供給回路59は、メモリセルに電圧を印加することにより第1の極性の電荷を半導体基板1から導電性電荷蓄積層5に注入することによりデータの書き込みをした後、不揮発性半導体記憶素子の制御ゲート7と半導体基板1の間に、書き込み時に印加した電圧と異なる極性の電圧を印加し、書き込み時に上部絶縁層6にトラップされた第1の極性の電荷を上部絶縁層6から放出させるデトラップパルスを供給する回路である。また、デトラップパルス供給回路59は、前記デトラップパルスを印加後、更に、第2のデトラップパルスを印加する回路としても良い。第2のデトラップパルスは、書き込み時の電圧と同じ極性の電圧であり、第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、トラップされた正孔が注入された上部絶縁層6に電子を注入することにより、過剰な正孔を相殺することができる。
【0121】
次に、図8中のメモリセルアレイ51について説明する。図9は、メモリセルアレイ51の一部のパターン平面図である。メモリセルアレイ51を構成するメモリは、第1の実施形態にかかる不揮発性半導体装置で形成されることが本実施形態の特徴である。なお、図9ではビット線を省略している。図10は図9に示したメモリセルアレイ51の等価回路図である。図9および図10に示すメモリセルアレイにおいて、各NANDセルユニット60は、直列接続されたセルトランジスタM1〜M8と、これらのセルトランジスタの両端部にそれぞれ配置された選択トランジスタS1、S2とを含んでいる。選択トランジスタS1、S2の各ゲートには、対応して選択ゲート線SG1、SG2が接続されており、メモリセルM1〜M8の各制御ゲート7には、対応して制御ゲート7線(ワード線)CG1〜CG8が接続されている。また、各NANDセルユニット60の選択トランジスタS1のドレインには対応してビット線BL1、BL2、・・・が接続され、選択トラジスタS2のソースにはソース線SLが接続されている。ここでは、セルトランジスタが8個直列接続された場合について示しているが、セルトランジスタの数は8個に限定されるものではなく、例えば、16個や32個でもよい。
【0122】
本実施形態に係る不揮発性半導体記憶装置にかかる書き込み方法及びデトラップする方法は第1の実施形態と同様である。
【0123】
また、本実施形態に係る不揮発性半導体記憶装置によれば、第1の実施形態と同様の効果を達成することができる。
【0124】
尚、本実施形態においては、第1の実施形態に係る不揮発性半導体記憶素子が配列されたメモリセルアレイについて説明したが、第2乃至第4の実施形態に係る不揮発性半導体記憶素子が配列されたメモリセルアレイについても適用できる。以下では、第3、又は第4の実施形態に係る不揮発性半導体記憶素子が配列されたメモリセルアレイを用いた場合のデトラップパルス供給回路について説明する。デトラップパルス供給回路は、不揮発性半導体記憶素子に電圧を印加することにより第1の極性の電荷を非導電性電荷蓄積層35から半導体基板1へ放出することによりデータを消去後、不揮発性半導体記憶素子の制御ゲート7に、消去時に印加した電圧と異なる極性の電圧を印加し、消去時に上部絶縁層36にトラップされた第1の極性の電荷を上部絶縁層36から放出させるデトラップパルスを供給する回路である。また、デトラップパルス供給回路は、前記デトラップパルスを印加後、更に、第2のデトラップパルスを印加する回路としても良い。第2のデトラップパルスは、消去時の電圧と同じ極性の電圧であり、第2のデトラップパルスを印加することにより、第1のデトラップパルス印加時に、トラップされた正孔が注入された上部絶縁層36から正孔をデトラップすることができる。
【0125】
なお、本発明は上記した第1〜第5の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々、変形して実施できる。また、上記した実施形態を適宜組み合わせてもよい。例えば、上述の実施形態に開示される全構成要素からいくつかの構成要素を削除しても良い。
【0126】
尚、第1〜第5の実施形態においては、上部絶縁層について2層及び3層の場合について示した。しかしながら、上部絶縁層は、2層及び3層に限られない。例えば、上部絶縁層は、4層以上であっても良い。
【0127】
また、上部絶縁層を1層で形成してもよい。上部絶縁層が1層の場合として、例えば、電荷トラップ準位密度を膜厚方向に対して連続的に変化させた構造で形成する構成をとることができる。例えば、電荷トラップ準位密度を導電性電荷蓄積層5から制御ゲート7側に向かうに従って、膜厚方向に連続的に小さくさせるためには、導電性電荷蓄積層5から制御ゲート7側に向かうに従って、上部絶縁層の構成元素の組成比を化学量論比からの差異を小さくしていくことにより形成することができる。このような構造を取ることにより、第1のデトラップパルス印加時に上部絶縁層から導電性電荷蓄積層5へ放出される電子の量と比べて、制御ゲート7から上部絶縁層へ注入される電子の量が小さい構造となる。その結果、書き込み時に上部絶縁層にトラップされた電子のデトラップを、第1のデトラップパルスにより効果的に行うことができる。従って、データ保持時に、不揮発性半導体記憶素子の上部絶縁層による電荷の放出を防ぎ、不揮発性半導体記憶素子のデータ保持中の閾値変化を抑制することができる。
【0128】
また、第1の〜第5の実施形態においては、電気的に書き込み消去を行う不揮発性半導体記憶素子、特にNAND型フラッシュメモリについて示した。しかしながら、本発明は、NOR型、AND型、DINOR型の不揮発性半導体記憶素子、NOR型とNAND型の長所を融合したNANO型フラッシュメモリ、及び1つの記憶素子が2つの選択トランジスタに挟み込まれた構造を有する3Tr-NAND型不揮発性半導体記憶素子等にも適用可能である。
【0129】
また、第1〜第5の実施形態において、具体的形状、具体的大きさ、具体的材料を示したが、実施形態に示された形状、大きさ、材料は、1例にすぎず、本発明の効果を発揮でき、要旨を逸脱しない範囲で、他の形状、大きさ、材料により形成しても良い。
【0130】
例えば、第1〜第5の実施形態においては、積層構造をSi基板上に設けた。しかしながら、Si基板上に積層構造を形成する必要はない。例えば、積層構造を、Si基板上に形成されたウェル上、SiGe基板上、Ge基板上、SiGeC基板、絶縁膜上薄膜半導体が形成されたSOI(silicon on insulator)基板、SGOT(silicon−gelmaniumu on insulator)基板又はこれらの基板上に形成されたウェル上へ形成することも可能である。
【0131】
また、第1〜第5の実施形態においては、チャネルが平坦な構造を示した。しかしながら、必ずしも、チャネルが平坦である必要はない。例えば、FIN構造に代表されるようなチャネル部分を立体的な構造に形成することも可能である。
【0132】
また、第1〜第5の実施形態においては、素子の配列を平面上に限定した。しかしながら、必ずしも、素子の配列は平面である必要はない。例えば、素子の配列として、積層構造、縦型構造としてもよい。
【0133】
本実施形態における動作バイアスの符号は全てp型基板上のnチャネルトランジスタを仮定したものであるが、n基板に対しても本発明は有効である。n基板を用いる場合は、動作時のバイアスの符号をすべて反対にして読み替えれば良い。
【0134】
また、第1〜第5の実施形態においては、ソース領域2及びドレイン領域3がn型の場合について示した。しかしながら、ソース領域2及びドレイン領域3はp型であってもよい。又、ソース領域2及びドレイン領域3は、金属を含む導電領域であっても良い。例えば、金属を含む導電領域としては、金属、金属シリサイドがある。金属シリサイドとしては、例えば、ニッケルシリサイド、コバルトシリサイドがある。
【図面の簡単な説明】
【0135】
【図1】本発明の第1の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図2】本発明の第1の実施形態に係る不揮発性半導体記憶素子の製造方法を示す工程断面図。
【図3】本発明の第2の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図4】本発明の第2の実施形態における、MIMキャパシタに関するバンドダイアグラムの模式図。
【図5】本発明の第3の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図6】本発明の第3の実施形態に係る不揮発性半導体記憶素子の製造方法を示す工程断面図。
【図7】本発明の第4の実施形態に係る不揮発性半導体記憶素子の素子構造を示す断面図。
【図8】本発明の第5の実施形態に係る不揮発性半導体記憶装置にかかるNAND型フラッシュメモリを示すブロック図
【図9】本発明の第5の実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの一部のパターン平面図。
【図10】本発明の第5の実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの等価回路図。
【符号の説明】
【0136】
1・・・p−型半導体基板
2・・・n+型ソース領域
3・・・n+型ドレイン領域
4・・・トンネル絶縁膜
5・・・導電性電荷蓄積層
6、26、36、46・・・上部絶縁層
6a、36a・・・透過絶縁層
6b、26b、36b、46b・・・電荷捕獲層
6c、26c、36c、46c・・・ブロック層
7・・・制御ゲート
35・・・非導電性電荷蓄積層
51・・・メモリセルアレイ
52・・・ロウデコーダ
53・・・カラムデコーダ
54・・・カラムセレクタ
55・・・センスアンプ&ラッチ回路
56・・・読み出し出力回路
57・・・書き込み入力回路
58・・・書き込み/制御回路
59・・・デトラップパルス供給回路
60・・・NANDセルユニット
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板の表面内に、チャネル領域を挟んで互いに離間して設けられたソース領域及びドレイン領域と、
前記チャネル領域上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられた、データを記憶する電荷蓄積層と、
前記電荷蓄積層上に設けられた第2の絶縁膜と、
前記第2の絶縁膜上に設けられた制御ゲートとを備え、
前記第2の絶縁膜は、第1絶縁層と第2絶縁層とを含む積層構造であり、
前記第1絶縁層のトラップ準位密度が、前記第2絶縁層のトラップ準位密度と比べて大きいことを特徴とする不揮発性半導体記憶素子。
【請求項2】
前記第2絶縁層は、SiO2膜、SiON膜、SiN膜、Al2O3膜、LaAlSiO膜、又はこれらの膜を積層した膜を含むことを特徴とする請求項1記載の不揮発性半導体記憶素子。
【請求項3】
前記第1絶縁層は、前記第2絶縁層と同一構成元素から成る膜を含み、かつ、前記第1絶縁層の構成元素の組成比が、前記第2絶縁層の構成元素の組成比と比べて化学量論比との差異が大きい組成比であることを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項4】
前記第1絶縁層は、SiN膜を含むことを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項5】
前記第1絶縁層は、前記第2絶縁層の構成元素及びHfを含む膜であることを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項6】
前記第1絶縁層は、前記第2絶縁層の構成元素及びZrを含む膜であることを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項7】
前記第1絶縁層は、Ti、Y、Zr、若しくはHfの酸化物、窒化物、又は酸窒化物からなる膜を含むことを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項8】
前記積層構造は、更に前記第3絶縁層を備え、
前記第3絶縁層と前記第2絶縁層との間に前記第1絶縁層が設けられていることを特徴とする請求項1乃至請求項7いずれか1項記載の不揮発性半導体記憶素子。
【請求項9】
前記第3絶縁層の膜厚は、前記第2絶縁層の膜厚と比べて薄いことを特徴とする請求項8記載の不揮発性半導体記憶素子。
【請求項10】
前記第3絶縁層のトラップ準位密度は、前記第1絶縁層のトラップ準位密度と比べて小さいことを特徴とする請求項9記載の不揮発性半導体記憶素子。
【請求項11】
前記第3絶縁層は、前記第1絶縁層と同一構成元素から成る膜を含み、かつ、前記第3絶縁層の構成元素の組成比が、前記第1絶縁層の構成元素の組成比と比べて化学量論比からの差異が小さい組成比であることを特徴とする請求項8乃至請求項10いずれか1項記載の不揮発性半導体記憶素子。
【請求項12】
前記第3の絶縁層は、前記第2の絶縁層と同一の材料から成る膜であることを特徴とする請求項8乃至請求項11いずれか1項記載の不揮発性半導体素子。
【請求項13】
前記第3絶縁層は、SiO2を含む層であることを特徴とする請求項8乃至請求項12いずれか1項記載の不揮発性半導体記憶素子。
【請求項14】
前記電荷蓄積層が導電性電荷蓄積層であり、
前記第1絶縁層は、前記第2絶縁層と、前記導電性電荷蓄積層との間に設けられることを特徴とする請求項1乃至請求項13いずれか1項記載の不揮発性半導体記憶素子。
【請求項15】
前記電荷蓄積層が非導電性電荷蓄積層であり、
前記第1絶縁層は、前記第2絶縁層と、前記制御ゲートとの間に設けられることを特徴とする請求項1乃至請求項13いずれか1項記載の不揮発性半導体記憶素子。
【請求項16】
メモリセルアレイを構成する複数の請求項1乃至請求項14いずれか1項記載の不揮発性半導体記憶素子において、
読み出し時において読み出しが行われない前記不揮発性半導体記憶素子の前記制御ゲートへ印加される電圧をVpass、
前記不揮発性半導体記憶素子の前記導電性電荷蓄積層の仕事関数あるいは電子親和力をφ、
前記不揮発性半導体記憶素子の前記第1絶縁層の真空準位を基準としたトラップ準位をψ、
前記第3絶縁層、前記第1絶縁層、前記第2絶縁層の酸化膜換算膜厚をそれぞれEOT1、EOT2、EOT3とするとき、
0<(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass
の関係を満たすことを特徴とする
不揮発性半導体記憶素子。
【請求項17】
請求項1乃至請求項13、又は請求項15いずれか1項記載の不揮発性半導体記憶素子において、
消去時における前記制御ゲートと基板間の電圧をVerase、
前記不揮発性半導体記憶素子の前記制御ゲートの仕事関数、又は電子親和力をφ、
前記不揮発性半導体記憶素子の前記第1絶縁層の真空準位を基準としたトラップ準位をψ、
前記第3絶縁層、前記第1絶縁層の酸化膜換算膜厚をそれぞれ、EOT1、EOT2、
前記第1の絶縁膜、前記非導電性電荷蓄積層、前記第2の絶縁膜の酸化膜換算膜厚の和をEOTtotalとするとき、
0<φ-ψ≦(EOT1+EOT2)/(EOTtotal)×Verase
の関係を満たすことを特徴とする
不揮発性半導体記憶素子。
【請求項18】
複数の請求項1乃至請求項14、又は請求項16いずれか1項記載の不揮発性半導体記憶素子が配列されたメモリセルアレイと、
前記導電性電荷蓄積層にデータが書き込まれた後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする
不揮発性半導体記憶装置。
【請求項19】
複数の請求項1乃至請求項13、請求項15、又は請求項17いずれか1項記載の不揮発性半導体記憶素子が配列されたメモリセルアレイと、
前記非導電性電荷蓄積層からデータを消去後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする
不揮発性半導体記憶装置。
【請求項20】
請求項1乃至請求項14、又は請求項16いずれか1項記載の不揮発性半導体記憶素子の動作方法であって、
前記制御ゲートと前記半導体基板間に第2の極性の電圧を印加することにより前記第2の極性とは逆の極性の第1の極性の電荷を半導体基板から導電性電荷蓄積層に注入するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、
前記制御ゲートと前記半導体基板間に、第1の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記導電性電荷蓄積層へ放出する工程と
を有することを特徴とする
不揮発性半導体記憶素子の動作方法。
【請求項21】
請求項1乃至請求項13、請求項15、又は請求項17いずれか1項記載の不揮発性半導体記憶素子の動作方法であって、
前記制御ゲートと前記半導体基板間に第1の極性の電圧を印加することにより第1の極性の電荷を前記非導電性電荷蓄積層から前記半導体基板へ放出するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、
前記制御ゲートと前記半導体基板間に、前記第1の極性とは逆の極性の第2の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記制御ゲートへ放出する工程と
を有することを特徴とする不揮発性半導体記憶素子の動作方法。
【請求項1】
半導体基板と、
前記半導体基板の表面内に、チャネル領域を挟んで互いに離間して設けられたソース領域及びドレイン領域と、
前記チャネル領域上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられた、データを記憶する電荷蓄積層と、
前記電荷蓄積層上に設けられた第2の絶縁膜と、
前記第2の絶縁膜上に設けられた制御ゲートとを備え、
前記第2の絶縁膜は、第1絶縁層と第2絶縁層とを含む積層構造であり、
前記第1絶縁層のトラップ準位密度が、前記第2絶縁層のトラップ準位密度と比べて大きいことを特徴とする不揮発性半導体記憶素子。
【請求項2】
前記第2絶縁層は、SiO2膜、SiON膜、SiN膜、Al2O3膜、LaAlSiO膜、又はこれらの膜を積層した膜を含むことを特徴とする請求項1記載の不揮発性半導体記憶素子。
【請求項3】
前記第1絶縁層は、前記第2絶縁層と同一構成元素から成る膜を含み、かつ、前記第1絶縁層の構成元素の組成比が、前記第2絶縁層の構成元素の組成比と比べて化学量論比との差異が大きい組成比であることを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項4】
前記第1絶縁層は、SiN膜を含むことを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項5】
前記第1絶縁層は、前記第2絶縁層の構成元素及びHfを含む膜であることを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項6】
前記第1絶縁層は、前記第2絶縁層の構成元素及びZrを含む膜であることを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項7】
前記第1絶縁層は、Ti、Y、Zr、若しくはHfの酸化物、窒化物、又は酸窒化物からなる膜を含むことを特徴とする請求項1、又は請求項2記載の不揮発性半導体記憶素子。
【請求項8】
前記積層構造は、更に前記第3絶縁層を備え、
前記第3絶縁層と前記第2絶縁層との間に前記第1絶縁層が設けられていることを特徴とする請求項1乃至請求項7いずれか1項記載の不揮発性半導体記憶素子。
【請求項9】
前記第3絶縁層の膜厚は、前記第2絶縁層の膜厚と比べて薄いことを特徴とする請求項8記載の不揮発性半導体記憶素子。
【請求項10】
前記第3絶縁層のトラップ準位密度は、前記第1絶縁層のトラップ準位密度と比べて小さいことを特徴とする請求項9記載の不揮発性半導体記憶素子。
【請求項11】
前記第3絶縁層は、前記第1絶縁層と同一構成元素から成る膜を含み、かつ、前記第3絶縁層の構成元素の組成比が、前記第1絶縁層の構成元素の組成比と比べて化学量論比からの差異が小さい組成比であることを特徴とする請求項8乃至請求項10いずれか1項記載の不揮発性半導体記憶素子。
【請求項12】
前記第3の絶縁層は、前記第2の絶縁層と同一の材料から成る膜であることを特徴とする請求項8乃至請求項11いずれか1項記載の不揮発性半導体素子。
【請求項13】
前記第3絶縁層は、SiO2を含む層であることを特徴とする請求項8乃至請求項12いずれか1項記載の不揮発性半導体記憶素子。
【請求項14】
前記電荷蓄積層が導電性電荷蓄積層であり、
前記第1絶縁層は、前記第2絶縁層と、前記導電性電荷蓄積層との間に設けられることを特徴とする請求項1乃至請求項13いずれか1項記載の不揮発性半導体記憶素子。
【請求項15】
前記電荷蓄積層が非導電性電荷蓄積層であり、
前記第1絶縁層は、前記第2絶縁層と、前記制御ゲートとの間に設けられることを特徴とする請求項1乃至請求項13いずれか1項記載の不揮発性半導体記憶素子。
【請求項16】
メモリセルアレイを構成する複数の請求項1乃至請求項14いずれか1項記載の不揮発性半導体記憶素子において、
読み出し時において読み出しが行われない前記不揮発性半導体記憶素子の前記制御ゲートへ印加される電圧をVpass、
前記不揮発性半導体記憶素子の前記導電性電荷蓄積層の仕事関数あるいは電子親和力をφ、
前記不揮発性半導体記憶素子の前記第1絶縁層の真空準位を基準としたトラップ準位をψ、
前記第3絶縁層、前記第1絶縁層、前記第2絶縁層の酸化膜換算膜厚をそれぞれEOT1、EOT2、EOT3とするとき、
0<(EOT1+EOT2)/(EOT1+EOT2+EOT3)<(φ-ψ)/Vpass
の関係を満たすことを特徴とする
不揮発性半導体記憶素子。
【請求項17】
請求項1乃至請求項13、又は請求項15いずれか1項記載の不揮発性半導体記憶素子において、
消去時における前記制御ゲートと基板間の電圧をVerase、
前記不揮発性半導体記憶素子の前記制御ゲートの仕事関数、又は電子親和力をφ、
前記不揮発性半導体記憶素子の前記第1絶縁層の真空準位を基準としたトラップ準位をψ、
前記第3絶縁層、前記第1絶縁層の酸化膜換算膜厚をそれぞれ、EOT1、EOT2、
前記第1の絶縁膜、前記非導電性電荷蓄積層、前記第2の絶縁膜の酸化膜換算膜厚の和をEOTtotalとするとき、
0<φ-ψ≦(EOT1+EOT2)/(EOTtotal)×Verase
の関係を満たすことを特徴とする
不揮発性半導体記憶素子。
【請求項18】
複数の請求項1乃至請求項14、又は請求項16いずれか1項記載の不揮発性半導体記憶素子が配列されたメモリセルアレイと、
前記導電性電荷蓄積層にデータが書き込まれた後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする
不揮発性半導体記憶装置。
【請求項19】
複数の請求項1乃至請求項13、請求項15、又は請求項17いずれか1項記載の不揮発性半導体記憶素子が配列されたメモリセルアレイと、
前記非導電性電荷蓄積層からデータを消去後に、デトラップパルスを前記制御ゲートに印加して、前記第1絶縁層から電荷を引き抜くデトラップパルス供給回路とを具備することを特徴とする
不揮発性半導体記憶装置。
【請求項20】
請求項1乃至請求項14、又は請求項16いずれか1項記載の不揮発性半導体記憶素子の動作方法であって、
前記制御ゲートと前記半導体基板間に第2の極性の電圧を印加することにより前記第2の極性とは逆の極性の第1の極性の電荷を半導体基板から導電性電荷蓄積層に注入するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、
前記制御ゲートと前記半導体基板間に、第1の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記導電性電荷蓄積層へ放出する工程と
を有することを特徴とする
不揮発性半導体記憶素子の動作方法。
【請求項21】
請求項1乃至請求項13、請求項15、又は請求項17いずれか1項記載の不揮発性半導体記憶素子の動作方法であって、
前記制御ゲートと前記半導体基板間に第1の極性の電圧を印加することにより第1の極性の電荷を前記非導電性電荷蓄積層から前記半導体基板へ放出するとともに第1の極性の電荷を前記第1絶縁層にトラップさせる工程と、
前記制御ゲートと前記半導体基板間に、前記第1の極性とは逆の極性の第2の極性の電圧を印加することにより前記第1絶縁層にトラップされた第1の極性の電荷を前記第1絶縁層から前記制御ゲートへ放出する工程と
を有することを特徴とする不揮発性半導体記憶素子の動作方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2010−45074(P2010−45074A)
【公開日】平成22年2月25日(2010.2.25)
【国際特許分類】
【出願番号】特願2008−206291(P2008−206291)
【出願日】平成20年8月8日(2008.8.8)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成22年2月25日(2010.2.25)
【国際特許分類】
【出願日】平成20年8月8日(2008.8.8)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]