NAND型不揮発性半導体メモリ装置およびその製造方法
【課題】アルミニウム酸化物膜をブロック絶縁膜とする高性能なMONOS型のNAND型不揮発性半導体メモリ装置およびその製造方法を提供する。
【解決手段】半導体基板に、直列接続された複数のメモリセルトランジスタと、選択トランジスタを備えるNAND型不揮発性半導体メモリ装置である。メモリセルトランジスタは、半導体基板上の第1の絶縁膜102aと、電荷蓄積層104と、アルミニウム酸化物である第2の絶縁膜106aと、第1の制御ゲート電極108aと、第1のソース/ドレイン領域を有する。選択トランジスタは、半導体基板上の第3の絶縁膜102bと、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜106bと、第2の制御電極108bと、第2のソース/ドレイン領域を有する。
【解決手段】半導体基板に、直列接続された複数のメモリセルトランジスタと、選択トランジスタを備えるNAND型不揮発性半導体メモリ装置である。メモリセルトランジスタは、半導体基板上の第1の絶縁膜102aと、電荷蓄積層104と、アルミニウム酸化物である第2の絶縁膜106aと、第1の制御ゲート電極108aと、第1のソース/ドレイン領域を有する。選択トランジスタは、半導体基板上の第3の絶縁膜102bと、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜106bと、第2の制御電極108bと、第2のソース/ドレイン領域を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、MONOS型のメモリセルを有するNAND型不揮発性半導体メモリ装置およびその製造方法に関する。
【背景技術】
【0002】
フラッシュメモリでは、メモリ容量の大容量化に伴い、メモリセルサイズの微細化が進行している。そのため、極微細セルでは、電荷蓄積層をフローティングゲート型から電荷トラップ機能を有する絶縁膜に変更したMONOS(Metal−Oxide−Nitride−Oxide−Semiconductor)型メモリが注目されている。
【0003】
MONOS型メモリは、電荷を選択的に通過させるトンネル絶縁膜、電荷蓄積層および前記電荷蓄積層と制御ゲート電極間の電流を阻止するブロック絶縁膜が順次積層された構造を有している。そして、素子の簡略化、微細化が可能であることから、次世代メモリとして更なる微細化への検討が進められている。
【0004】
現在、MONOS型メモリを用いた極微細セル実現に向けた検討として、これまでブロック絶縁膜として用いてきたシリコン酸化膜に変わって、更に誘電率の高い材料(High−k材料)を導入する試みが検討されている。特に、アルミニウム酸化物膜はシリコン酸化膜に比べて誘電率が高く、かつ電荷保持特性において良好な性能を示すことから、次世代ブロック絶縁膜として実用化に向けた検討が行われている(例えば、非特許文献1)。
【非特許文献1】J−S.Lee, et al.,SSDM(2005)200.
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、アルミニウム酸化物膜をブロック絶縁膜とする高性能なMONOS型のNAND型不揮発性半導体メモリ装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様のNAND型不揮発性半導体メモリ装置は、半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された前記複数のメモリセルトランジスタの端部に設けられる選択トランジスタを備え、前記メモリセルトランジスタは、前記半導体基板上の第1の絶縁膜と、前記第1の絶縁膜上の電荷蓄積層と、前記電荷蓄積層上の、アルミニウム酸化物である第2の絶縁膜と、前記第2の絶縁膜上の第1の制御ゲート電極と、前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、前記選択トランジスタは、前記半導体基板上の第3の絶縁膜と、前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、前記第4の絶縁膜上の第2の制御ゲート電極と、前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とすることを特徴とする。
【0007】
本発明の一態様のNAND型不揮発性半導体メモリ装置の製造方法は、半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された複数の前記メモリセルトランジスタの端部に設けられる選択トランジスタを備え、前記メモリセルトランジスタは、前記半導体基板上の第1の絶縁膜と、前記第1の絶縁膜上の、アルミニウム酸化物である第2の絶縁膜と、前記第2の絶縁膜上の第1の制御ゲート電極と、前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、前記選択トランジスタは、前記半導体基板上の第3の絶縁膜と、前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、前記第4の絶縁膜上の第2の制御ゲート電極と、前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とすることを特徴とする。
【発明の効果】
【0008】
本発明によれば、アルミニウム酸化物膜をブロック絶縁膜とする高性能なMONOS型のNAND型不揮発性半導体メモリ装置およびその製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【0009】
NAND型不揮発性半導体メモリ装置では、メモリセルトランジスタ領域と、所望のメモリセルジスタを選択する選択トランジスタが配置される選択トランジスタ領域が設けられる。そして、作製工程数およびコスト削減のために、メモリセルトランジスタと選択トランジスタの構造をできるだけ共通化させる製造方法がとられている。直列に接続されるメモリセルトランジスタ列と選択トランジスタとの間隔は、集積度と誤書き込み等の電気的特性との兼ね合いで決められる。通常は、メモリセルトランジスタの制御ゲート電極部分と同間隔の、素子としては機能しないゲートダミーパターンを1個ないし数個介在させている。
【0010】
MONOS型メモリのブロック絶縁膜にアルミニウム酸化物膜(以下、アルミニウム酸化物膜を代表して、Al2O3膜という表記も用いる)を用いる場合、選択トランジスタ領域にはその特性上、必ずしもアルミニウム酸化物膜は必須ではない。しかし、選択除去工程の増加、合わせズレによる特性ばらつき、および最大の懸念点であるアルミニウム酸化物膜のドライエッチング加工の困難さに起因するアルミニウム酸化物膜下のゲートSiO2の電気的特性劣化、等を避けなければならない。このため、選択トランジスタ領域はメモリトランジスタ領域と同じ、電極/Al2O3/SiN/SiO2構造(MANOS)あるいはSiNを除去した電極/Al2O3/SiO2構造(MAOS)となる。
【0011】
前者の場合、電荷蓄積層であるSiNによる電荷トラップは免れず、一方、後者においてもAl2O3/SiO2界面起因の電荷トラップが発生してしまう。いずれの場合もトランジスタの閾値シフトが大きいことから、閾値制御が困難であることが問題となる。したがって、ブロッキング絶縁膜にAl2O3膜を用いた場合においても、選択トランジスタでの電荷トラップによる閾値シフトを低減させることが求められる。
【0012】
本発明の実施の形態を説明する前に、本発明の基本原理について説明する。本発明者らは、NAND型不揮発性半導体メモリ装置の選択トランジスタのゲート絶縁膜としてAl2O3/SiO2積層膜を用いた場合に、Al2O3中に4価カチオン元素あるいは5価カチオン元素あるいはNを導入することによって、電荷トラップ量が低減することを見出した。その実験事実を以下に示す。
【0013】
Al2O3/SiO2積層膜への他元素添加による、電荷トラップ低減の有効性を示す要素実験として、まず、4価元素であるSiによる影響を調査した。最初に、現状のMAOS(Mo電極/Al2O3/SiO2/Si)キャパシタのトラップ電荷密度を調べるために、SiO2膜厚を固定して、Al2O3膜厚のみを変化させた試料の、電荷トラップ量と膜厚の関係を調査した。この際、600℃および1000℃の熱処理による影響を合わせて評価した。
【0014】
図3は、Al2O3のシリコン酸化膜換算膜厚(Teff_AlO)とストレスとして13MV/cm印加した後におけるVfb変化(ΔVfb)の関係を示すグラフである。Teff_AlOとΔVfbはアニール前後どちらにおいても切片ゼロとなる線形で表される。このことから、Al2O3/SiO2/Siの電荷トラップはAl2O3/SiO2界面に存在する可能性が高いことが分かる。また、熱処理温度を高くするほどトラップ電荷密度(N)が低減されることが分かった。この一因として、アニールによるAl2O3/SiO2反応におけるSiの寄与を考え、Al2O3にあらかじめSiを添加した試料における、トラップ電荷への影響を調査した。
【0015】
図4は、1000℃の熱処理前後におけるAl2O3中のSi濃度(Si/(Si+Al))とトラップ電荷密度(N)の関係を示すグラフである。熱処理前(as−depo.)の結果を見ると、Si/(Si+Al)=0.03以上のSiを添加させると、トラップ電荷密度が大きく減少することが分かった。この結果から、Al2O3中にあらかじめSiを添加しても、トラップ電荷密度減少に十分効果があることが分かった。また、1000℃の熱処理によって、更にトラップ電荷密度は低減した。これは、高温熱処理によってSiの寄与が増加したためだと考えられる。
【0016】
以上から、熱処理によってAl2O3中へSiを拡散させること、あるいはAl2O3中にあらかじめSiを添加しておくことによって、MAOS構造で見られたトラップ電荷密度が大きく減少することが分かった。
【0017】
以上の実験事実のみからはトラップ電荷密度の減少に寄与した欠陥の構造を同定することは出来ない。そこで発明者らはトラップ電荷密度の減少に寄与した欠陥を決定するため、α−Al2O3単位胞(2Al2O3=10原子が含まれる)の2x2x2倍セル(計16Al2O3=80原子が含まれる)およびα−SiO2単位胞(3SiO2=9原子が含まれる)の2x2x2倍セル(計24SiO2=72原子が含まれる)を基にしたスーパーセルを用いて第一原理スピン分極非局所近似密度汎関数法(SP−GGA−DFT法:Spin−Polarized Generalized Gradient Approximation Density Functional Theory)計算を遂行した。
【0018】
Al2O3系の計算では、このセルにM(M=Si,Hf)の置換型あるいは格子間型欠陥、およびこれらとAl空孔(VAl)・酸素空孔(VO)・格子間酸素(Oi)・置換窒素(NO)・格子間窒素(Ni)との欠陥対(複合体:complex)を導入し、各欠陥構造とそれらが電荷捕獲・放出した場合の準位を計算した。SiO2系の計算では。M(M=Al, Ge, Hf, P, As)の置換型あるいは格子間型欠陥、およびこれらとSi空孔(VSi)・酸素空孔(VO)・格子間酸素(Oi)・置換窒素(NO)・格子間窒素(Ni)との欠陥対(複合体:complex)を導入した。荷電状態を変えた場合には、スーパーセル法に伴う過剰な双極子エネルギー利得分はMakov−Payne−Kantorovichの方法に従って補正した。
【0019】
図5および図6は、電子エネルギーを横軸に、状態密度を縦軸にとり、Al2O3中での各欠陥の種々の荷電状態のKohn−Sham準位(一電子エネルギー準位)を示した図である。VBはAl2O3の価電子帯、CBはおなじく伝導帯、ΔEv(Si)あるいはΔEv(HfO2)はAl2O3の価電子帯とSiあるいはHfO2の価電子帯とのオフセット量、バンドギャップ中に現れる準位につけた塗りつぶした矢印は電子占有準位、白抜き矢印は電子非占有準位を示す。
【0020】
図5にはAl2O3にSiを導入した場合の一電子準位を示す。価電子帯(VB)端近傍がO2p軌道で構成されているのは、今回検討したAl2O3やSiO2に限らず酸化物では一般的である。まず、Al2O3/SiO2膜のトラップ起源を考えた場合、電子を捕獲し、さらに捕獲した電子を安定化させる(デトラップしない)準位を形成することから、格子間酸素(Oi)およびAl欠損(VAl)の可能性が考えられる。
【0021】
図7は、理論計算によるOi、VAl、およびVOの電荷捕獲準位を示す図である。ここで、図5あるいは図6に示したKohn−Sham準位そのものからは、電荷の授受が可能か否かは一目で判断できるが、正確な電荷捕獲・放出準位はわからない。なぜなら、特にAl2O3のようなイオン性物質においては、電荷捕獲・放出に伴い大きなエネルギー利得を伴う格子緩和が起こり、その考慮なしには欠陥準位は求められないからである。
【0022】
発明者らは電荷捕獲・放出に伴う構造緩和前後の全エネルギーを比較することにより、正確な欠陥準位を決定した。図7の横軸は電子エネルギー(フェルミレベル)、縦軸は欠陥の生成エネルギーである。縦軸の正の値は吸熱反応、負の値は発熱反応を示す。各欠陥に対して水平線とそこから折れ曲がった直線が示してある。水平線部分は電荷中性状態での生成エネルギーであり、これはフェルミレベルに依らないため横軸に平行である。一方、電荷捕獲状態のエネルギーはフェルミレベルに大きく依存し、横軸の値に対して屈曲点をもつ振る舞いとなり、折れ線となる。各欠陥の各電荷状態について、水平線と右下がりの折れ線との差分が電子親和力であり、右上がりの折れ線との差分が正孔親和力に対応する。また、図中“0”と“−2”との間の屈曲点の横軸(フェルミレベル)の値と伝導帯下端(CBM:MはMinimumで下端を表す)との差がアクセプターレベルに相当する。
【0023】
この図によると、中性のOiはgap中にO2pの非占有軌道による電子の非占有準位を形成する。この非占有準位は中性状態では浅い(伝導帯下端に近い)が、電子を捕獲すると大きな格子緩和を起こし、負のU(negative−U)効果によって大幅に安定化する。そのため、電子を捕獲してOi2−になると、深い電子占有準位となり、安定化することが分かっている。また、中性のVAlもVAlに隣接する3つのOのO2pの非占有軌道へ最大3個の電子を受容でき(VAl3−)、そのレベルはVBMから2eV以内の深いところにあることから、電子をトラップし、かつ電子をデトラップしにくいことが分かる。
【0024】
さらにAl2O3/SiO2界面では、SiO2中の欠陥生成も起こるはずであり、4価のSiと3価のAlの相互置換が置きやすいことも予想される。実際、発明者らの理論計算によるとSiO2中のSiサイトをAlが置換した場合(AlSi)においてもまた、SiO2の価電子帯端にAlSiに隣接する1つのOのO2pの非占有軌道による電子の非占有準位を形成し、電子トラップによって安定化することが分かっている。ここで、実験結果では、Al2O3/SiO2は界面に電荷トラップが存在する可能性が高く、高温アニールによる電荷トラップ減少は、Al2O3/SiO2のミキシングによるSiの影響である可能性があることが分かっている。このSiの寄与を第一原理計算結果と合わせて考えてみる。
【0025】
Al2O3中にSiが添加され、Alサイトが微量にSiで置換され(SiAl)、かつ酸素が適度に供給されて格子間酸素(Oi)を含む場合、OiとAlサイトに置換したSi(SiAl)が1:1の対をなすようにすることができる。ただし、これだけではこの欠陥対あたり電子1個分の非占有準位が残ってしまう。しかし、これに電子がトラップすると、gap中の非占有準位は消滅し、酸素の非結合電子による準位へと安定化し、価電子帯端近傍に現れる。さらにSi量を増加させると、OiとSiAlが1:2の対を形成するようになる。この場合はこの欠陥対が形成されただけで、電極からの電荷注入なしにgap中準位が消滅してしまうため、電荷トラップ減少に大きく寄与する。一方で、SiAlはAl2O3のギャップ中にSi3spの占有軌道による余剰電子を形成する。したがって、Al欠損が存在すると、この余剰電子はAl欠損サイト(VAl)にトラップされ、電荷補償欠陥対(VAl−3SiAl)を形成し、エネルギー的に安定化することが分かっている。したがって、どちらの欠陥が形成された場合においてもAl2O3中へのSiによって、電荷トラップは減少することが、理論計算により初めて明らかになった。
【0026】
次に、窒素添加による効果について説明する。図5から、格子間窒素(Ni)あるいは酸素欠損サイトに置換した窒素(NO)のN2p電子はどちらにおいてもO2p電子よりも浅いため、Al2O3ギャップ中価電子帯上端のすぐ上あたりに電子占有準位を生じ、さらにNOでは空いた準位がその上側に1つ、Niでは詰まった準位が同じあたりにもう1つ形成される。そのため、Al2O3中にAl欠損(VAl)が存在すると、それよりも浅いところに形成されるNOあるいはNiの余剰電子はVAlに移動し、おのおの2VAl−3NO欠陥対あるいはVAl−Ni欠陥対となり安定化する。ただし、2VAl−3NO欠陥対ではNO起因の電子非占有準位が余剰に生じるので、3SiAl等との電荷補償が必要となることが分かる。
【0027】
また、格子間酸素(Oi)が存在した場合、Oiのような格子間アニオンは、格子間アニオンに配位しながら置換型拡散をすると考えると、NO+Oi→OO+Niの反応が進行する。さらにNiはもう1つのNiと出会うことでN2という非常に強いN≡Nを形成して安定化し、電子的にも不活性化してしまう。したがって、Al2O3中のNによってもまた電荷トラップは減少することが、理論計算により初めて明らかになった。
【0028】
また、図6では置換元素としてのSiとHfを比較している。典型元素であるSiに比べて高いエネルギーの5d26s2の価電子をもつ遷移金属元素であるHfの場合でも、電子状態をみるとエネルギー的にも、Siと変わらない結果であることが、理論計算により初めて明らかになった。
【0029】
また、5価の元素では、Al2O3中のAlサイトを置換した場合、格子間原子になった場合、いずれにおいても、SiやHfに比べて余剰価電子が更に1個増え、Alに比べては2個余剰である。この場合には、Oi−MAl欠陥対および2VAl−3MAl(M=5価カチオン)欠陥対は電荷を捕獲する必要なく電子的に不活性化されることが、理論計算により初めて明らかになった。
【0030】
以上の結果から、選択ゲートであるAl2O3/SiO2のAl2O3ギャップ中の電子準位を図8に示し、これに4価あるいは5価カチオン元素を添加した際の濃度によるバンド図の変化を図9(M/(M+Al)<0.03:M=4価カチオン元素の場合。5価カチオン元素の場合は半分の濃度で同等の効果が生じる)および図10((M/(M+Al)≧0.03:M=4価カチオン元素の場合。5価カチオン元素の場合は半分の濃度で同等の効果が生じる)に示す。この結果から、M/(M+Al)≧0.03(M=4価カチオン元素の場合。5価カチオン元素の場合は半分の濃度で同等の効果が生じる)で、より添加による効果が顕著に発現されることが分かる。
【0031】
また、Al2O3/SiO2のAl2O3中にNを添加した場合の電子準位を図11(0.02≦N/(O+N)≦0.4)に示し、N添加がAl2O3ギャップ中の電荷トラップの起源として考えられる格子間酸素およびAl欠損に及ぼす寄与を図12に示す。これら最適な添加濃度は、図5ないし図6で説明したように、Al2O3中の真性欠陥である格子間酸素(Oi)、Al欠損(VAl)、および酸素欠損(VO)によるAl2O3ギャップ中の余剰電子あるいは不足電子の数と、添加元素によってもたらされるAl2O3ギャップ中の余剰電子あるいは不足電子の数とのバランスによって一義的に決定されているのである。
【0032】
以上から、選択ゲートとしてAl2O3/SiO2積層膜を用いた場合に、Al2O3中に4価カチオン元素あるいは5価カチオン元素あるいはNを導入することによって、電荷トラップ量が低減することを見出した。
【0033】
以下、図面を用いて、発明者らにより見出された上記知見を適用したアルミニウム酸化物膜を用いた本発明の実施の形態について説明する。
【0034】
(第1の実施の形態)
本発明の第1の実施の形態のNAND型不揮発性半導体メモリ装置は、半導体基板に、直列接続された複数のメモリセルトランジスタと、これらの直列接続された複数のメモリセルトランジスタの端部に設けられる選択トランジスタを備えている。そして、このメモリセルトランジスタは、半導体基板上の第1の絶縁膜と、第1の絶縁膜上の電荷蓄積層と、電荷蓄積層上の、主要成分がアルミニウム酸化物である第2の絶縁膜と、第2の絶縁膜上の第1の制御ゲート電極と、第1の制御ゲート電極の両側の半導体基板中に形成される第1のソース/ドレイン領域を備えている。また、選択トランジスタは、半導体基板上の第3の絶縁膜と、第3の絶縁膜上の、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜と、第4の絶縁膜上の第2の制御電極と、第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とする。
【0035】
なお、ここで、第1の絶縁膜は、いわゆるトンネル絶縁膜であり、半導体基板と電荷蓄積層との間に挟まれ電荷を選択的に通過させる機能を有している。また、第2の絶縁膜は、いわゆるブロック絶縁膜であり、電荷蓄積層と第1の制御ゲート電極間の電流を阻止する機能を有している。また、本明細書中、絶縁膜の主要成分がアルミニウム酸化物であるとは、絶縁膜のバンド構造、換言すればバンドギャップ、がアルミニウム酸化物のそれで記述できることを意味する。つまり添加元素は、例えば欠陥準位を形成したり、価電子帯上端を上昇させたり伝導帯下端を下降させる、等によりアルミニウム酸化物のバンド構造を変調させる効果をもつだけである。また、元素が少量成分であるとは、その元素(原子)の絶縁膜中の原子濃度が小さく、アルミニウム酸化物のバンド構造自体を保てない程の変調は加えないことを意味する。
【0036】
図2は、本実施の形態のNAND型不揮発性メモリ装置のチップレイアウト図である。このNAND型不揮発性メモリ装置10は、周辺回路用トランジスタが配置される周辺回路領域12と、メモリセルを含むコア領域14とを有している。そして、コア領域14は、さらにメモリセルトランジスタが配置されるメモリセルアレイ領域16と、メモリセルアレイ領域16に挟まれ、所望のメモリセルを選択するための選択トランジスタが配置される選択トランジスタ領域18を有している。
【0037】
図1は、図2の破線で示されるコア領域14の一部の断面図である。NAND型不揮発性メモリ装置10においては、例えば、n個(nは整数)のメモリセルトランジスタMT11〜MT1nが隣接して配置されている。メモリセルトランジスタMT11〜MT1nのそれぞれは、隣接するメモリセルトランジスタMT11〜MT1nと、ソース領域およびドレイン領域を互いに共有しており、各メモリセルトランジスタMT11〜MT1nが直列に接続されている。図2のメモリセルアレイ領域16には、このように直列接続されるメモリセルトランジスタの列が、平行に多数配列されている。
【0038】
図1に示すように、このメモリセルトランジスタは、例えばシリコンである半導体基板100上の、例えばSiO2膜である第1の絶縁膜102aと、第1の絶縁膜102a上の、例えばシリコン窒化膜である電荷蓄積層104と、電荷蓄積層104上の、主要成分がアルミニウム酸化物である第2の絶縁膜106aと、第2の絶縁膜106a上の、例えば窒化タンタルとタングステンの積層膜(TaN/W積層膜)である第1の制御ゲート電極108aと、第1の制御ゲート電極108aの両側の半導体基板100中に、例えばAsやP等の不純物が導入されて形成されるソース/ドレイン領域110a、110bを備えている。なお、本実施の形態においては、第2の絶縁膜106aは、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する。
【0039】
そして、図1に示すように、直列接続されるメモリセルトランジスタMT11〜MT1nの両端部に、それぞれ隣接して2つの選択トランジスタSTS1とSTD1が配置されている。選択トランジスタSTS1は、半導体基板100上の、例えばSiO2膜である第3の絶縁膜102bと、第3の絶縁膜102b上の、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bと、第4の絶縁膜106b上の、例えば窒化タンタルとタングステンの積層膜である第2の制御ゲート電極108bと、第2の制御ゲート電極108bの両側の半導体基板100中に、例えばAsやP等の不純物が導入されて形成されるソース/ドレイン領域110c、110aを備える。ここで、本実施の形態においては、ドレイン領域110aは隣接するメモリセルトランジスタ(図1中ではMT11)のソース領域110aと共通化されているが、必ずしも、共通化されることは必須ではない。例えば、メモリセルトランジスタMT11と選択トランジスタSTS1の間に、ゲートダミーパターンが設けられる場合には、ソース/ドレイン領域は共通化されることはない。そして、選択ゲートトランジスタSTS1に隣接して、ソース領域110c上にソース線コンタクト22が配置されている。
【0040】
一方、選択トランジスタSTD1は、メモリセルトランジスタ配列の他端に位置するメモリセルトランジスタMT1nに隣接して配置されている。選択トランジスタSTD1は、半導体基板100上の、例えばSiO2膜である第3の絶縁膜102bと、第3の絶縁膜102b上の、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bと、第4の絶縁膜106b上の、例えば窒化タンタルとタングステンの積層膜である第2の制御電極108bと、第2の制御ゲート電極108bの両側の半導体基板100中に、例えばAsやP等の不純物が導入されて形成されるソース/ドレイン領域110d、110eを備える。ここで、本実施の形態においては、ソース領域110dは隣接するメモリセルトランジスタ(図1中ではMT1n)のドレイン領域110dと共通化されているが、必ずしも、共通化されることは必須ではないことは、選択トランジスタSTS1と同様である。そして、選択ゲートトランジスタSTD1に隣接して、ドレイン領域110e上にビット線コンタクト24が配置されている。
【0041】
本実施の形態によれば、選択トランジスタSTS1、STD1のゲート絶縁膜の一部であるアルミニウム酸化物膜の電荷トラップ量を極めて低く抑制することが可能となる。したがって、メモリ動作中に選択トランジスタSTS1、STD1のゲート絶縁膜に電荷がトラップされることでトランジスタの閾値が変動し、メモリが誤動作することを防止することができる。したがって、信頼性の向上したNAND型不揮発性メモリ装置の実現が可能となる。また、本実施の形態によれば、選択トランジスタSTS1、STD1のゲート絶縁膜の一部であるアルミニウム酸化物膜を、トランジスタ特性の変動を懸念して剥離する必要がない。したがって、従来、アルミニウム酸化物膜を剥離するために設けられていた、端部のメモリセルトランジスタと選択トランジスタ間の合わせ余裕を不要とすることができる。したがって、NAND型不揮発性メモリ装置のチップ面積を縮小させることが可能となる。また、アルミニウム酸化物膜の剥離工程で生ずる選択トランジスタのゲート絶縁膜へのダメージも回避できる。
【0042】
本実施の形態において、例えばシリコン酸化膜で第1の絶縁膜102a(図1)および第3の絶縁膜102bの膜厚は3nmから5nm程度である。また、例えばシリコン窒化膜である電荷蓄積層104の膜厚は1nmから5nm程度である。また、第2の絶縁膜106a、第4の絶縁膜106bである4価あるいは5価元素が添加されたアルミニウム酸化物の膜厚は4nmから15nm程度である。
【0043】
ここで、4価カチオン元素はSi、Ge、Sn、Hf、Zr、Tiから選ばれる少なくとも1種の元素であり、前記5価カチオン元素はV、Nb、Taから選ばれる少なくとも1種の元素であることが望ましい。
【0044】
本実施の形態において、4価カチオン元素、5価カチオン元素、N(窒素)のうちいずれか1種の元素が、第3の絶縁膜102bであるアルミニウム酸化物中に略均一に含有されていることが望ましい。これによって、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜のアルミニウム酸化物/第3の絶縁膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できるからである。
【0045】
また、本実施の形態において、4価カチオン元素、5価カチオン元素、N(窒素)の添加元素の合算濃度が、第3の絶縁膜側で最大値をとる分布を有するように濃度分布を調整してもよい。ここで、濃度とは単位体積あたりの原子数をいう。また、第3の絶縁膜側とは、第3の絶縁膜との界面からアルミニウム酸化物膜内にかけて分布する界面欠陥の存在する範囲の領域を意味するものとする。上記の膜厚範囲のアルミニウム酸化物膜を用いた場合には、おおよそ膜厚の10%程度の範囲の領域に相当する。上述のように、アルミニウム酸化物中の電荷トラップとなる欠陥は、アルミニウム酸化物膜と下層の第3の絶縁膜の界面近傍に偏在する。また、バルク欠陥はアルミニウム酸化物膜中に略均一に存在する。したがって、上記添加元素の分布が、第3の絶縁膜側で最大値をとる分布とすることにより、最小の元素添加量で効果的に積層構造全体の欠陥を減らすことが可能である。また、濃度勾配を持たせることで応力緩和と格子不整合の低減も期待できる。
【0046】
4価カチオン元素の第4の絶縁膜であるアルミニウム酸化物を主要成分とする膜中の濃度が0.03≦M/(Al+M)≦0.3(M=4価カチオン元素)、5価カチオン元素の第4の絶縁膜中の濃度が0.015≦M/(Al+M)≦0.15(M=5価カチオン元素)、N(窒素)の第4の絶縁膜中の濃度が0.02≦N/(O+N)≦0.4であることが望ましい。この範囲であれば、より電荷トラップ量の低減が可能であるからである。なお、ここで濃度とは測定箇所における原子数比(モル比)で表されるものとする。
【0047】
また、本実施の形態においては、メモリセルトランジスタのブロック絶縁膜となる第1の絶縁膜102a(図1)および第3の絶縁膜102bとしてシリコン酸化膜を用いる場合を例に説明した。しかし、シリコン酸化膜以外にも、シリコン酸窒化膜あるいはシリコン酸化膜/シリコン窒化膜/シリコン酸化膜で構成される積層膜(ONO膜)を用いてもよい。
【0048】
また、本実施の形態においては、メモリトランジスタの電荷蓄積層104(図1)としてシリコン窒化膜を用いる場合を例にあげた。その組成比は化学量論的組成を持つSi3N4でも、膜中トラップ密度を増大させるためにSiリッチの組成を持つシリコン窒化膜でもよい。また、シリコン窒化膜以外に、高誘電率膜を用いることによって、電気的膜厚を薄くすることが可能であることから、電荷蓄積層の材料としてAl,Hf,La,Y,Ce,Ti,Zr,Taから選ばれる少なくとも1つ以上の元素を含む酸化物、窒化物あるいは酸窒化物を広く用いることができるし、それらの膜の積層物も使うことが出来る。
【0049】
また、本実施の形態においては、第1および第2の制御ゲート電極の材料として、窒化タンタルとタングステンの積層膜を例にあげた。しかし、窒化タンタル以外にn+型多結晶シリコン,p+型多結晶シリコンあるいはAu,Pt,Co,Be,Ni,Rh,Pd,Te,Re,Mo,Al,Hf,Ta,Mn,Zn,Zr,In,Bi,Ru,W,Ir,Er,La,Ti,Yのうちから選ばれる一種類以上の元素を含み、それらの単体あるいは珪化物、ホウ化物、窒化物、炭化物などの金属系導電材料を広く用いることができる。特に仕事関数の大きな金属系導電材料は、ブロック絶縁膜から制御ゲート電極へのリーク電流を低減できるため望ましい。また、本実施の形態においては、窒化タンタルと積層する層にタングステンを用いたが、それ以外にニッケルシリサイドやコバルトシリサイドといった低抵抗のフルシリサイドまたは金属系導電材料を広く用いることができる。
【0050】
次に、本実施の形態のNAND型不揮発性メモリ装置の製造方法について図13〜図18を参照しつつ説明する。図13〜図18は、本実施の形態の製造方法を示す工程断面図である。ここでは、メモリセルトランジスタのうち、図1のソースコンタクト側端のメモリセルトランジスタMT11と選択トランジスタSTS1の断面を例に説明する。
【0051】
本実施の形態の製造方法は、半導体基板上に第1の絶縁膜および第3の絶縁膜を形成し、
第1の絶縁膜および第3の絶縁膜上に電荷蓄積層を堆積し、第3の絶縁膜上の電荷蓄積層を除去し、電荷蓄積層上に、主要成分がアルミニウム酸化物である第2の絶縁膜を形成し、
第3の絶縁膜上に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜を形成し、第2の絶縁膜上に第1の制御ゲート電極を形成し、第4の絶縁膜上に第2の制御ゲート電極を形成し、第1の制御ゲート電極の両側の前記半導体基板中に第1のソース/ドレイン領域を形成し、第2の制御ゲート電極の両側の前記半導体基板中に第2のソース/ドレイン領域を形成することを特徴とする。
【0052】
なお、ここで第1の絶縁膜は、メモリセルトランジスタが形成される領域の半導体基板上に形成される絶縁膜を意味し、最終的にはメモリセルトランジスタのトンネル絶縁膜となる絶縁膜である。また、ここで第3の絶縁膜は、選択トランジスタが形成される領域の半導体基板上に形成される絶縁膜を意味し、最終的には選択トランジスタのゲート絶縁膜となる絶縁膜である。以降、第1の絶縁膜と第3の絶縁膜を同時に形成する製造方法を例に説明するが、第1の絶縁膜と第3の絶縁膜は、必ずしも同時に形成される必要はない。
【0053】
まず、図13に示すように、例えばB等の不純物がドーピングされた(100)面を有するP型のシリコンの半導体基板100上に、例えば熱酸化することにより、厚さ3nm〜5nm程度のシリコン酸化膜からなる第1の絶縁膜102aおよび第2の絶縁膜102bを形成する。このトンネル酸化膜の形成は、熱酸化に限らず、例えば、CVD(Chemical Vapor Deposition)法によってもかまわない。なお、第1の絶縁膜102aおよび第3の絶縁膜102bの形成に先立ち、半導体基板100上に、公知のプロセスにより、シリコン酸化膜が埋め込まれた素子分離領域(図示せず)を形成する。次に、第1の絶縁膜102aおよび第3の絶縁膜102b上に、例えば、厚さ1nm〜5nm程度のシリコン窒化膜からなる電荷蓄積層104をCVD法等により堆積する。
【0054】
次に、図14に示すように、第3の絶縁膜102b上の電荷蓄積層104を除去する。すなわち、後に選択トランジスタSTS1が形成される領域の絶縁膜上の電荷蓄積層104を選択的に除去する。例えば、第1の絶縁膜102a上をレジストでマスクした後に、ドライエッチングすることで選択的な除去が可能である。
【0055】
次に、図15に示すように、電荷蓄積層104上に、主要成分がアルミニウム酸化物である第2の絶縁膜106aを形成する。また、第3の絶縁膜102b上に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bを形成する。なお、ここでは第2の絶縁膜106aと第4の絶縁膜106bを同時に同一組成の膜として形成する場合を例に示している。
【0056】
第3および第4の絶縁膜である4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有するアルミニウム酸化物膜は、4価あるいは5価カチオン元素とAlのメタルターゲットあるいはそれらの酸化物ターゲットを用いたスパッタ法で形成する。スパッタガス条件としては、Ar等の希ガス単独でも良いし、酸素あるいは窒素を適切な流量比で混合させた化成スパッタ法を用いても良い。アルミナ酸化物膜内の酸素欠損生成を抑制する観点からは、少なくとも酸素流量が制御されたスパッタ法を用いることが望ましい。
【0057】
なお、この膜の製造方法はスパッタ法に限らず、CVD法やALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も可能である。また、アルミニウム酸化物膜の一部または全部の膜厚を成膜した後、イオン注入法等により少量成分となる元素を導入しても良い。
【0058】
また、この膜の形成は、例えば、電荷蓄積層形成後あるいはアルミニウム酸化物膜の一部または全部の膜厚を成膜した後、4価あるいは5価カチオン元素を微量に溶かした溶液でウエハーを流水あるいは浸漬し、溶液中の元素濃度、流水時間あるいは浸漬時間によって、付着量を制御したのち、熱処理によってアルミニウム酸化物膜内に導入することも出来る。
【0059】
また、メモリトランジスタ領域の電荷蓄積層104、選択トランジスタ領域のゲート絶縁膜である第3の絶縁膜102bを形成する主要元素が4価あるいは5価カチオンから形成される場合、その上にアルミニウム酸化物膜の一部あるいは全部の膜厚を成膜した後、熱処理し、その熱処理温度によって界面反応速度と相互拡散速度を設定し、さらに熱処理時間を制御することにより、4価あるいは5価元素の膜中への拡散量を制御することもできる。例えば電荷蓄積層104がシリコン窒化膜、第3の絶縁膜がシリコン酸化膜で形成される場合、上記の方法によってアルミニウム酸化物中へSiの添加が可能である。
【0060】
次に、図16に示すように、第2の絶縁膜106a上および第4の絶縁膜106b上に、TaN/W積層膜108を堆積する。このTaN/W積層膜108は、Ta(N(CH3)2)5、もしくはTa(N(CH3)2)5とNH3を原料とするCVD法でTaNを形成し、引き続いてW(CO)6を原料とするCVD法でWを形成する。なおこの膜の製造方法はここに示した方法に限らず、他の原料ガスを用いてもよい。またCVD法以外の例えばスパッタ法、ALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も採用することが可能である。
【0061】
次に、図17に示すように、公知のリソグラフィーおよびRIEにより、メモリセルトランジスタMT11領域で、第1の制御ゲート電極108a、第2の絶縁膜106a、電荷蓄積膜104、第1の絶縁膜102aをパターン形成する。同様に、選択トランジスタSTS1領域で、第2の制御ゲート電極108b、第4の絶縁膜106a、第3の絶縁膜102bをパターニングする。
【0062】
その後、図18に示すように、第1の制御ゲート電極108aをマスクに、例えば、Asをイオン注入し、第1の制御ゲート電極108aの両側の半導体基板100中にn+型の第1のソース/ドレイン領域110a、110bを形成する。また、第2の制御ゲート電極108bをマスクに、例えば、Asをイオン注入し、第2の制御ゲート電極108bの両側の半導体基板100中にn+型の第2のソース/ドレイン領域110c、110aを形成する。ここでは、第1のソース/ドレイン領域110a、110bおよび第2のソース/ドレイン領域110c、110aを同時プロセスで形成する場合を例に示しているが、それぞれ別個のプロセスで形成するものであっても構わない。また、イオン注入は、拡散層位置や深さの制御のために、制御ゲート電極上に薄膜を堆積した後、あるいは制御ゲート電極の両側に側壁絶縁膜を形成した後に行われても構わない。
【0063】
その後、周知の方法で配線等を形成して本実施の形態のNAND型不揮発性半導体メモリ装置が形成される。
【0064】
なお、本実施の形態では、選択トランジスタのゲート絶縁膜の一部に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜を適用し、電荷トラップ量を低減する場合について述べたが、周辺トランジスタにも同様のゲート絶縁膜を適用することによって、同様の作用・効果が期待できる。
【0065】
(第2の実施の形態)
本発明の第2の実施の形態のNAND型不揮発性半導体メモリ装置は、選択トランジスタの第3の絶縁膜と第4の絶縁膜との間に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなり、前記元素の濃度分布の半値幅で定義された膜厚が0.1nm以上1nm以下の第5の絶縁膜を有する点、およびメモリセルトランジスタの電荷蓄積層と第2の絶縁膜との間にも上記同様の絶縁膜を有する点以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。なお、上記の4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる第5の絶縁膜には、素子形成後には、それらの上に積層されたアルミニウム酸化膜と反応することにより、アルミニウムが拡散し、その酸化物が形成されている。ここで、元素の濃度とは、単位体積あたりの原子数をいう。
【0066】
図19は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、選択トランジスタ(図ではSTS1)の第3の絶縁膜102bと第4の絶縁膜106bとの間に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる第5の絶縁膜112bを有している。本実施の形態では、メモリセルトランジスタ(図ではMT11)の電荷蓄積層104と第2の絶縁膜106aとの間にも第5の絶縁膜112bと同様の絶縁膜112aが形成されている。
【0067】
本実施の形態によれば、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜112aおよび第5の絶縁膜112bは、熱処理等による相互拡散によってアルミニウム酸化膜106aおよび106b中に添加されることになる。このように、添加元素を含む酸化膜を元々欠陥の多い異種絶縁膜界面に挿入することで、アルミニウム酸化物を主要成分とする第2の絶縁膜106aの界面付近および第4の絶縁膜106bの界面付近にカチオン元素を導入することができ、効果的に積層構造全体の欠陥を減らすことが可能となり、閾値変化抑制が達成できる。また、この積層構造に熱処理を加えて添加元素を再分布させて、異種絶縁膜界面から連続的に濃度分布が変化し、かつ異種絶縁膜界面に最大濃度を有する濃度分布を持つようにしてもその効果は維持される。
【0068】
なお、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物である絶縁膜112aおよび第5の絶縁膜112bの膜厚は、0.1nm以上1nm以下であることが望ましい。これは、膜厚が0.1nmよりも薄いと、異種絶縁膜界面に添加元素が面内方向で均一ではなくドット状に存在するようになり、微細セルではバラツキの起源となるからである。また、逆に1nmを超えると実膜厚及び電気的膜厚の増加が無視できなくなり、選択トランジスタ微細化の障害となるからである。
【0069】
なお、本実施の形態の製造方法においては、第1の実施の形態において、図14に示した電荷蓄積層104の選択除去後に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物である絶縁膜112aおよび第5の絶縁膜112bを堆積する工程を挿入すればよい。堆積膜厚は例えば、0.1nm〜2nmである。ここで、第5の絶縁膜112bの堆積は、例えば、4価あるいは5価元素のメタルターゲットあるいは酸化物ターゲットを用いたスパッタ法で形成することが可能である。なお、この膜の製造方法はスパッタ法に限らず、CVD法やALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も可能である。あるいは、下地表面をラジカル窒化等することにより0.1〜1nmの絶縁膜を形成しても良い。あるいは、窒素は格子不整合の大きな界面に偏析しやすいため、第5の絶縁膜112bの堆積後、あるいは第5の絶縁膜112bの上層を形成後に、適切な熱処理を施すことにより界面に0.1〜1nmの絶縁膜を形成しても良い。なお、ここに記載した絶縁膜膜厚は、前記元素の濃度分布の半値幅で定義された膜厚である。
【0070】
そして、本実施の形態によれば、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物である絶縁膜112aおよび第5の絶縁膜112bから添加カチオン元素が上層のアルミニウム酸化物の絶縁膜に導入されることから、絶縁膜112aおよび第5の絶縁膜112bの上にアルミニウム酸化物膜を堆積する際には、必ずしも少量成分となる元素を積極的に導入しなくても構わない。
【0071】
(第3の実施の形態)
本発明の第3の実施の形態のNAND型不揮発性半導体メモリ装置は、選択トランジスタの第3の絶縁膜がシリコン酸化膜であり、アルミニウム酸化物を主要成分とする第4の絶縁膜との間に、シリコン酸窒化膜を有する以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。
【0072】
図20は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、図に示すように、選択トランジスタ(図ではSTS1)の第3の絶縁膜102bと第4の絶縁膜106bとの間に、シリコン酸窒化膜114を有している。
【0073】
本実施の形態によれば、このように、窒素(N)含むシリコン酸窒化膜114を、元々欠陥の多い異種絶縁膜界面に挿入することで、アルミニウム酸化物を主要成分とする第4の絶縁膜106bの界面付近に窒素を導入でき、効果的に積層構造全体の欠陥を減らすことが可能となり、閾値変化抑制が達成できる。またこの積層構造に熱処理を加えて窒素を再分布させて、異種絶縁膜界面から連続的に濃度分布が変化し、かつ異種絶縁膜界面に最大濃度を有する濃度分布を持つようにしてもその効果は維持される。
【0074】
ここで、シリコン酸窒化膜114の膜厚は、0.1nm以上1nm以下であることが望ましい。ここで窒化領域が0.1nmよりも薄いと、異種絶縁膜界面にN原子が局所的に凝集した状態で存在することになり、微細セルではバラツキの起源となる。また逆に1nmを超えると実膜厚及び電気的膜厚の増加が無視できなくなり、選択トランジスタの微細化の障害となるからである。
【0075】
なお、本実施の形態の製造方法においては、第1の実施の形態において、第1および第3の絶縁膜をシリコン酸化膜で形成し、図14に示した電荷蓄積層104の選択除去後に、ラジカル窒化等により、少なくとも選択トランジスタ領域の、シリコン酸化膜である第3の絶縁膜102bの上部をシリコン酸窒化膜114化すればよい。
【0076】
そして、本実施の形態によれば、シリコン酸窒化膜114から窒素が上層のアルミニウム酸化物の絶縁膜に導入されることから、アルミニウム酸化物膜を堆積する際には、必ずしも電荷トラップ量低減のための少量成分となる元素を積極的に導入しなくても構わない。また本実施例ではメモリトランジスタ領域および選択トランジスタ領域のブロック絶縁膜に窒素が添加されていても良い。このときメモリトランジスタ領域では電荷蓄積層がシリコン窒化膜で形成されている場合、ブロック絶縁膜への窒素添加工程は素子特性にはほとんど影響を及ぼさない。
【0077】
(第4の実施の形態)
本発明の第4の実施の形態のNAND型不揮発性半導体メモリ装置は、メモリセルトランジスタ領域に、電荷蓄積層としてのシリコン窒化膜(SiN)層を有しないこと、それに代わって電荷蓄積層として機能させるアルミニウム酸化物層とその下地のシリコン酸化膜層との間には4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜を有しないこと以外は、第2の実施の形態と同様である。したがって、第2の実施の形態と重複する記載については、記述を省略する。
【0078】
図21は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、シリコン酸化膜からなる第1の絶縁膜102a、アルミニウム酸化物膜からなる第2の絶縁膜106aと第1の制御ゲート電極108aの積層構造で形成されている。ここで第2の絶縁膜106aには、極力、4価カチオン元素、5価カチオン元素、N(窒素)が少量成分として含有されていないことが望ましい。一方、選択トランジスタSTS1は、シリコン酸化膜からなる第3の絶縁膜102b、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる第5の絶縁膜112b、主要成分がアルミニウム酸化物である第4の絶縁膜106bと第2の制御電極108bの積層構造で形成されている。なお、第5の絶縁膜112bには、素子形成後には第4の絶縁膜106bと反応することにより、アルミニウムが拡散し、その酸化物が形成されている。
【0079】
本実施の形態よれば、選択トランジスタSTS1では第2の実施の形態と同様、電荷トラップ量を低減することが可能である。また、メモリセルトランジスタには、電荷蓄積層は明示的には形成していないが、上述の実験結果(図3、4)から分かるように、アルミニウム酸化物膜/シリコン酸化膜に形成される界面トラップが電荷を捕獲することによって、十分にメモリ機能を発現させることが可能である。
【0080】
以下、本実施の形態の製造方法について、第1の実施の形態との相違点を中心に説明する。第1および第2の絶縁膜をシリコン酸化膜で形成した後に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜を堆積する。その後、この絶縁膜をパターニングして選択トランジスタ領域のみに絶縁膜が残るようにする。その後、電荷蓄積層を形成せずに、アルミニウム酸化物膜を形成した後、第1の実施の形態の製造方法と同様の方法で、メモリセルトランジスタおよび選択トランジスタを形成すればよい。なお、上記の4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜には、素子形成後にはその上に積層されたアルミニウム酸化膜と反応することにより、アルミニウムが拡散し、その酸化物を形成するため、アルミニウム酸化物膜を堆積する際には、必ずしも少量成分となる元素を積極的に導入しなくても構わない。
【0081】
(第5の実施の形態)
本発明の第5の実施の形態のNAND型不揮発性半導体メモリ装置は、選択トランジスタのシリコン酸化膜と主要成分がアルミニウム酸化物である絶縁膜との間に4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜を有する代わりに、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素を少量成分として含有するアルミニウム酸化物を用いること以外は、第4の実施の形態と同様である。したがって、第4の実施の形態および効果と重複する記載については、記述を省略する。
【0082】
図22は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、シリコン酸化膜からなる第1の絶縁膜102a、アルミニウム酸化物膜からなる第2の絶縁膜106aと第1の制御ゲート電極108aの積層構造で形成されている。ここで第2の絶縁膜106aには、極力、4価カチオン元素、5価カチオン元素、N(窒素)が少量成分として含有されていないことが望ましい。また、選択トランジスタSTS1は、シリコン酸化膜からなる第3の絶縁膜102b、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bと第2の制御電極108bの積層構造で形成されている。
【0083】
本実施の形態よれば、選択トランジスタSTS1では第1の実施の形態と同様、4価カチオン元素、5価カチオン元素のうちいずれか1種の元素がアルミニウム酸化物中に略均一に含有されているために、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。具体的には選択トランジスタ領域において、アルミニウム酸化物膜/シリコン酸化膜界面で添加元素濃度が最大となるよう傾斜を持たせた分布が好ましい。濃度勾配を持たせることで応力緩和と格子不整合の低減も期待できる。また、メモリセルトランジスタには、電荷蓄積層は形成されていないが、第4の実施の形態同様、アルミニウム酸化物膜/シリコン酸化膜におけるトラップ電荷によって、十分にメモリ機能を発現させることが可能である。
【0084】
以下、本実施の形態の製造方法について、第1の実施の形態との相違点を中心に説明する。選択トランジスタ領域の第2の絶縁膜102b上に、マスク材を堆積させる。次に、メモリトランジスタ領域および選択トランジスタ領域に、アルミニウム酸化物膜を堆積させる。次に、選択トランジスタ領域のマスク材とともにマスク材上のアルミニウム酸化物膜を剥離することで、メモリセルトランジスタ領域の第2の絶縁膜106aを形成する。
【0085】
その後、メモリトランジスタ領域上にマスク材を堆積させ、メモリトランジスタ領域および選択トランジスタ領域上に4価あるいは5価元素とAlのメタルターゲットあるいはそれらの酸化物ターゲットを用いたスパッタ法で4価あるいは5価元素を添加したアルミニウム酸化物膜を形成した。なお、この膜の製造方法はスパッタ法に限らず、CVD法やALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も可能であり、また、アルミニウム酸化物膜の一部または全部の膜厚を成膜した後、イオン注入法で導入しても良い。
【0086】
その後、メモリトランジスタ領域上のアルミニウム酸化物膜をマスク材とともに剥離する。これによって、選択トランジスタ領域の第4の絶縁膜106bを形成する。その後は、第1の実施の形態と同様の製造方法でNAND型半導体不揮発性メモリ装置を形成する。
【0087】
(第6の実施の形態)
本発明の第6の実施の形態のNAND型不揮発性半導体メモリ装置は、第1の実施の形態と比べると、メモリセルトランジスタのアルミニウム酸化物の第2の絶縁膜がアルミニウム酸化物膜でシリコン酸化膜を挟み込んだ3層構造のブロック絶縁膜であること、および選択トランジスタのアルミニウム酸化物の第4の絶縁膜がアルミニウム酸化物膜でシリコン酸化膜を挟み込んだ3層構造の絶縁膜であること以外は第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。なお、上記のアルミニウム酸化物膜は、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させた絶縁膜である。
【0088】
図23は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11のブロック絶縁膜は、アルミニウム酸化物の第2の絶縁膜106aとアルミニウム酸化物の第2の絶縁膜106cでシリコン酸化膜126aを挟み込んだ3層構造のブロック絶縁膜となっている。また、選択トランジスタSTS1のシリコン酸化膜102bの上に積層される絶縁膜は、アルミニウム酸化物の第4の絶縁膜106bとアルミニウム酸化物の第4の絶縁膜106dでシリコン酸化膜126bを挟み込んだ3層構造の絶縁膜となっている。
【0089】
メモリセルトランジスタ領域では、トンネル絶縁膜102aの膜厚は3nmから5nm程度、電荷蓄積層104であるシリコン窒化膜の膜厚は1nmないし5nm程度、ブロッキング絶縁膜である電荷蓄積層104上に形成された4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106aの膜厚は4nmないし15nm程度、挟み込まれるシリコン酸化膜126aの膜厚は1nmから5nm程度、このシリコン酸化膜126a上に形成された4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106cの膜厚は4nmないし15nmは程度である。
【0090】
選択トランジスタ領域では、トンネル絶縁膜102bの膜厚は3nmないし5nm程度、その上に形成される絶縁膜である4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106bの膜厚は4nmないし15nm程度、挟み込まれるシリコン酸化膜126bの膜厚は1nmから5nm程度、このシリコン酸化膜126b上に形成された4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106dの膜厚は4nmないし15nmは程度である。
【0091】
本実施の形態によれば、メモリトランジスタ領域のブロック絶縁膜に、所望の元素が添加されたアルミニウム酸化膜、シリコン酸化膜、所望の元素が添加されたアルミニウム酸化膜の積層膜を用いており、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。さらに、アルミニウム酸化膜に比べて電子障壁の大きなシリコン酸化膜をブロック膜中央に配置することで、良好な電荷保持性能を確保することができる。
【0092】
以下、本実施の形態の製造方法について、第1の実施の形態との相違点を中心に説明する。選択トランジスタ領域の電荷蓄積層104の除去後、所望の元素が添加されたアルミニウム酸化物膜、シリコン酸化膜、所望の元素が添加されたアルミニウム酸化物膜を順次形成する。シリコン酸化膜の形成方法として、多結晶シリコンの熱酸化あるいはラジカル酸化、TDMAS(Trisdimethyl amino silane)等の有機シリコンガスとオゾンを原料とするALD法を用いてもよい。
【0093】
その後、図16に示す工程のように制御ゲート電極材料を堆積し、第1の実施の形態と同様の方法で、NAND型半導体不揮発性メモリ装置を形成する。
【0094】
(第7の実施の形態)
本発明の第7の実施の形態のNAND型不揮発性半導体メモリ装置は、メモリセルトランジスタおよび選択トランジスタのアルミニウム酸化物膜と、その上側あるいは下側で接するシリコン酸化膜あるいはシリコン窒化膜との間には、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜が存在すること以外は、第6の実施の形態と同様である。この積層構造によってメモリセルトランジスタのブロック絶縁膜にあたる部分は6層構造となる。プロセス簡便性から選択トランジスタの絶縁膜も本来のゲート絶縁膜であるシリコン酸化膜の上に接して上記6層構造の絶縁膜が存在することになる。したがって、第1および第6の実施の形態と重複する記載については、記述を省略する。
【0095】
図24は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、電荷蓄積層104と第1の制御電極108aの間のブロック絶縁膜に相当する膜が、下層から4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120a、アルミニウム酸化物の第2の絶縁膜106a、4価カチオン元素、5価カチオン元素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120c、シリコン酸化膜126a、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素のからなる絶縁膜120e、アルミニウム酸化物の第2の絶縁膜106cの6層構造になっている。なお、絶縁膜120a、120c、120eには、素子形成後には第2の絶縁膜106a、106cと反応することにより、アルミニウムが拡散し、その酸化物が形成されている。
【0096】
選択トランジスタSTS1は、トンネル酸化膜102bと第1の制御電極108bの間の絶縁膜が、下層から4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120b、アルミニウム酸化物の第4の絶縁膜106b、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120d、シリコン酸化膜126b、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120f、アルミニウム酸化物の第4の絶縁膜106dの6層構造になっている。なお、絶縁膜120b、120d、120fには、素子形成後には第4の絶縁膜106dと反応することにより、アルミニウムが拡散し、その酸化物が形成されている。
【0097】
メモリセルトランジスタ領域では、トンネル絶縁膜102aの膜厚は3nmないし5nm程度、電荷蓄積層104であるシリコン窒化膜の膜厚は1nmないし5nm程度、シリコン窒化膜上に形成された4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120aの膜厚が0.1nmないし1nm程度、この絶縁膜120a上に形成されたアルミニウム酸化膜106aの膜厚は4nmないし15nm程度、このアルミニウム酸化膜106aの上に形成された4価カチオン元素、5価カチオン元素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120cの膜厚が0.1nmないし1nm程度、この絶縁膜120c上に形成されたシリコン酸化膜126aの膜厚は1nmから5nm程度、このシリコン酸化膜上に形成された4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜102eの膜厚が0.1nmないし1nm程度、この絶縁膜102e上に形成されたアルミニウム酸化膜106cの膜厚は4nmないし15nm程度である。
【0098】
選択トランジスタ領域では、トンネル絶縁膜102bの上の電荷蓄積層であるシリコン窒化膜が存在しない以外は、メモリセルトランジスタ領域と同じ製造工程で形成されるため、6層積層順序ならびに膜厚構成は同じである。
【0099】
本実施の形態によれば、メモリトランジスタ領域のブロック絶縁膜に、所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜、シリコン酸化膜、所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜の積層膜を用いている。このため、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。さらに、アルミニウム酸化膜に比べて電子障壁の大きなシリコン酸化膜をブロック膜中央に配置することで、良好な電荷保持性能を確保することができる。
【0100】
以下、本実施の形態の製造方法について、第1および第6の実施の形態との相違点を中心に説明する。選択トランジスタ領域の電荷蓄積層104の除去後、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物、アルミニウム酸化物膜、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物、シリコン酸化膜、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物、アルミニウム酸化物膜、の6層構造を順次形成する。
【0101】
その後、図16に示す工程のように制御ゲート電極材料を堆積し、第1の実施の形態と同様の方法で、NAND型半導体不揮発性メモリ装置を形成する。
【0102】
(第8の実施の形態)
本発明の第8の実施の形態のNAND型不揮発性半導体メモリ装置は、メモリセルトランジスタの第1の絶縁膜(トンネル絶縁膜)と、電荷蓄積層との間に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜と、その上層のシリコン酸化膜が介在する以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。本実施例はトンネル絶縁膜として公知のシリコン酸化膜/シリコン窒化膜(酸窒化膜)/シリコン酸化膜構造、いわゆるONO構造のシリコン窒化膜(酸窒化膜)を主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜に置換した構造に対応する。すなわち、トンネル絶縁膜の改善を目的とした実施の形態であり、実施の形態1ないし7で示したブロック膜あるいは電荷捕獲層の改善とは目的が異なる。したがって、実施の形態1ないし7で示したメモリセルトランジスタのトンネル絶縁膜および選択トランジスタのゲート絶縁膜すべてに、そのまま適用可能である。
【0103】
図25は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、第1の絶縁膜102aと電荷蓄積層104との間に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜130aと、その上層のシリコン酸化膜132が介在する。すなわち、トンネル絶縁膜が第1の絶縁膜102aと所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜130aとシリコン酸化膜132との3層積層構造となっている。選択トランジスタSTS1は、第1の絶縁膜102bと、その上に形成された主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜130bとの2層積層構造となっている。
【0104】
メモリトランジスタ領域では、トンネル絶縁膜102aであるシリコン基板上のシリコン酸化の膜厚は1nmないし4nm程度、その上の4価あるいは5価元素あるいは窒素が添加されたアルミニウム酸化膜130aの膜厚は1nmないし5nm程度、その上のシリコン酸化膜132の膜厚は1nmないし4nm程度、電荷蓄積層104であるシリコン窒化膜の膜厚は1nmないし5nm程度、ブロック絶縁膜である4価あるいは5価元素あるいは窒素が添加されたアルミニウム酸化膜106aの膜厚は4nmから15nm程度である。
【0105】
選択トランジスタ領域では、トンネル絶縁膜102bの膜厚は3nmないし5nm程度、ブロック絶縁膜である4価あるいは5価元素が添加されたアルミニウム酸化膜106aの膜厚は4nmないし15nm程度である。
【0106】
本実施の形態によれば、メモリトランジスタ領域のトンネル絶縁膜に、シリコン酸化膜、所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜、シリコン酸化膜の積層膜を用いている。このため、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。具体的にはアルミニウム酸化膜とシリコン酸化膜との界面で添加元素濃度が最大となるよう傾斜を持たせた分布が好ましい。濃度勾配を持たせることで応力緩和と格子不整合の低減も期待できる。さらに、シリコン酸化膜に比べて電子障壁の小さなアルミニウム酸化膜をブロック膜中央に配置することで、トンネル膜として良好な書き込み消去性能を確保することができる。
【0107】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、NAND型不揮発性半導体メモリ装置、その製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされるNAND型不揮発性半導体メモリ装置、その製造方法等に関わる要素を適宜選択して用いることができる。
【0108】
また、半導体基板として、シリコン(Si)を例に説明したが、必ずしもシリコン(Si)に限るものではなく、シリコンゲルマニウム(SiGe)、ゲルマニウム(Ge)、シリコンカーバイド(SiC)、ガリウム砒素(GaAs)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、インジウムアンチモン(InSb)等、あるいは、それらに歪を加えた基板を用いることが可能である。
【0109】
また、基板材料の面方位は必ずしも(100)面に限るものではなく、(110)面あるいは(111)面等を適宜選択することができる。
【0110】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのNAND型不揮発性半導体メモリ装置およびその製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【図面の簡単な説明】
【0111】
【図1】第1の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図2】第1の実施の形態のNAND型不揮発性半導体メモリ装置のチップレイアウト図。
【図3】Al2O3の酸化膜換算膜厚とストレス印加後のVfb変化の関係を示すグラフ。
【図4】熱処理前後におけるAl2O3中のSi濃度とトラップ電荷密度の関係を示すグラフ。
【図5】Al2O3中での各欠陥の種々の荷電状態のKohn−Sham準位を示した図。
【図6】Al2O3中での各欠陥の種々の荷電状態のKohn−Sham準位を示した図。
【図7】理論計算によるOi、VAl、およびVOの電荷捕獲準位を示す図。
【図8】Al2O3/SiO2のAl2O3ギャップ中の電子準位を示す図。
【図9】Al2O3/SiO2のAl2O3に4価あるいは5価カチオン元素を添加した際の濃度によるバンド図の変化を示す図。
【図10】Al2O3/SiO2のAl2O3に4価あるいは5価カチオン元素を添加した際の濃度によるバンド図の変化を示す図。
【図11】Al2O3/SiO2のAl2O3中にNを添加した場合の電子準位を示す図。
【図12】N添加が格子間酸素およびAl欠損に及ぼす寄与を示す図。
【図13】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図14】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図15】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図16】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図17】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図18】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図19】第2の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図20】第3の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図21】第4の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図22】第5の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図23】第6の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図24】第7の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図25】第8の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【符号の説明】
【0112】
100 半導体基板
102a 第1の絶縁膜
102b 第3の絶縁膜
104 電荷蓄積層
106a、c 第2の絶縁膜
106b、d 第4の絶縁膜
108a 第1の制御ゲート電極
108b 第2の制御ゲート電極
112b 第5の絶縁膜
【技術分野】
【0001】
本発明は、MONOS型のメモリセルを有するNAND型不揮発性半導体メモリ装置およびその製造方法に関する。
【背景技術】
【0002】
フラッシュメモリでは、メモリ容量の大容量化に伴い、メモリセルサイズの微細化が進行している。そのため、極微細セルでは、電荷蓄積層をフローティングゲート型から電荷トラップ機能を有する絶縁膜に変更したMONOS(Metal−Oxide−Nitride−Oxide−Semiconductor)型メモリが注目されている。
【0003】
MONOS型メモリは、電荷を選択的に通過させるトンネル絶縁膜、電荷蓄積層および前記電荷蓄積層と制御ゲート電極間の電流を阻止するブロック絶縁膜が順次積層された構造を有している。そして、素子の簡略化、微細化が可能であることから、次世代メモリとして更なる微細化への検討が進められている。
【0004】
現在、MONOS型メモリを用いた極微細セル実現に向けた検討として、これまでブロック絶縁膜として用いてきたシリコン酸化膜に変わって、更に誘電率の高い材料(High−k材料)を導入する試みが検討されている。特に、アルミニウム酸化物膜はシリコン酸化膜に比べて誘電率が高く、かつ電荷保持特性において良好な性能を示すことから、次世代ブロック絶縁膜として実用化に向けた検討が行われている(例えば、非特許文献1)。
【非特許文献1】J−S.Lee, et al.,SSDM(2005)200.
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、アルミニウム酸化物膜をブロック絶縁膜とする高性能なMONOS型のNAND型不揮発性半導体メモリ装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様のNAND型不揮発性半導体メモリ装置は、半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された前記複数のメモリセルトランジスタの端部に設けられる選択トランジスタを備え、前記メモリセルトランジスタは、前記半導体基板上の第1の絶縁膜と、前記第1の絶縁膜上の電荷蓄積層と、前記電荷蓄積層上の、アルミニウム酸化物である第2の絶縁膜と、前記第2の絶縁膜上の第1の制御ゲート電極と、前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、前記選択トランジスタは、前記半導体基板上の第3の絶縁膜と、前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、前記第4の絶縁膜上の第2の制御ゲート電極と、前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とすることを特徴とする。
【0007】
本発明の一態様のNAND型不揮発性半導体メモリ装置の製造方法は、半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された複数の前記メモリセルトランジスタの端部に設けられる選択トランジスタを備え、前記メモリセルトランジスタは、前記半導体基板上の第1の絶縁膜と、前記第1の絶縁膜上の、アルミニウム酸化物である第2の絶縁膜と、前記第2の絶縁膜上の第1の制御ゲート電極と、前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、前記選択トランジスタは、前記半導体基板上の第3の絶縁膜と、前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、前記第4の絶縁膜上の第2の制御ゲート電極と、前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とすることを特徴とする。
【発明の効果】
【0008】
本発明によれば、アルミニウム酸化物膜をブロック絶縁膜とする高性能なMONOS型のNAND型不揮発性半導体メモリ装置およびその製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【0009】
NAND型不揮発性半導体メモリ装置では、メモリセルトランジスタ領域と、所望のメモリセルジスタを選択する選択トランジスタが配置される選択トランジスタ領域が設けられる。そして、作製工程数およびコスト削減のために、メモリセルトランジスタと選択トランジスタの構造をできるだけ共通化させる製造方法がとられている。直列に接続されるメモリセルトランジスタ列と選択トランジスタとの間隔は、集積度と誤書き込み等の電気的特性との兼ね合いで決められる。通常は、メモリセルトランジスタの制御ゲート電極部分と同間隔の、素子としては機能しないゲートダミーパターンを1個ないし数個介在させている。
【0010】
MONOS型メモリのブロック絶縁膜にアルミニウム酸化物膜(以下、アルミニウム酸化物膜を代表して、Al2O3膜という表記も用いる)を用いる場合、選択トランジスタ領域にはその特性上、必ずしもアルミニウム酸化物膜は必須ではない。しかし、選択除去工程の増加、合わせズレによる特性ばらつき、および最大の懸念点であるアルミニウム酸化物膜のドライエッチング加工の困難さに起因するアルミニウム酸化物膜下のゲートSiO2の電気的特性劣化、等を避けなければならない。このため、選択トランジスタ領域はメモリトランジスタ領域と同じ、電極/Al2O3/SiN/SiO2構造(MANOS)あるいはSiNを除去した電極/Al2O3/SiO2構造(MAOS)となる。
【0011】
前者の場合、電荷蓄積層であるSiNによる電荷トラップは免れず、一方、後者においてもAl2O3/SiO2界面起因の電荷トラップが発生してしまう。いずれの場合もトランジスタの閾値シフトが大きいことから、閾値制御が困難であることが問題となる。したがって、ブロッキング絶縁膜にAl2O3膜を用いた場合においても、選択トランジスタでの電荷トラップによる閾値シフトを低減させることが求められる。
【0012】
本発明の実施の形態を説明する前に、本発明の基本原理について説明する。本発明者らは、NAND型不揮発性半導体メモリ装置の選択トランジスタのゲート絶縁膜としてAl2O3/SiO2積層膜を用いた場合に、Al2O3中に4価カチオン元素あるいは5価カチオン元素あるいはNを導入することによって、電荷トラップ量が低減することを見出した。その実験事実を以下に示す。
【0013】
Al2O3/SiO2積層膜への他元素添加による、電荷トラップ低減の有効性を示す要素実験として、まず、4価元素であるSiによる影響を調査した。最初に、現状のMAOS(Mo電極/Al2O3/SiO2/Si)キャパシタのトラップ電荷密度を調べるために、SiO2膜厚を固定して、Al2O3膜厚のみを変化させた試料の、電荷トラップ量と膜厚の関係を調査した。この際、600℃および1000℃の熱処理による影響を合わせて評価した。
【0014】
図3は、Al2O3のシリコン酸化膜換算膜厚(Teff_AlO)とストレスとして13MV/cm印加した後におけるVfb変化(ΔVfb)の関係を示すグラフである。Teff_AlOとΔVfbはアニール前後どちらにおいても切片ゼロとなる線形で表される。このことから、Al2O3/SiO2/Siの電荷トラップはAl2O3/SiO2界面に存在する可能性が高いことが分かる。また、熱処理温度を高くするほどトラップ電荷密度(N)が低減されることが分かった。この一因として、アニールによるAl2O3/SiO2反応におけるSiの寄与を考え、Al2O3にあらかじめSiを添加した試料における、トラップ電荷への影響を調査した。
【0015】
図4は、1000℃の熱処理前後におけるAl2O3中のSi濃度(Si/(Si+Al))とトラップ電荷密度(N)の関係を示すグラフである。熱処理前(as−depo.)の結果を見ると、Si/(Si+Al)=0.03以上のSiを添加させると、トラップ電荷密度が大きく減少することが分かった。この結果から、Al2O3中にあらかじめSiを添加しても、トラップ電荷密度減少に十分効果があることが分かった。また、1000℃の熱処理によって、更にトラップ電荷密度は低減した。これは、高温熱処理によってSiの寄与が増加したためだと考えられる。
【0016】
以上から、熱処理によってAl2O3中へSiを拡散させること、あるいはAl2O3中にあらかじめSiを添加しておくことによって、MAOS構造で見られたトラップ電荷密度が大きく減少することが分かった。
【0017】
以上の実験事実のみからはトラップ電荷密度の減少に寄与した欠陥の構造を同定することは出来ない。そこで発明者らはトラップ電荷密度の減少に寄与した欠陥を決定するため、α−Al2O3単位胞(2Al2O3=10原子が含まれる)の2x2x2倍セル(計16Al2O3=80原子が含まれる)およびα−SiO2単位胞(3SiO2=9原子が含まれる)の2x2x2倍セル(計24SiO2=72原子が含まれる)を基にしたスーパーセルを用いて第一原理スピン分極非局所近似密度汎関数法(SP−GGA−DFT法:Spin−Polarized Generalized Gradient Approximation Density Functional Theory)計算を遂行した。
【0018】
Al2O3系の計算では、このセルにM(M=Si,Hf)の置換型あるいは格子間型欠陥、およびこれらとAl空孔(VAl)・酸素空孔(VO)・格子間酸素(Oi)・置換窒素(NO)・格子間窒素(Ni)との欠陥対(複合体:complex)を導入し、各欠陥構造とそれらが電荷捕獲・放出した場合の準位を計算した。SiO2系の計算では。M(M=Al, Ge, Hf, P, As)の置換型あるいは格子間型欠陥、およびこれらとSi空孔(VSi)・酸素空孔(VO)・格子間酸素(Oi)・置換窒素(NO)・格子間窒素(Ni)との欠陥対(複合体:complex)を導入した。荷電状態を変えた場合には、スーパーセル法に伴う過剰な双極子エネルギー利得分はMakov−Payne−Kantorovichの方法に従って補正した。
【0019】
図5および図6は、電子エネルギーを横軸に、状態密度を縦軸にとり、Al2O3中での各欠陥の種々の荷電状態のKohn−Sham準位(一電子エネルギー準位)を示した図である。VBはAl2O3の価電子帯、CBはおなじく伝導帯、ΔEv(Si)あるいはΔEv(HfO2)はAl2O3の価電子帯とSiあるいはHfO2の価電子帯とのオフセット量、バンドギャップ中に現れる準位につけた塗りつぶした矢印は電子占有準位、白抜き矢印は電子非占有準位を示す。
【0020】
図5にはAl2O3にSiを導入した場合の一電子準位を示す。価電子帯(VB)端近傍がO2p軌道で構成されているのは、今回検討したAl2O3やSiO2に限らず酸化物では一般的である。まず、Al2O3/SiO2膜のトラップ起源を考えた場合、電子を捕獲し、さらに捕獲した電子を安定化させる(デトラップしない)準位を形成することから、格子間酸素(Oi)およびAl欠損(VAl)の可能性が考えられる。
【0021】
図7は、理論計算によるOi、VAl、およびVOの電荷捕獲準位を示す図である。ここで、図5あるいは図6に示したKohn−Sham準位そのものからは、電荷の授受が可能か否かは一目で判断できるが、正確な電荷捕獲・放出準位はわからない。なぜなら、特にAl2O3のようなイオン性物質においては、電荷捕獲・放出に伴い大きなエネルギー利得を伴う格子緩和が起こり、その考慮なしには欠陥準位は求められないからである。
【0022】
発明者らは電荷捕獲・放出に伴う構造緩和前後の全エネルギーを比較することにより、正確な欠陥準位を決定した。図7の横軸は電子エネルギー(フェルミレベル)、縦軸は欠陥の生成エネルギーである。縦軸の正の値は吸熱反応、負の値は発熱反応を示す。各欠陥に対して水平線とそこから折れ曲がった直線が示してある。水平線部分は電荷中性状態での生成エネルギーであり、これはフェルミレベルに依らないため横軸に平行である。一方、電荷捕獲状態のエネルギーはフェルミレベルに大きく依存し、横軸の値に対して屈曲点をもつ振る舞いとなり、折れ線となる。各欠陥の各電荷状態について、水平線と右下がりの折れ線との差分が電子親和力であり、右上がりの折れ線との差分が正孔親和力に対応する。また、図中“0”と“−2”との間の屈曲点の横軸(フェルミレベル)の値と伝導帯下端(CBM:MはMinimumで下端を表す)との差がアクセプターレベルに相当する。
【0023】
この図によると、中性のOiはgap中にO2pの非占有軌道による電子の非占有準位を形成する。この非占有準位は中性状態では浅い(伝導帯下端に近い)が、電子を捕獲すると大きな格子緩和を起こし、負のU(negative−U)効果によって大幅に安定化する。そのため、電子を捕獲してOi2−になると、深い電子占有準位となり、安定化することが分かっている。また、中性のVAlもVAlに隣接する3つのOのO2pの非占有軌道へ最大3個の電子を受容でき(VAl3−)、そのレベルはVBMから2eV以内の深いところにあることから、電子をトラップし、かつ電子をデトラップしにくいことが分かる。
【0024】
さらにAl2O3/SiO2界面では、SiO2中の欠陥生成も起こるはずであり、4価のSiと3価のAlの相互置換が置きやすいことも予想される。実際、発明者らの理論計算によるとSiO2中のSiサイトをAlが置換した場合(AlSi)においてもまた、SiO2の価電子帯端にAlSiに隣接する1つのOのO2pの非占有軌道による電子の非占有準位を形成し、電子トラップによって安定化することが分かっている。ここで、実験結果では、Al2O3/SiO2は界面に電荷トラップが存在する可能性が高く、高温アニールによる電荷トラップ減少は、Al2O3/SiO2のミキシングによるSiの影響である可能性があることが分かっている。このSiの寄与を第一原理計算結果と合わせて考えてみる。
【0025】
Al2O3中にSiが添加され、Alサイトが微量にSiで置換され(SiAl)、かつ酸素が適度に供給されて格子間酸素(Oi)を含む場合、OiとAlサイトに置換したSi(SiAl)が1:1の対をなすようにすることができる。ただし、これだけではこの欠陥対あたり電子1個分の非占有準位が残ってしまう。しかし、これに電子がトラップすると、gap中の非占有準位は消滅し、酸素の非結合電子による準位へと安定化し、価電子帯端近傍に現れる。さらにSi量を増加させると、OiとSiAlが1:2の対を形成するようになる。この場合はこの欠陥対が形成されただけで、電極からの電荷注入なしにgap中準位が消滅してしまうため、電荷トラップ減少に大きく寄与する。一方で、SiAlはAl2O3のギャップ中にSi3spの占有軌道による余剰電子を形成する。したがって、Al欠損が存在すると、この余剰電子はAl欠損サイト(VAl)にトラップされ、電荷補償欠陥対(VAl−3SiAl)を形成し、エネルギー的に安定化することが分かっている。したがって、どちらの欠陥が形成された場合においてもAl2O3中へのSiによって、電荷トラップは減少することが、理論計算により初めて明らかになった。
【0026】
次に、窒素添加による効果について説明する。図5から、格子間窒素(Ni)あるいは酸素欠損サイトに置換した窒素(NO)のN2p電子はどちらにおいてもO2p電子よりも浅いため、Al2O3ギャップ中価電子帯上端のすぐ上あたりに電子占有準位を生じ、さらにNOでは空いた準位がその上側に1つ、Niでは詰まった準位が同じあたりにもう1つ形成される。そのため、Al2O3中にAl欠損(VAl)が存在すると、それよりも浅いところに形成されるNOあるいはNiの余剰電子はVAlに移動し、おのおの2VAl−3NO欠陥対あるいはVAl−Ni欠陥対となり安定化する。ただし、2VAl−3NO欠陥対ではNO起因の電子非占有準位が余剰に生じるので、3SiAl等との電荷補償が必要となることが分かる。
【0027】
また、格子間酸素(Oi)が存在した場合、Oiのような格子間アニオンは、格子間アニオンに配位しながら置換型拡散をすると考えると、NO+Oi→OO+Niの反応が進行する。さらにNiはもう1つのNiと出会うことでN2という非常に強いN≡Nを形成して安定化し、電子的にも不活性化してしまう。したがって、Al2O3中のNによってもまた電荷トラップは減少することが、理論計算により初めて明らかになった。
【0028】
また、図6では置換元素としてのSiとHfを比較している。典型元素であるSiに比べて高いエネルギーの5d26s2の価電子をもつ遷移金属元素であるHfの場合でも、電子状態をみるとエネルギー的にも、Siと変わらない結果であることが、理論計算により初めて明らかになった。
【0029】
また、5価の元素では、Al2O3中のAlサイトを置換した場合、格子間原子になった場合、いずれにおいても、SiやHfに比べて余剰価電子が更に1個増え、Alに比べては2個余剰である。この場合には、Oi−MAl欠陥対および2VAl−3MAl(M=5価カチオン)欠陥対は電荷を捕獲する必要なく電子的に不活性化されることが、理論計算により初めて明らかになった。
【0030】
以上の結果から、選択ゲートであるAl2O3/SiO2のAl2O3ギャップ中の電子準位を図8に示し、これに4価あるいは5価カチオン元素を添加した際の濃度によるバンド図の変化を図9(M/(M+Al)<0.03:M=4価カチオン元素の場合。5価カチオン元素の場合は半分の濃度で同等の効果が生じる)および図10((M/(M+Al)≧0.03:M=4価カチオン元素の場合。5価カチオン元素の場合は半分の濃度で同等の効果が生じる)に示す。この結果から、M/(M+Al)≧0.03(M=4価カチオン元素の場合。5価カチオン元素の場合は半分の濃度で同等の効果が生じる)で、より添加による効果が顕著に発現されることが分かる。
【0031】
また、Al2O3/SiO2のAl2O3中にNを添加した場合の電子準位を図11(0.02≦N/(O+N)≦0.4)に示し、N添加がAl2O3ギャップ中の電荷トラップの起源として考えられる格子間酸素およびAl欠損に及ぼす寄与を図12に示す。これら最適な添加濃度は、図5ないし図6で説明したように、Al2O3中の真性欠陥である格子間酸素(Oi)、Al欠損(VAl)、および酸素欠損(VO)によるAl2O3ギャップ中の余剰電子あるいは不足電子の数と、添加元素によってもたらされるAl2O3ギャップ中の余剰電子あるいは不足電子の数とのバランスによって一義的に決定されているのである。
【0032】
以上から、選択ゲートとしてAl2O3/SiO2積層膜を用いた場合に、Al2O3中に4価カチオン元素あるいは5価カチオン元素あるいはNを導入することによって、電荷トラップ量が低減することを見出した。
【0033】
以下、図面を用いて、発明者らにより見出された上記知見を適用したアルミニウム酸化物膜を用いた本発明の実施の形態について説明する。
【0034】
(第1の実施の形態)
本発明の第1の実施の形態のNAND型不揮発性半導体メモリ装置は、半導体基板に、直列接続された複数のメモリセルトランジスタと、これらの直列接続された複数のメモリセルトランジスタの端部に設けられる選択トランジスタを備えている。そして、このメモリセルトランジスタは、半導体基板上の第1の絶縁膜と、第1の絶縁膜上の電荷蓄積層と、電荷蓄積層上の、主要成分がアルミニウム酸化物である第2の絶縁膜と、第2の絶縁膜上の第1の制御ゲート電極と、第1の制御ゲート電極の両側の半導体基板中に形成される第1のソース/ドレイン領域を備えている。また、選択トランジスタは、半導体基板上の第3の絶縁膜と、第3の絶縁膜上の、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜と、第4の絶縁膜上の第2の制御電極と、第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とする。
【0035】
なお、ここで、第1の絶縁膜は、いわゆるトンネル絶縁膜であり、半導体基板と電荷蓄積層との間に挟まれ電荷を選択的に通過させる機能を有している。また、第2の絶縁膜は、いわゆるブロック絶縁膜であり、電荷蓄積層と第1の制御ゲート電極間の電流を阻止する機能を有している。また、本明細書中、絶縁膜の主要成分がアルミニウム酸化物であるとは、絶縁膜のバンド構造、換言すればバンドギャップ、がアルミニウム酸化物のそれで記述できることを意味する。つまり添加元素は、例えば欠陥準位を形成したり、価電子帯上端を上昇させたり伝導帯下端を下降させる、等によりアルミニウム酸化物のバンド構造を変調させる効果をもつだけである。また、元素が少量成分であるとは、その元素(原子)の絶縁膜中の原子濃度が小さく、アルミニウム酸化物のバンド構造自体を保てない程の変調は加えないことを意味する。
【0036】
図2は、本実施の形態のNAND型不揮発性メモリ装置のチップレイアウト図である。このNAND型不揮発性メモリ装置10は、周辺回路用トランジスタが配置される周辺回路領域12と、メモリセルを含むコア領域14とを有している。そして、コア領域14は、さらにメモリセルトランジスタが配置されるメモリセルアレイ領域16と、メモリセルアレイ領域16に挟まれ、所望のメモリセルを選択するための選択トランジスタが配置される選択トランジスタ領域18を有している。
【0037】
図1は、図2の破線で示されるコア領域14の一部の断面図である。NAND型不揮発性メモリ装置10においては、例えば、n個(nは整数)のメモリセルトランジスタMT11〜MT1nが隣接して配置されている。メモリセルトランジスタMT11〜MT1nのそれぞれは、隣接するメモリセルトランジスタMT11〜MT1nと、ソース領域およびドレイン領域を互いに共有しており、各メモリセルトランジスタMT11〜MT1nが直列に接続されている。図2のメモリセルアレイ領域16には、このように直列接続されるメモリセルトランジスタの列が、平行に多数配列されている。
【0038】
図1に示すように、このメモリセルトランジスタは、例えばシリコンである半導体基板100上の、例えばSiO2膜である第1の絶縁膜102aと、第1の絶縁膜102a上の、例えばシリコン窒化膜である電荷蓄積層104と、電荷蓄積層104上の、主要成分がアルミニウム酸化物である第2の絶縁膜106aと、第2の絶縁膜106a上の、例えば窒化タンタルとタングステンの積層膜(TaN/W積層膜)である第1の制御ゲート電極108aと、第1の制御ゲート電極108aの両側の半導体基板100中に、例えばAsやP等の不純物が導入されて形成されるソース/ドレイン領域110a、110bを備えている。なお、本実施の形態においては、第2の絶縁膜106aは、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する。
【0039】
そして、図1に示すように、直列接続されるメモリセルトランジスタMT11〜MT1nの両端部に、それぞれ隣接して2つの選択トランジスタSTS1とSTD1が配置されている。選択トランジスタSTS1は、半導体基板100上の、例えばSiO2膜である第3の絶縁膜102bと、第3の絶縁膜102b上の、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bと、第4の絶縁膜106b上の、例えば窒化タンタルとタングステンの積層膜である第2の制御ゲート電極108bと、第2の制御ゲート電極108bの両側の半導体基板100中に、例えばAsやP等の不純物が導入されて形成されるソース/ドレイン領域110c、110aを備える。ここで、本実施の形態においては、ドレイン領域110aは隣接するメモリセルトランジスタ(図1中ではMT11)のソース領域110aと共通化されているが、必ずしも、共通化されることは必須ではない。例えば、メモリセルトランジスタMT11と選択トランジスタSTS1の間に、ゲートダミーパターンが設けられる場合には、ソース/ドレイン領域は共通化されることはない。そして、選択ゲートトランジスタSTS1に隣接して、ソース領域110c上にソース線コンタクト22が配置されている。
【0040】
一方、選択トランジスタSTD1は、メモリセルトランジスタ配列の他端に位置するメモリセルトランジスタMT1nに隣接して配置されている。選択トランジスタSTD1は、半導体基板100上の、例えばSiO2膜である第3の絶縁膜102bと、第3の絶縁膜102b上の、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bと、第4の絶縁膜106b上の、例えば窒化タンタルとタングステンの積層膜である第2の制御電極108bと、第2の制御ゲート電極108bの両側の半導体基板100中に、例えばAsやP等の不純物が導入されて形成されるソース/ドレイン領域110d、110eを備える。ここで、本実施の形態においては、ソース領域110dは隣接するメモリセルトランジスタ(図1中ではMT1n)のドレイン領域110dと共通化されているが、必ずしも、共通化されることは必須ではないことは、選択トランジスタSTS1と同様である。そして、選択ゲートトランジスタSTD1に隣接して、ドレイン領域110e上にビット線コンタクト24が配置されている。
【0041】
本実施の形態によれば、選択トランジスタSTS1、STD1のゲート絶縁膜の一部であるアルミニウム酸化物膜の電荷トラップ量を極めて低く抑制することが可能となる。したがって、メモリ動作中に選択トランジスタSTS1、STD1のゲート絶縁膜に電荷がトラップされることでトランジスタの閾値が変動し、メモリが誤動作することを防止することができる。したがって、信頼性の向上したNAND型不揮発性メモリ装置の実現が可能となる。また、本実施の形態によれば、選択トランジスタSTS1、STD1のゲート絶縁膜の一部であるアルミニウム酸化物膜を、トランジスタ特性の変動を懸念して剥離する必要がない。したがって、従来、アルミニウム酸化物膜を剥離するために設けられていた、端部のメモリセルトランジスタと選択トランジスタ間の合わせ余裕を不要とすることができる。したがって、NAND型不揮発性メモリ装置のチップ面積を縮小させることが可能となる。また、アルミニウム酸化物膜の剥離工程で生ずる選択トランジスタのゲート絶縁膜へのダメージも回避できる。
【0042】
本実施の形態において、例えばシリコン酸化膜で第1の絶縁膜102a(図1)および第3の絶縁膜102bの膜厚は3nmから5nm程度である。また、例えばシリコン窒化膜である電荷蓄積層104の膜厚は1nmから5nm程度である。また、第2の絶縁膜106a、第4の絶縁膜106bである4価あるいは5価元素が添加されたアルミニウム酸化物の膜厚は4nmから15nm程度である。
【0043】
ここで、4価カチオン元素はSi、Ge、Sn、Hf、Zr、Tiから選ばれる少なくとも1種の元素であり、前記5価カチオン元素はV、Nb、Taから選ばれる少なくとも1種の元素であることが望ましい。
【0044】
本実施の形態において、4価カチオン元素、5価カチオン元素、N(窒素)のうちいずれか1種の元素が、第3の絶縁膜102bであるアルミニウム酸化物中に略均一に含有されていることが望ましい。これによって、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜のアルミニウム酸化物/第3の絶縁膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できるからである。
【0045】
また、本実施の形態において、4価カチオン元素、5価カチオン元素、N(窒素)の添加元素の合算濃度が、第3の絶縁膜側で最大値をとる分布を有するように濃度分布を調整してもよい。ここで、濃度とは単位体積あたりの原子数をいう。また、第3の絶縁膜側とは、第3の絶縁膜との界面からアルミニウム酸化物膜内にかけて分布する界面欠陥の存在する範囲の領域を意味するものとする。上記の膜厚範囲のアルミニウム酸化物膜を用いた場合には、おおよそ膜厚の10%程度の範囲の領域に相当する。上述のように、アルミニウム酸化物中の電荷トラップとなる欠陥は、アルミニウム酸化物膜と下層の第3の絶縁膜の界面近傍に偏在する。また、バルク欠陥はアルミニウム酸化物膜中に略均一に存在する。したがって、上記添加元素の分布が、第3の絶縁膜側で最大値をとる分布とすることにより、最小の元素添加量で効果的に積層構造全体の欠陥を減らすことが可能である。また、濃度勾配を持たせることで応力緩和と格子不整合の低減も期待できる。
【0046】
4価カチオン元素の第4の絶縁膜であるアルミニウム酸化物を主要成分とする膜中の濃度が0.03≦M/(Al+M)≦0.3(M=4価カチオン元素)、5価カチオン元素の第4の絶縁膜中の濃度が0.015≦M/(Al+M)≦0.15(M=5価カチオン元素)、N(窒素)の第4の絶縁膜中の濃度が0.02≦N/(O+N)≦0.4であることが望ましい。この範囲であれば、より電荷トラップ量の低減が可能であるからである。なお、ここで濃度とは測定箇所における原子数比(モル比)で表されるものとする。
【0047】
また、本実施の形態においては、メモリセルトランジスタのブロック絶縁膜となる第1の絶縁膜102a(図1)および第3の絶縁膜102bとしてシリコン酸化膜を用いる場合を例に説明した。しかし、シリコン酸化膜以外にも、シリコン酸窒化膜あるいはシリコン酸化膜/シリコン窒化膜/シリコン酸化膜で構成される積層膜(ONO膜)を用いてもよい。
【0048】
また、本実施の形態においては、メモリトランジスタの電荷蓄積層104(図1)としてシリコン窒化膜を用いる場合を例にあげた。その組成比は化学量論的組成を持つSi3N4でも、膜中トラップ密度を増大させるためにSiリッチの組成を持つシリコン窒化膜でもよい。また、シリコン窒化膜以外に、高誘電率膜を用いることによって、電気的膜厚を薄くすることが可能であることから、電荷蓄積層の材料としてAl,Hf,La,Y,Ce,Ti,Zr,Taから選ばれる少なくとも1つ以上の元素を含む酸化物、窒化物あるいは酸窒化物を広く用いることができるし、それらの膜の積層物も使うことが出来る。
【0049】
また、本実施の形態においては、第1および第2の制御ゲート電極の材料として、窒化タンタルとタングステンの積層膜を例にあげた。しかし、窒化タンタル以外にn+型多結晶シリコン,p+型多結晶シリコンあるいはAu,Pt,Co,Be,Ni,Rh,Pd,Te,Re,Mo,Al,Hf,Ta,Mn,Zn,Zr,In,Bi,Ru,W,Ir,Er,La,Ti,Yのうちから選ばれる一種類以上の元素を含み、それらの単体あるいは珪化物、ホウ化物、窒化物、炭化物などの金属系導電材料を広く用いることができる。特に仕事関数の大きな金属系導電材料は、ブロック絶縁膜から制御ゲート電極へのリーク電流を低減できるため望ましい。また、本実施の形態においては、窒化タンタルと積層する層にタングステンを用いたが、それ以外にニッケルシリサイドやコバルトシリサイドといった低抵抗のフルシリサイドまたは金属系導電材料を広く用いることができる。
【0050】
次に、本実施の形態のNAND型不揮発性メモリ装置の製造方法について図13〜図18を参照しつつ説明する。図13〜図18は、本実施の形態の製造方法を示す工程断面図である。ここでは、メモリセルトランジスタのうち、図1のソースコンタクト側端のメモリセルトランジスタMT11と選択トランジスタSTS1の断面を例に説明する。
【0051】
本実施の形態の製造方法は、半導体基板上に第1の絶縁膜および第3の絶縁膜を形成し、
第1の絶縁膜および第3の絶縁膜上に電荷蓄積層を堆積し、第3の絶縁膜上の電荷蓄積層を除去し、電荷蓄積層上に、主要成分がアルミニウム酸化物である第2の絶縁膜を形成し、
第3の絶縁膜上に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜を形成し、第2の絶縁膜上に第1の制御ゲート電極を形成し、第4の絶縁膜上に第2の制御ゲート電極を形成し、第1の制御ゲート電極の両側の前記半導体基板中に第1のソース/ドレイン領域を形成し、第2の制御ゲート電極の両側の前記半導体基板中に第2のソース/ドレイン領域を形成することを特徴とする。
【0052】
なお、ここで第1の絶縁膜は、メモリセルトランジスタが形成される領域の半導体基板上に形成される絶縁膜を意味し、最終的にはメモリセルトランジスタのトンネル絶縁膜となる絶縁膜である。また、ここで第3の絶縁膜は、選択トランジスタが形成される領域の半導体基板上に形成される絶縁膜を意味し、最終的には選択トランジスタのゲート絶縁膜となる絶縁膜である。以降、第1の絶縁膜と第3の絶縁膜を同時に形成する製造方法を例に説明するが、第1の絶縁膜と第3の絶縁膜は、必ずしも同時に形成される必要はない。
【0053】
まず、図13に示すように、例えばB等の不純物がドーピングされた(100)面を有するP型のシリコンの半導体基板100上に、例えば熱酸化することにより、厚さ3nm〜5nm程度のシリコン酸化膜からなる第1の絶縁膜102aおよび第2の絶縁膜102bを形成する。このトンネル酸化膜の形成は、熱酸化に限らず、例えば、CVD(Chemical Vapor Deposition)法によってもかまわない。なお、第1の絶縁膜102aおよび第3の絶縁膜102bの形成に先立ち、半導体基板100上に、公知のプロセスにより、シリコン酸化膜が埋め込まれた素子分離領域(図示せず)を形成する。次に、第1の絶縁膜102aおよび第3の絶縁膜102b上に、例えば、厚さ1nm〜5nm程度のシリコン窒化膜からなる電荷蓄積層104をCVD法等により堆積する。
【0054】
次に、図14に示すように、第3の絶縁膜102b上の電荷蓄積層104を除去する。すなわち、後に選択トランジスタSTS1が形成される領域の絶縁膜上の電荷蓄積層104を選択的に除去する。例えば、第1の絶縁膜102a上をレジストでマスクした後に、ドライエッチングすることで選択的な除去が可能である。
【0055】
次に、図15に示すように、電荷蓄積層104上に、主要成分がアルミニウム酸化物である第2の絶縁膜106aを形成する。また、第3の絶縁膜102b上に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bを形成する。なお、ここでは第2の絶縁膜106aと第4の絶縁膜106bを同時に同一組成の膜として形成する場合を例に示している。
【0056】
第3および第4の絶縁膜である4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有するアルミニウム酸化物膜は、4価あるいは5価カチオン元素とAlのメタルターゲットあるいはそれらの酸化物ターゲットを用いたスパッタ法で形成する。スパッタガス条件としては、Ar等の希ガス単独でも良いし、酸素あるいは窒素を適切な流量比で混合させた化成スパッタ法を用いても良い。アルミナ酸化物膜内の酸素欠損生成を抑制する観点からは、少なくとも酸素流量が制御されたスパッタ法を用いることが望ましい。
【0057】
なお、この膜の製造方法はスパッタ法に限らず、CVD法やALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も可能である。また、アルミニウム酸化物膜の一部または全部の膜厚を成膜した後、イオン注入法等により少量成分となる元素を導入しても良い。
【0058】
また、この膜の形成は、例えば、電荷蓄積層形成後あるいはアルミニウム酸化物膜の一部または全部の膜厚を成膜した後、4価あるいは5価カチオン元素を微量に溶かした溶液でウエハーを流水あるいは浸漬し、溶液中の元素濃度、流水時間あるいは浸漬時間によって、付着量を制御したのち、熱処理によってアルミニウム酸化物膜内に導入することも出来る。
【0059】
また、メモリトランジスタ領域の電荷蓄積層104、選択トランジスタ領域のゲート絶縁膜である第3の絶縁膜102bを形成する主要元素が4価あるいは5価カチオンから形成される場合、その上にアルミニウム酸化物膜の一部あるいは全部の膜厚を成膜した後、熱処理し、その熱処理温度によって界面反応速度と相互拡散速度を設定し、さらに熱処理時間を制御することにより、4価あるいは5価元素の膜中への拡散量を制御することもできる。例えば電荷蓄積層104がシリコン窒化膜、第3の絶縁膜がシリコン酸化膜で形成される場合、上記の方法によってアルミニウム酸化物中へSiの添加が可能である。
【0060】
次に、図16に示すように、第2の絶縁膜106a上および第4の絶縁膜106b上に、TaN/W積層膜108を堆積する。このTaN/W積層膜108は、Ta(N(CH3)2)5、もしくはTa(N(CH3)2)5とNH3を原料とするCVD法でTaNを形成し、引き続いてW(CO)6を原料とするCVD法でWを形成する。なおこの膜の製造方法はここに示した方法に限らず、他の原料ガスを用いてもよい。またCVD法以外の例えばスパッタ法、ALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も採用することが可能である。
【0061】
次に、図17に示すように、公知のリソグラフィーおよびRIEにより、メモリセルトランジスタMT11領域で、第1の制御ゲート電極108a、第2の絶縁膜106a、電荷蓄積膜104、第1の絶縁膜102aをパターン形成する。同様に、選択トランジスタSTS1領域で、第2の制御ゲート電極108b、第4の絶縁膜106a、第3の絶縁膜102bをパターニングする。
【0062】
その後、図18に示すように、第1の制御ゲート電極108aをマスクに、例えば、Asをイオン注入し、第1の制御ゲート電極108aの両側の半導体基板100中にn+型の第1のソース/ドレイン領域110a、110bを形成する。また、第2の制御ゲート電極108bをマスクに、例えば、Asをイオン注入し、第2の制御ゲート電極108bの両側の半導体基板100中にn+型の第2のソース/ドレイン領域110c、110aを形成する。ここでは、第1のソース/ドレイン領域110a、110bおよび第2のソース/ドレイン領域110c、110aを同時プロセスで形成する場合を例に示しているが、それぞれ別個のプロセスで形成するものであっても構わない。また、イオン注入は、拡散層位置や深さの制御のために、制御ゲート電極上に薄膜を堆積した後、あるいは制御ゲート電極の両側に側壁絶縁膜を形成した後に行われても構わない。
【0063】
その後、周知の方法で配線等を形成して本実施の形態のNAND型不揮発性半導体メモリ装置が形成される。
【0064】
なお、本実施の形態では、選択トランジスタのゲート絶縁膜の一部に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜を適用し、電荷トラップ量を低減する場合について述べたが、周辺トランジスタにも同様のゲート絶縁膜を適用することによって、同様の作用・効果が期待できる。
【0065】
(第2の実施の形態)
本発明の第2の実施の形態のNAND型不揮発性半導体メモリ装置は、選択トランジスタの第3の絶縁膜と第4の絶縁膜との間に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなり、前記元素の濃度分布の半値幅で定義された膜厚が0.1nm以上1nm以下の第5の絶縁膜を有する点、およびメモリセルトランジスタの電荷蓄積層と第2の絶縁膜との間にも上記同様の絶縁膜を有する点以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。なお、上記の4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる第5の絶縁膜には、素子形成後には、それらの上に積層されたアルミニウム酸化膜と反応することにより、アルミニウムが拡散し、その酸化物が形成されている。ここで、元素の濃度とは、単位体積あたりの原子数をいう。
【0066】
図19は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、選択トランジスタ(図ではSTS1)の第3の絶縁膜102bと第4の絶縁膜106bとの間に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる第5の絶縁膜112bを有している。本実施の形態では、メモリセルトランジスタ(図ではMT11)の電荷蓄積層104と第2の絶縁膜106aとの間にも第5の絶縁膜112bと同様の絶縁膜112aが形成されている。
【0067】
本実施の形態によれば、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜112aおよび第5の絶縁膜112bは、熱処理等による相互拡散によってアルミニウム酸化膜106aおよび106b中に添加されることになる。このように、添加元素を含む酸化膜を元々欠陥の多い異種絶縁膜界面に挿入することで、アルミニウム酸化物を主要成分とする第2の絶縁膜106aの界面付近および第4の絶縁膜106bの界面付近にカチオン元素を導入することができ、効果的に積層構造全体の欠陥を減らすことが可能となり、閾値変化抑制が達成できる。また、この積層構造に熱処理を加えて添加元素を再分布させて、異種絶縁膜界面から連続的に濃度分布が変化し、かつ異種絶縁膜界面に最大濃度を有する濃度分布を持つようにしてもその効果は維持される。
【0068】
なお、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物である絶縁膜112aおよび第5の絶縁膜112bの膜厚は、0.1nm以上1nm以下であることが望ましい。これは、膜厚が0.1nmよりも薄いと、異種絶縁膜界面に添加元素が面内方向で均一ではなくドット状に存在するようになり、微細セルではバラツキの起源となるからである。また、逆に1nmを超えると実膜厚及び電気的膜厚の増加が無視できなくなり、選択トランジスタ微細化の障害となるからである。
【0069】
なお、本実施の形態の製造方法においては、第1の実施の形態において、図14に示した電荷蓄積層104の選択除去後に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物である絶縁膜112aおよび第5の絶縁膜112bを堆積する工程を挿入すればよい。堆積膜厚は例えば、0.1nm〜2nmである。ここで、第5の絶縁膜112bの堆積は、例えば、4価あるいは5価元素のメタルターゲットあるいは酸化物ターゲットを用いたスパッタ法で形成することが可能である。なお、この膜の製造方法はスパッタ法に限らず、CVD法やALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も可能である。あるいは、下地表面をラジカル窒化等することにより0.1〜1nmの絶縁膜を形成しても良い。あるいは、窒素は格子不整合の大きな界面に偏析しやすいため、第5の絶縁膜112bの堆積後、あるいは第5の絶縁膜112bの上層を形成後に、適切な熱処理を施すことにより界面に0.1〜1nmの絶縁膜を形成しても良い。なお、ここに記載した絶縁膜膜厚は、前記元素の濃度分布の半値幅で定義された膜厚である。
【0070】
そして、本実施の形態によれば、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物である絶縁膜112aおよび第5の絶縁膜112bから添加カチオン元素が上層のアルミニウム酸化物の絶縁膜に導入されることから、絶縁膜112aおよび第5の絶縁膜112bの上にアルミニウム酸化物膜を堆積する際には、必ずしも少量成分となる元素を積極的に導入しなくても構わない。
【0071】
(第3の実施の形態)
本発明の第3の実施の形態のNAND型不揮発性半導体メモリ装置は、選択トランジスタの第3の絶縁膜がシリコン酸化膜であり、アルミニウム酸化物を主要成分とする第4の絶縁膜との間に、シリコン酸窒化膜を有する以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。
【0072】
図20は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、図に示すように、選択トランジスタ(図ではSTS1)の第3の絶縁膜102bと第4の絶縁膜106bとの間に、シリコン酸窒化膜114を有している。
【0073】
本実施の形態によれば、このように、窒素(N)含むシリコン酸窒化膜114を、元々欠陥の多い異種絶縁膜界面に挿入することで、アルミニウム酸化物を主要成分とする第4の絶縁膜106bの界面付近に窒素を導入でき、効果的に積層構造全体の欠陥を減らすことが可能となり、閾値変化抑制が達成できる。またこの積層構造に熱処理を加えて窒素を再分布させて、異種絶縁膜界面から連続的に濃度分布が変化し、かつ異種絶縁膜界面に最大濃度を有する濃度分布を持つようにしてもその効果は維持される。
【0074】
ここで、シリコン酸窒化膜114の膜厚は、0.1nm以上1nm以下であることが望ましい。ここで窒化領域が0.1nmよりも薄いと、異種絶縁膜界面にN原子が局所的に凝集した状態で存在することになり、微細セルではバラツキの起源となる。また逆に1nmを超えると実膜厚及び電気的膜厚の増加が無視できなくなり、選択トランジスタの微細化の障害となるからである。
【0075】
なお、本実施の形態の製造方法においては、第1の実施の形態において、第1および第3の絶縁膜をシリコン酸化膜で形成し、図14に示した電荷蓄積層104の選択除去後に、ラジカル窒化等により、少なくとも選択トランジスタ領域の、シリコン酸化膜である第3の絶縁膜102bの上部をシリコン酸窒化膜114化すればよい。
【0076】
そして、本実施の形態によれば、シリコン酸窒化膜114から窒素が上層のアルミニウム酸化物の絶縁膜に導入されることから、アルミニウム酸化物膜を堆積する際には、必ずしも電荷トラップ量低減のための少量成分となる元素を積極的に導入しなくても構わない。また本実施例ではメモリトランジスタ領域および選択トランジスタ領域のブロック絶縁膜に窒素が添加されていても良い。このときメモリトランジスタ領域では電荷蓄積層がシリコン窒化膜で形成されている場合、ブロック絶縁膜への窒素添加工程は素子特性にはほとんど影響を及ぼさない。
【0077】
(第4の実施の形態)
本発明の第4の実施の形態のNAND型不揮発性半導体メモリ装置は、メモリセルトランジスタ領域に、電荷蓄積層としてのシリコン窒化膜(SiN)層を有しないこと、それに代わって電荷蓄積層として機能させるアルミニウム酸化物層とその下地のシリコン酸化膜層との間には4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜を有しないこと以外は、第2の実施の形態と同様である。したがって、第2の実施の形態と重複する記載については、記述を省略する。
【0078】
図21は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、シリコン酸化膜からなる第1の絶縁膜102a、アルミニウム酸化物膜からなる第2の絶縁膜106aと第1の制御ゲート電極108aの積層構造で形成されている。ここで第2の絶縁膜106aには、極力、4価カチオン元素、5価カチオン元素、N(窒素)が少量成分として含有されていないことが望ましい。一方、選択トランジスタSTS1は、シリコン酸化膜からなる第3の絶縁膜102b、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる第5の絶縁膜112b、主要成分がアルミニウム酸化物である第4の絶縁膜106bと第2の制御電極108bの積層構造で形成されている。なお、第5の絶縁膜112bには、素子形成後には第4の絶縁膜106bと反応することにより、アルミニウムが拡散し、その酸化物が形成されている。
【0079】
本実施の形態よれば、選択トランジスタSTS1では第2の実施の形態と同様、電荷トラップ量を低減することが可能である。また、メモリセルトランジスタには、電荷蓄積層は明示的には形成していないが、上述の実験結果(図3、4)から分かるように、アルミニウム酸化物膜/シリコン酸化膜に形成される界面トラップが電荷を捕獲することによって、十分にメモリ機能を発現させることが可能である。
【0080】
以下、本実施の形態の製造方法について、第1の実施の形態との相違点を中心に説明する。第1および第2の絶縁膜をシリコン酸化膜で形成した後に、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜を堆積する。その後、この絶縁膜をパターニングして選択トランジスタ領域のみに絶縁膜が残るようにする。その後、電荷蓄積層を形成せずに、アルミニウム酸化物膜を形成した後、第1の実施の形態の製造方法と同様の方法で、メモリセルトランジスタおよび選択トランジスタを形成すればよい。なお、上記の4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜には、素子形成後にはその上に積層されたアルミニウム酸化膜と反応することにより、アルミニウムが拡散し、その酸化物を形成するため、アルミニウム酸化物膜を堆積する際には、必ずしも少量成分となる元素を積極的に導入しなくても構わない。
【0081】
(第5の実施の形態)
本発明の第5の実施の形態のNAND型不揮発性半導体メモリ装置は、選択トランジスタのシリコン酸化膜と主要成分がアルミニウム酸化物である絶縁膜との間に4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜を有する代わりに、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素を少量成分として含有するアルミニウム酸化物を用いること以外は、第4の実施の形態と同様である。したがって、第4の実施の形態および効果と重複する記載については、記述を省略する。
【0082】
図22は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、シリコン酸化膜からなる第1の絶縁膜102a、アルミニウム酸化物膜からなる第2の絶縁膜106aと第1の制御ゲート電極108aの積層構造で形成されている。ここで第2の絶縁膜106aには、極力、4価カチオン元素、5価カチオン元素、N(窒素)が少量成分として含有されていないことが望ましい。また、選択トランジスタSTS1は、シリコン酸化膜からなる第3の絶縁膜102b、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する第4の絶縁膜106bと第2の制御電極108bの積層構造で形成されている。
【0083】
本実施の形態よれば、選択トランジスタSTS1では第1の実施の形態と同様、4価カチオン元素、5価カチオン元素のうちいずれか1種の元素がアルミニウム酸化物中に略均一に含有されているために、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。具体的には選択トランジスタ領域において、アルミニウム酸化物膜/シリコン酸化膜界面で添加元素濃度が最大となるよう傾斜を持たせた分布が好ましい。濃度勾配を持たせることで応力緩和と格子不整合の低減も期待できる。また、メモリセルトランジスタには、電荷蓄積層は形成されていないが、第4の実施の形態同様、アルミニウム酸化物膜/シリコン酸化膜におけるトラップ電荷によって、十分にメモリ機能を発現させることが可能である。
【0084】
以下、本実施の形態の製造方法について、第1の実施の形態との相違点を中心に説明する。選択トランジスタ領域の第2の絶縁膜102b上に、マスク材を堆積させる。次に、メモリトランジスタ領域および選択トランジスタ領域に、アルミニウム酸化物膜を堆積させる。次に、選択トランジスタ領域のマスク材とともにマスク材上のアルミニウム酸化物膜を剥離することで、メモリセルトランジスタ領域の第2の絶縁膜106aを形成する。
【0085】
その後、メモリトランジスタ領域上にマスク材を堆積させ、メモリトランジスタ領域および選択トランジスタ領域上に4価あるいは5価元素とAlのメタルターゲットあるいはそれらの酸化物ターゲットを用いたスパッタ法で4価あるいは5価元素を添加したアルミニウム酸化物膜を形成した。なお、この膜の製造方法はスパッタ法に限らず、CVD法やALD法、蒸着法、レーザーアブレーション法、MBE法またこれらの手法を組み合わせた成膜方法も可能であり、また、アルミニウム酸化物膜の一部または全部の膜厚を成膜した後、イオン注入法で導入しても良い。
【0086】
その後、メモリトランジスタ領域上のアルミニウム酸化物膜をマスク材とともに剥離する。これによって、選択トランジスタ領域の第4の絶縁膜106bを形成する。その後は、第1の実施の形態と同様の製造方法でNAND型半導体不揮発性メモリ装置を形成する。
【0087】
(第6の実施の形態)
本発明の第6の実施の形態のNAND型不揮発性半導体メモリ装置は、第1の実施の形態と比べると、メモリセルトランジスタのアルミニウム酸化物の第2の絶縁膜がアルミニウム酸化物膜でシリコン酸化膜を挟み込んだ3層構造のブロック絶縁膜であること、および選択トランジスタのアルミニウム酸化物の第4の絶縁膜がアルミニウム酸化物膜でシリコン酸化膜を挟み込んだ3層構造の絶縁膜であること以外は第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。なお、上記のアルミニウム酸化物膜は、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させた絶縁膜である。
【0088】
図23は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11のブロック絶縁膜は、アルミニウム酸化物の第2の絶縁膜106aとアルミニウム酸化物の第2の絶縁膜106cでシリコン酸化膜126aを挟み込んだ3層構造のブロック絶縁膜となっている。また、選択トランジスタSTS1のシリコン酸化膜102bの上に積層される絶縁膜は、アルミニウム酸化物の第4の絶縁膜106bとアルミニウム酸化物の第4の絶縁膜106dでシリコン酸化膜126bを挟み込んだ3層構造の絶縁膜となっている。
【0089】
メモリセルトランジスタ領域では、トンネル絶縁膜102aの膜厚は3nmから5nm程度、電荷蓄積層104であるシリコン窒化膜の膜厚は1nmないし5nm程度、ブロッキング絶縁膜である電荷蓄積層104上に形成された4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106aの膜厚は4nmないし15nm程度、挟み込まれるシリコン酸化膜126aの膜厚は1nmから5nm程度、このシリコン酸化膜126a上に形成された4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106cの膜厚は4nmないし15nmは程度である。
【0090】
選択トランジスタ領域では、トンネル絶縁膜102bの膜厚は3nmないし5nm程度、その上に形成される絶縁膜である4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106bの膜厚は4nmないし15nm程度、挟み込まれるシリコン酸化膜126bの膜厚は1nmから5nm程度、このシリコン酸化膜126b上に形成された4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有させたアルミニウム酸化膜106dの膜厚は4nmないし15nmは程度である。
【0091】
本実施の形態によれば、メモリトランジスタ領域のブロック絶縁膜に、所望の元素が添加されたアルミニウム酸化膜、シリコン酸化膜、所望の元素が添加されたアルミニウム酸化膜の積層膜を用いており、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。さらに、アルミニウム酸化膜に比べて電子障壁の大きなシリコン酸化膜をブロック膜中央に配置することで、良好な電荷保持性能を確保することができる。
【0092】
以下、本実施の形態の製造方法について、第1の実施の形態との相違点を中心に説明する。選択トランジスタ領域の電荷蓄積層104の除去後、所望の元素が添加されたアルミニウム酸化物膜、シリコン酸化膜、所望の元素が添加されたアルミニウム酸化物膜を順次形成する。シリコン酸化膜の形成方法として、多結晶シリコンの熱酸化あるいはラジカル酸化、TDMAS(Trisdimethyl amino silane)等の有機シリコンガスとオゾンを原料とするALD法を用いてもよい。
【0093】
その後、図16に示す工程のように制御ゲート電極材料を堆積し、第1の実施の形態と同様の方法で、NAND型半導体不揮発性メモリ装置を形成する。
【0094】
(第7の実施の形態)
本発明の第7の実施の形態のNAND型不揮発性半導体メモリ装置は、メモリセルトランジスタおよび選択トランジスタのアルミニウム酸化物膜と、その上側あるいは下側で接するシリコン酸化膜あるいはシリコン窒化膜との間には、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜が存在すること以外は、第6の実施の形態と同様である。この積層構造によってメモリセルトランジスタのブロック絶縁膜にあたる部分は6層構造となる。プロセス簡便性から選択トランジスタの絶縁膜も本来のゲート絶縁膜であるシリコン酸化膜の上に接して上記6層構造の絶縁膜が存在することになる。したがって、第1および第6の実施の形態と重複する記載については、記述を省略する。
【0095】
図24は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、電荷蓄積層104と第1の制御電極108aの間のブロック絶縁膜に相当する膜が、下層から4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120a、アルミニウム酸化物の第2の絶縁膜106a、4価カチオン元素、5価カチオン元素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120c、シリコン酸化膜126a、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素のからなる絶縁膜120e、アルミニウム酸化物の第2の絶縁膜106cの6層構造になっている。なお、絶縁膜120a、120c、120eには、素子形成後には第2の絶縁膜106a、106cと反応することにより、アルミニウムが拡散し、その酸化物が形成されている。
【0096】
選択トランジスタSTS1は、トンネル酸化膜102bと第1の制御電極108bの間の絶縁膜が、下層から4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120b、アルミニウム酸化物の第4の絶縁膜106b、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120d、シリコン酸化膜126b、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120f、アルミニウム酸化物の第4の絶縁膜106dの6層構造になっている。なお、絶縁膜120b、120d、120fには、素子形成後には第4の絶縁膜106dと反応することにより、アルミニウムが拡散し、その酸化物が形成されている。
【0097】
メモリセルトランジスタ領域では、トンネル絶縁膜102aの膜厚は3nmないし5nm程度、電荷蓄積層104であるシリコン窒化膜の膜厚は1nmないし5nm程度、シリコン窒化膜上に形成された4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120aの膜厚が0.1nmないし1nm程度、この絶縁膜120a上に形成されたアルミニウム酸化膜106aの膜厚は4nmないし15nm程度、このアルミニウム酸化膜106aの上に形成された4価カチオン元素、5価カチオン元素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜120cの膜厚が0.1nmないし1nm程度、この絶縁膜120c上に形成されたシリコン酸化膜126aの膜厚は1nmから5nm程度、このシリコン酸化膜上に形成された4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物からなる絶縁膜102eの膜厚が0.1nmないし1nm程度、この絶縁膜102e上に形成されたアルミニウム酸化膜106cの膜厚は4nmないし15nm程度である。
【0098】
選択トランジスタ領域では、トンネル絶縁膜102bの上の電荷蓄積層であるシリコン窒化膜が存在しない以外は、メモリセルトランジスタ領域と同じ製造工程で形成されるため、6層積層順序ならびに膜厚構成は同じである。
【0099】
本実施の形態によれば、メモリトランジスタ領域のブロック絶縁膜に、所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜、シリコン酸化膜、所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜の積層膜を用いている。このため、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。さらに、アルミニウム酸化膜に比べて電子障壁の大きなシリコン酸化膜をブロック膜中央に配置することで、良好な電荷保持性能を確保することができる。
【0100】
以下、本実施の形態の製造方法について、第1および第6の実施の形態との相違点を中心に説明する。選択トランジスタ領域の電荷蓄積層104の除去後、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物、アルミニウム酸化物膜、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物、シリコン酸化膜、4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素の酸窒化物または酸化物、アルミニウム酸化物膜、の6層構造を順次形成する。
【0101】
その後、図16に示す工程のように制御ゲート電極材料を堆積し、第1の実施の形態と同様の方法で、NAND型半導体不揮発性メモリ装置を形成する。
【0102】
(第8の実施の形態)
本発明の第8の実施の形態のNAND型不揮発性半導体メモリ装置は、メモリセルトランジスタの第1の絶縁膜(トンネル絶縁膜)と、電荷蓄積層との間に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜と、その上層のシリコン酸化膜が介在する以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する記載については、記述を省略する。本実施例はトンネル絶縁膜として公知のシリコン酸化膜/シリコン窒化膜(酸窒化膜)/シリコン酸化膜構造、いわゆるONO構造のシリコン窒化膜(酸窒化膜)を主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜に置換した構造に対応する。すなわち、トンネル絶縁膜の改善を目的とした実施の形態であり、実施の形態1ないし7で示したブロック膜あるいは電荷捕獲層の改善とは目的が異なる。したがって、実施の形態1ないし7で示したメモリセルトランジスタのトンネル絶縁膜および選択トランジスタのゲート絶縁膜すべてに、そのまま適用可能である。
【0103】
図25は、本実施の形態のNAND型不揮発性半導体メモリ装置の断面図である。図に示すように、メモリセルトランジスタMT11は、第1の絶縁膜102aと電荷蓄積層104との間に、主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜130aと、その上層のシリコン酸化膜132が介在する。すなわち、トンネル絶縁膜が第1の絶縁膜102aと所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜130aとシリコン酸化膜132との3層積層構造となっている。選択トランジスタSTS1は、第1の絶縁膜102bと、その上に形成された主要成分がアルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を少量成分として含有する絶縁膜130bとの2層積層構造となっている。
【0104】
メモリトランジスタ領域では、トンネル絶縁膜102aであるシリコン基板上のシリコン酸化の膜厚は1nmないし4nm程度、その上の4価あるいは5価元素あるいは窒素が添加されたアルミニウム酸化膜130aの膜厚は1nmないし5nm程度、その上のシリコン酸化膜132の膜厚は1nmないし4nm程度、電荷蓄積層104であるシリコン窒化膜の膜厚は1nmないし5nm程度、ブロック絶縁膜である4価あるいは5価元素あるいは窒素が添加されたアルミニウム酸化膜106aの膜厚は4nmから15nm程度である。
【0105】
選択トランジスタ領域では、トンネル絶縁膜102bの膜厚は3nmないし5nm程度、ブロック絶縁膜である4価あるいは5価元素が添加されたアルミニウム酸化膜106aの膜厚は4nmないし15nm程度である。
【0106】
本実施の形態によれば、メモリトランジスタ領域のトンネル絶縁膜に、シリコン酸化膜、所望の元素が好適な濃度分布で添加されたアルミニウム酸化膜、シリコン酸化膜の積層膜を用いている。このため、バルク欠陥(電荷トラップ)低減によるリーク電流減少による低消費電力化と、アルミニウム酸化物膜界面近傍の欠陥(電荷トラップ)低減による閾値変化抑制の両方が達成できる。またバルク欠陥及び界面欠陥の分布に併せて添加元素も分布させることで最小の添加量で効果的に積層構造全体の欠陥を減らすことが可能である。具体的にはアルミニウム酸化膜とシリコン酸化膜との界面で添加元素濃度が最大となるよう傾斜を持たせた分布が好ましい。濃度勾配を持たせることで応力緩和と格子不整合の低減も期待できる。さらに、シリコン酸化膜に比べて電子障壁の小さなアルミニウム酸化膜をブロック膜中央に配置することで、トンネル膜として良好な書き込み消去性能を確保することができる。
【0107】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、NAND型不揮発性半導体メモリ装置、その製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされるNAND型不揮発性半導体メモリ装置、その製造方法等に関わる要素を適宜選択して用いることができる。
【0108】
また、半導体基板として、シリコン(Si)を例に説明したが、必ずしもシリコン(Si)に限るものではなく、シリコンゲルマニウム(SiGe)、ゲルマニウム(Ge)、シリコンカーバイド(SiC)、ガリウム砒素(GaAs)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、インジウムアンチモン(InSb)等、あるいは、それらに歪を加えた基板を用いることが可能である。
【0109】
また、基板材料の面方位は必ずしも(100)面に限るものではなく、(110)面あるいは(111)面等を適宜選択することができる。
【0110】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのNAND型不揮発性半導体メモリ装置およびその製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【図面の簡単な説明】
【0111】
【図1】第1の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図2】第1の実施の形態のNAND型不揮発性半導体メモリ装置のチップレイアウト図。
【図3】Al2O3の酸化膜換算膜厚とストレス印加後のVfb変化の関係を示すグラフ。
【図4】熱処理前後におけるAl2O3中のSi濃度とトラップ電荷密度の関係を示すグラフ。
【図5】Al2O3中での各欠陥の種々の荷電状態のKohn−Sham準位を示した図。
【図6】Al2O3中での各欠陥の種々の荷電状態のKohn−Sham準位を示した図。
【図7】理論計算によるOi、VAl、およびVOの電荷捕獲準位を示す図。
【図8】Al2O3/SiO2のAl2O3ギャップ中の電子準位を示す図。
【図9】Al2O3/SiO2のAl2O3に4価あるいは5価カチオン元素を添加した際の濃度によるバンド図の変化を示す図。
【図10】Al2O3/SiO2のAl2O3に4価あるいは5価カチオン元素を添加した際の濃度によるバンド図の変化を示す図。
【図11】Al2O3/SiO2のAl2O3中にNを添加した場合の電子準位を示す図。
【図12】N添加が格子間酸素およびAl欠損に及ぼす寄与を示す図。
【図13】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図14】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図15】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図16】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図17】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図18】第1の実施の形態のNAND型不揮発性メモリ装置の製造方法を示す工程断面図。
【図19】第2の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図20】第3の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図21】第4の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図22】第5の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図23】第6の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図24】第7の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【図25】第8の実施の形態のNAND型不揮発性半導体メモリ装置の断面図。
【符号の説明】
【0112】
100 半導体基板
102a 第1の絶縁膜
102b 第3の絶縁膜
104 電荷蓄積層
106a、c 第2の絶縁膜
106b、d 第4の絶縁膜
108a 第1の制御ゲート電極
108b 第2の制御ゲート電極
112b 第5の絶縁膜
【特許請求の範囲】
【請求項1】
半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された前記複数のメモリセルトランジスタの端部に設けられる選択トランジスタを備え、
前記メモリセルトランジスタは、
前記半導体基板上の第1の絶縁膜と、
前記第1の絶縁膜上の電荷蓄積層と、
前記電荷蓄積層上の、アルミニウム酸化物である第2の絶縁膜と、
前記第2の絶縁膜上の第1の制御ゲート電極と、
前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、
前記選択トランジスタは、
前記半導体基板上の第3の絶縁膜と、
前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、
前記第4の絶縁膜上の第2の制御ゲート電極と、
前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とするNAND型不揮発性半導体メモリ装置。
【請求項2】
前記第4の絶縁膜中の前記4価カチオン元素、5価カチオン元素、N(窒素)の合算濃度が、前記第3の絶縁膜側で最大値をとる分布を有することを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項3】
前記4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素が、前記アルミニウム酸化物中に略均一に含有されていることを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項4】
前記第3の絶縁膜と前記第4の絶縁膜との間に、アルミニウム酸化物であり、前記4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素を含有する、前記元素の濃度分布の半値幅で定義された膜厚が0.1nm以上1nm以下の第5の絶縁膜を有することを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項5】
前記4価カチオン元素はSi、Ge、Sn、Hf、Zr、Tiから選ばれる少なくとも1種の元素であり、前記5価カチオン元素はV、Nb、Taから選ばれる少なくとも1種の元素であることを特徴とする請求項1ないし請求項4記載のNAND型不揮発性半導体メモリ装置。
【請求項6】
前記4価カチオン元素の前記第4の絶縁膜中の濃度が0.03≦M/(Al+M)≦0.3(M=4価カチオン元素)、前記5価カチオン元素の前記第4の絶縁膜中の濃度が0.015≦M/(Al+M)≦0.15(M=5価カチオン元素)、前記N(窒素)の前記第4の絶縁膜中の濃度が0.02≦N/(O+N)≦0.4であることを特徴とする請求項1または請求項5記載のNAND型不揮発性半導体メモリ装置。
【請求項7】
半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された複数の前記メモリセルトランジスタの端部に設けられる選択トランジスタを備え、
前記メモリセルトランジスタは、
前記半導体基板上の第1の絶縁膜と、
前記第1の絶縁膜上の、アルミニウム酸化物である第2の絶縁膜と、
前記第2の絶縁膜上の第1の制御ゲート電極と、
前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、
前記選択トランジスタは、
前記半導体基板上の第3の絶縁膜と、
前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、
前記第4の絶縁膜上の第2の制御ゲート電極と、
前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とするNAND型不揮発性半導体メモリ装置。
【請求項8】
前記第1の絶縁層および第3の絶縁層は、シリコン酸化膜あるいはシリコン酸窒化膜であることを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項9】
半導体基板上に第1の絶縁膜および第3の絶縁膜を形成し、
前記第1の絶縁膜および第3の絶縁膜上に電荷蓄積層を堆積し、
前記第3の絶縁膜上の前記電荷蓄積層を除去し、
前記電荷蓄積層上に、アルミニウム酸化物である第2の絶縁膜を形成し、
前記第3の絶縁膜上に、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜を形成し、
前記第2の絶縁膜上に第1の制御ゲート電極を形成し、
前記第4の絶縁膜上に第2の制御ゲート電極を形成し、
前記第1の制御ゲート電極の両側の前記半導体基板中に第1のソース/ドレイン領域を形成し、
前記第2の制御ゲート電極の両側の前記半導体基板中に第2のソース/ドレイン領域を形成することを特徴とするNAND型不揮発性半導体メモリ装置の製造方法。
【請求項10】
前記4価カチオン元素はSi、Ge、Sn、Hf、Zr、Tiから選ばれる少なくとも1種の元素であり、前記5価カチオン元素はV、Nb、Taから選ばれる少なくとも1種の元素であることを特徴とする請求項9記載のNAND型不揮発性半導体メモリ装置の製造方法。
【請求項1】
半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された前記複数のメモリセルトランジスタの端部に設けられる選択トランジスタを備え、
前記メモリセルトランジスタは、
前記半導体基板上の第1の絶縁膜と、
前記第1の絶縁膜上の電荷蓄積層と、
前記電荷蓄積層上の、アルミニウム酸化物である第2の絶縁膜と、
前記第2の絶縁膜上の第1の制御ゲート電極と、
前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、
前記選択トランジスタは、
前記半導体基板上の第3の絶縁膜と、
前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、
前記第4の絶縁膜上の第2の制御ゲート電極と、
前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とするNAND型不揮発性半導体メモリ装置。
【請求項2】
前記第4の絶縁膜中の前記4価カチオン元素、5価カチオン元素、N(窒素)の合算濃度が、前記第3の絶縁膜側で最大値をとる分布を有することを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項3】
前記4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素が、前記アルミニウム酸化物中に略均一に含有されていることを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項4】
前記第3の絶縁膜と前記第4の絶縁膜との間に、アルミニウム酸化物であり、前記4価カチオン元素、5価カチオン元素、窒素のうち少なくとも1種の元素を含有する、前記元素の濃度分布の半値幅で定義された膜厚が0.1nm以上1nm以下の第5の絶縁膜を有することを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項5】
前記4価カチオン元素はSi、Ge、Sn、Hf、Zr、Tiから選ばれる少なくとも1種の元素であり、前記5価カチオン元素はV、Nb、Taから選ばれる少なくとも1種の元素であることを特徴とする請求項1ないし請求項4記載のNAND型不揮発性半導体メモリ装置。
【請求項6】
前記4価カチオン元素の前記第4の絶縁膜中の濃度が0.03≦M/(Al+M)≦0.3(M=4価カチオン元素)、前記5価カチオン元素の前記第4の絶縁膜中の濃度が0.015≦M/(Al+M)≦0.15(M=5価カチオン元素)、前記N(窒素)の前記第4の絶縁膜中の濃度が0.02≦N/(O+N)≦0.4であることを特徴とする請求項1または請求項5記載のNAND型不揮発性半導体メモリ装置。
【請求項7】
半導体基板に、直列接続された複数のメモリセルトランジスタと、直列接続された複数の前記メモリセルトランジスタの端部に設けられる選択トランジスタを備え、
前記メモリセルトランジスタは、
前記半導体基板上の第1の絶縁膜と、
前記第1の絶縁膜上の、アルミニウム酸化物である第2の絶縁膜と、
前記第2の絶縁膜上の第1の制御ゲート電極と、
前記第1の制御ゲート電極の両側の前記半導体基板中に形成される第1のソース/ドレイン領域を備え、
前記選択トランジスタは、
前記半導体基板上の第3の絶縁膜と、
前記第3の絶縁膜上の、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜と、
前記第4の絶縁膜上の第2の制御ゲート電極と、
前記第2の制御ゲート電極の両側の前記半導体基板中に形成される第2のソース/ドレイン領域を備えることを特徴とするNAND型不揮発性半導体メモリ装置。
【請求項8】
前記第1の絶縁層および第3の絶縁層は、シリコン酸化膜あるいはシリコン酸窒化膜であることを特徴とする請求項1記載のNAND型不揮発性半導体メモリ装置。
【請求項9】
半導体基板上に第1の絶縁膜および第3の絶縁膜を形成し、
前記第1の絶縁膜および第3の絶縁膜上に電荷蓄積層を堆積し、
前記第3の絶縁膜上の前記電荷蓄積層を除去し、
前記電荷蓄積層上に、アルミニウム酸化物である第2の絶縁膜を形成し、
前記第3の絶縁膜上に、アルミニウム酸化物であり、4価カチオン元素、5価カチオン元素、N(窒素)のうち少なくとも1種の元素を含有する第4の絶縁膜を形成し、
前記第2の絶縁膜上に第1の制御ゲート電極を形成し、
前記第4の絶縁膜上に第2の制御ゲート電極を形成し、
前記第1の制御ゲート電極の両側の前記半導体基板中に第1のソース/ドレイン領域を形成し、
前記第2の制御ゲート電極の両側の前記半導体基板中に第2のソース/ドレイン領域を形成することを特徴とするNAND型不揮発性半導体メモリ装置の製造方法。
【請求項10】
前記4価カチオン元素はSi、Ge、Sn、Hf、Zr、Tiから選ばれる少なくとも1種の元素であり、前記5価カチオン元素はV、Nb、Taから選ばれる少なくとも1種の元素であることを特徴とする請求項9記載のNAND型不揮発性半導体メモリ装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2009−245958(P2009−245958A)
【公開日】平成21年10月22日(2009.10.22)
【国際特許分類】
【出願番号】特願2008−87112(P2008−87112)
【出願日】平成20年3月28日(2008.3.28)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年10月22日(2009.10.22)
【国際特許分類】
【出願日】平成20年3月28日(2008.3.28)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]