【課題】 ＭＩＭ構造の容量素子の形成にあたり、表面が凹凸を有する下部電極の形成に際して高温の熱処理を必要としない半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、下部電極２０を形成する工程が、容量素子収容孔１８の表面に４００℃の基板温度でスパッタ法によってＣｏを堆積し、表面に凹凸を有するＣｏ膜１９を形成する工程と、Ｃｏ膜１９を覆って窒化チタンから成る下部電極２０を形成する工程とを有する。 （もっと読む）

メモリ装置（１００）およびその製造方法が提供される。メモリ装置（１００）は、半導体基板（１１０）と、半導体基板（１１０）に配置される電荷トラップ誘電体スタック（１１６、１１８、１２０）とを含む。ゲート電極（１２２）が電荷トラップ誘電体スタック（１１６、１１８、１２０）上に配置されており、ここでゲート電極（１２２）は半導体基板（１１０）の一部（１１４）内でチャネル（１２４）を電気的に画定する。メモリ装置（１００）は、１組のビット線（１１２）を含み、ビット線は下方部分と、実質的に台形の上方部分とを有する。
（もっと読む）

【課題】エッチング停止絶縁膜のエッチング時のアタックによる隙間が原因で生じるキャパシタの漏れ電流ソースを除去できる半導体メモリ装置の製造方法を提供すること。
【解決手段】基板上に層間絶縁膜（５２）を形成するステップと、ストレージノードコンタクトホールの側壁にストレージノードコンタクトスペーサ（５３）を形成するステップと、ストレージノードコンタクトホール内にストレージノードコンタクトプラグ（５４）を形成するステップと、コンタクトスペーサ（５３）の上部が露出されるようにコンタクトプラグ（５４）の表面をリセスするステップと、全面にエッチング停止絶縁膜（５５）を形成するステップと、絶縁膜（５５）をエッチングし、コンタクトプラグ（５４）及びコンタクトスペーサ（５３）を開放させるトレンチホール（５７）を形成するステップと、下部電極（５９）、誘電膜（６０）及び上部電極（６１）を形成するステップとを含む。 （もっと読む）

【課題】ツインビットセル構造のＮＯＲ型フラッシュメモリ素子及びその製造方法を提供する。
【解決手段】基板上で所定方向に沿って直線状に平行に延びている複数の活性領域と、活性領域上に形成され、複数のワードラインのうち選択される１本のワードラインと複数本のビットラインのうち選択される１本のビットラインとの接点によって各々決定される複数のメモリセルを備えるＮＯＲ型フラッシュメモリ素子である。活性領域には、複数のソース／ドレイン領域が形成されており、ソース／ドレイン領域は、複数のメモリセルのうち、相互隣接した２つのメモリセルを共有する。ソース／ドレイン領域は、各々１個のビットラインコンタクトを通じてビットラインと電気的に連結されうる。複数のメモリセルのうち、選択される相互隣接した４個のメモリセルは、１個のビットラインコンタクトを共有する。 （もっと読む）

【課題】特性劣化の抑制およびカップリング比の増大を図れる、浮遊ゲート電極および制御ゲート電極を含む不揮発性メモリセルを提供すること。
【解決手段】 不揮発性メモリセルは、アクティブエリア１AA上に設けられたトンネル絶縁膜２と、トンネル絶縁膜２上に設けられた浮遊ゲート電極３と、浮遊ゲート電極３の上方に設けられた制御ゲート電極１０と、浮遊ゲート電極３と制御ゲート電極１０との間に設けられた電極間絶縁膜９とを含み、チャネル幅方向の断面において、アクティブエリア１AAの上面のチャネル幅方向の寸法は、トンネル絶縁膜２の下面のチャネル幅方向の寸法よりも短く、かつ、アクティブエリア１AAと対向する部分のトンネル絶縁膜２の面積は、浮遊ゲート電極３の上面と対向する部分の電極間絶縁膜９の面積より小さい。 （もっと読む）

【課題】素子のショートを抑制するとともに、磁気特性のばらつきを低減する。
【解決手段】磁気ランダムアクセスメモリは、複数の磁気抵抗素子がアレイ状に配置された磁気ランダムアクセスメモリであって、磁気抵抗素子１０は、下部強磁性層１１と、この下部強磁性層１１上に設けられた非磁性金属層２０と、この非磁性金属層２０上に設けられた非磁性絶縁層１２と、この非磁性絶縁層１２上に設けられ、下部強磁性層１１の平面形状よりも小さい平面形状を有する上部強磁性層１３とを具備する。 （もっと読む）

アミン系有機金属材料を使ったＭＯＣＶＤ法によるｈｉｇｈ−Ｋ誘電体膜の形成時に、膜中に残留する炭素の量を最小化できるｈｉｇｈ−Ｋ誘電体膜の製造方法を提供する。被処理基板表面が露出されたプロセス空間に前記アミン系有機金属分子を含む原料ガスを供給し、前記アミン系有機金属分子を前記被処理基板表面に化学吸着させる。その後、前記被処理基板表面に水素ガスを供給する工程と、前記プロセス空間に酸化ガスを導入する工程を行うことにより、前記被処理基板表面にｈｉｇｈ−Ｋ誘電体膜が形成される。
（もっと読む）

【課題】低い漏洩電流の特性と高い静電容量を有する半導体装置のキャパシタ及びその製造方法を提供する。
【解決手段】半導体装置のキャパシタは、半導体基板上の所定の下部構造上に形成された下部電極と、前記下部電極上に形成され、低い漏洩電流の特性を有するＡｌＯＮ膜と、前記ＡｌＯＮ膜上に形成され、前記ＡｌＯＮ膜に比べて相対的に高い誘電率を有するＹＯＮ膜と、前記ＹＯＮ膜上に形成された上部電極とを含む。 （もっと読む）

従来のメモリとは全く構成が異なり、様々な特性に優れるメモリセルとその製造方法とを提供する。また、上記メモリセルを用いることによって、様々な特性に優れるメモリを提供する。また、上記メモリの記録／読出方法を提供する。 情報を保持するメモリ媒体と、前記メモリ媒体に情報を記録する制御部と、前記メモリ媒体から情報を読み出す検出素子とを含み、前記検出素子は、前記メモリ媒体から独立しているメモリセルとする。より具体的には、例えば、前記メモリ媒体が磁性体であり、前記制御部は、前記磁性体に磁界を印加することによって前記磁性体の磁化状態を変化させる第１の磁界発生部を含み、前記検出素子は、前記磁性体の近傍に配置されており、かつ、前記磁性体の前記磁化状態に応じて電気的特性が異なる磁電変換部を含むメモリセルとする。
（もっと読む）

【課題】 情報の記録等の動作を安定して行うことができ、熱に対しても安定した構成の記憶素子を提供する。
【解決手段】 第１の電極２と第２の電極６との間に、記憶層４及びイオン源層３が挟まれて構成され、イオン源層３に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれ、記憶層４が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る記憶素子１０を構成する。 （もっと読む）

単一の基板上にメモリアレイおよび周辺回路を共に製造する方法で、基板のすべての領域にわたって誘電体層（３０２）、フローティングゲート層（３０６）、層間誘電体（３０８）、およびマスク層（３１０）を形成する。自己整合的なシャロートレンチ分離構造（ＳＴＩ）が形成された後、これらの層は、周辺領域から除去され、異なる厚みの誘電体（６４０、８６０）が、これらの領域にある回路の電圧に応じて、周辺領域に形成される。メモリアレイおよび周辺回路上にわたって導電層（９７０）が形成されて、メモリアレイにコントロールゲートを形成し、周辺領域にゲート電極を形成する。
（もっと読む）

【課題】 エッチングによってストレージノードプラグ側壁のスペーサが損傷されて発生した隙間による漏洩電流を防止できる半導体素子のキャパシタ製造方法を提供すること。
【解決手段】 半導体基板３１上にストレージノードプラグ３５を有する第１絶縁膜３３を形成するステップと、その状態の半導体基板３１上にエッチング停止膜３７及び第２絶縁膜３９を形成するステップと、エッチング停止膜３７を用いて第２絶縁膜３９をエッチングしてストレージノードプラグ３５を露出させるホール４０を形成するステップと、ストレージノードプラグ３５を一部リセスさせるステップと、ストレージノードプラグ３５の表面にバリア金属膜４３を形成するステップと、バリア金属膜４３を介してストレージノードプラグ３５と接続するストレージノード電極Ｓ２を形成するステップと、ストレージノード電極Ｓ２上に誘電膜４７及びプレート電極用金属膜４９を形成するステップとを含む。 （もっと読む）

【課題】大きな抵抗値の書込線に対しても規定値の書込電流を供給する。
【解決手段】線路３ａ，３ｂを有する書込ビット線３の書込電流Ｉｗ１を定電流制御する電流制御回路５１と、線路３ａ，３ｂの各開放側端部から書込電流Ｉｗ１を供給するトランジスタＱ１，Ｑ２と、各開放側端部から書込電流Ｉｗ１を電流制御回路５１に出力するトランジスタＱ３，Ｑ４と、トランジスタＱ３のオン時にトランジスタＱ５，Ｑ６をオフ、オンにしてトランジスタＱ１，Ｑ２をオフ、オンにし、トランジスタＱ４のオン時にトランジスタＱ５，Ｑ６，Ｑ１，Ｑ２をそれぞれ逆の状態にする差動増幅回路６１と、線路３ａの開放側端部とトランジスタＱ５のベースとの間に配設されたダイオードＤ１と、線路３ｂの開放側端部とトランジスタＱ６のベースとの間に配設されたダイオードＤ２とを備えた。 （もっと読む）

【課題】セル選択性の高いトグルメモリセル（ＭＲＡＭ）を提供する。
【解決手段】トグル方式の磁気ランダムアクセスメモリ（ＭＲＡＭ）は、ＭＲＡＭ基板上のＸ−Ｙ平面内に配置されたメモリスタックを有し、各メモリスタックは、Ｚ軸に沿って積層された複数のトグルメモリセルを有する。各メモリスタックは、２つの直交する書き込み線同士の間の交差領域に位置されている。スタック中の各セルは、その合成反強磁性（ＳＡＦ）自由層の磁化の容易軸がＸ軸およびＹ軸と非平行に位置合わせされ且つスタック中の他の全てのＳＡＦ自由層の磁化の容易軸からＺ軸を中心に所定の角度間隔をもって離間された「トグル」セルである。スタック中の各セルは、非磁気分離層により、スタック中の隣接するセルから磁気的に分離されている。 （もっと読む）

【課題】 原子層蒸着法により、基板に設けられたトレンチの内壁を覆う状態で、組成比の変わらない均一な膜厚のキャパシタ絶縁膜を形成可能な薄膜の形成方法および半導体装置の製造方法を提供する。
【解決手段】 基板１１に形成されたトレンチ１３の内壁に、少なくともキャパシタ絶縁膜１４および上部電極を下層から順に積層してなるトレンチキャパシタを備え、原子層蒸着法により、トレンチ１３の内壁を覆う状態でキャパシタ絶縁膜１４を形成する薄膜の形成方法および半導体装置の製造方法であって、キャパシタ絶縁膜１４を形成する工程では、原子層を形成するソースガスのキャリアガスとして水素ガスを用いることを特徴とする薄膜の形成方法および半導体装置の製造方法である。 （もっと読む）

【課題】コンタクトプラグの損傷を最小化しながら、高いキャパシタンスを確保することができるキャパシタの製造方法、及び半導体装置の製造方法を提供する。
【解決手段】キャパシタの製造方法において、基板１００上にコンタクトプラグ１１４の表面を露出させる開口を有するモールド膜１１８を形成する。前記開口部の側壁、前記コンタクトプラグ１１４、及びモールド膜１１８上に導電膜１２２ａを連続的に形成する。前記開口を満たすフォトレジストパターン１２４ａを形成する。前記導電膜１２２ａを部分的に除去して、シリンダー型下部電極１２２ａを形成する。前記モールド膜１１８の下部の構造物が損傷されることを前記フォトレジストパターン１２４ａによって阻止しながら、前記モールド膜１１８を選択的に除去する。前記フォトレジストパターン１２４ａを除去する。その後、前記シリンダー型下部電極１２２ａ上に誘電膜及び上部電極を形成する。 （もっと読む）

本発明はサドル（Saddle）構造を持つナノ寸法のフラッシュメモリ素子及びその製造方法に関し、特にＭＯＳ基盤フラッシュメモリ素子の縮小化特性と性能を改善するためのサドル型高集積／高性能フラッシュメモリ素子に関する。
本発明によれば、リセスされたチャネルの表面及び側面を露出するためリセスされたチャネル周辺の絶縁膜が選択的に取り除かれる。露出された表面及び側面にトンネル絶縁膜が形成される。形成された構造上に、浮遊電極、電極間絶縁膜及び制御電極が形成され、このようにして素子が製造される。特に、浮遊電極が絶縁窒化膜又は多数のナノ寸法のドットで造られる場合は、追加マスクを使用することなく優れたメモリ素子を造ることができる。本発明によれば、素子の縮小化特性がすぐれ、かつリセスされたチャネルの表面及び側面に電流が流動できるチャネルが形成されるため、電流駆動能力が大きく向上する。また、チャネルを制御する制御電極の能力も向上させることができ、それによりメモリ書き込み／消去が改善できる。
（もっと読む）

【課題】 記録された情報を読み出す際に充分な出力が得られると共に、スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１３の上下に、それぞれスペーサ層１２，１４を介して磁化固定層１１，１５が設けられ、記憶層１３の上下の磁化固定層１１，１５において、それぞれ記憶層１３に最も近い強磁性層１１，１５の磁化Ｍ１，Ｍ３の向きが互いに反対向きであり、積層方向に電流を流すことにより記憶層１３の磁化Ｍ２の向きが変化して、記憶層１３に対して情報の記録が行われ、記憶層１３の上下の２つのスペーサ層１２，１４の面積が異なっている記憶素子１０を構成する。 （もっと読む）

【課題】
MRAMのTMR素子のTMR比を向上させることにより，高速，高信頼のMRAMを提供する。
【解決手段】
MRAMのTMR素子の強磁性層が引張ひずみ状態となり，磁化が増大していることを特徴とする。 （もっと読む）

【課題】キャパシタの特性や信頼性を向上させることが可能な半導体装置を提供する。
【解決手段】半導体基板１００と、半導体基板の上方に設けられ、強誘電体で形成された誘電体膜１２０を有するキャパシタと、キャパシタの上層側に設けられ、溝を有する第１の層間絶縁膜１３９と、溝内に形成された配線１４０と、配線の上面及び第１の層間絶縁膜の上面に接し、キャパシタへの水素の拡散を防止する第１の水素バリア膜１４１ａと、第１の水素バリア膜上に設けられた第２の層間絶縁膜１４２とを備える。 （もっと読む）