【課題】薄く、完全に空乏化されたＳＯＩデバイス上に形成されたデバイスに適したブロック消去の方法を提供する。
【解決手段】本発明によるＭＦＩＳメモリアレイをブロック消去する方法は、複数のＭＦＩＳメモリトランジスタゲートを接続するワード線を備えた複数のＭＦＩＳメモリトランジスタを有するＭＦＩＳメモリアレイを提供することを含む。共通のワード線に接続された全てのＭＦＩＳメモリトランジスタ（４９）は共通のソース（５２）を有しており、各トランジスタのドレイン（５０）がビット出力としての機能を果たし、ワード線に沿った全てのＭＦＩＳチャネルがＰ＋領域によって分離され、ＳＯＩ基板上のＰ＋基板領域（３６）にさらに結合されている。本方法では、さらに、ワード線に沿った全てのビット出力、共通のソース、Ｐ＋基板領域を一斉にグランド電位に維持する間において、ワード線に負のプログラミング電圧が印加される。 （もっと読む）

【課題】 プロセスの手間のかからないＤＲＡＭセルを形成できるようにする。
【解決手段】 トレンチ４の内面にトレンチ面絶縁膜２１を等方的に形成する。次に、トレンチ面絶縁膜２１上のトレンチ４の内側壁上部についてプラズマ酸化（ラジカル酸化）により表層側絶縁膜２２を形成する。その後、これらの絶縁膜２１および２２の内側に電極層７を埋込み形成する。 （もっと読む）

【課題】超低消費電力な高集積磁気メモリを提供する。
【解決手段】自由層３１１と、自由層の膜厚方向に形成された第一の固定層３１３と、自由層と第一の固定層との間に形成された絶縁障壁層３１２とを有する第一の素子部と、前記自由層３１１と、自由層の膜面方向に形成された第二の固定層３１５と、自由層と第二の固定層との間に形成された非磁性層３１４とを有する第二の素子部を備える。磁化情報の書き込みに際しては第二の素子部の膜面方向に電流Ｉ_wを流し、磁化情報の読み出しに際しては第一の素子部の膜厚方向に電流Ｉ_Rを流す。 （もっと読む）

【課題】 高速に情報を記録することができ、かつ信頼性の高いメモリを提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層４と、この記憶層４に対して非磁性層３を介して設けられ、磁化の向きが固定された磁化固定層２とを少なくとも有する記憶素子６と、非磁性層３を介して記憶層４と磁化固定層２との間に電流を流すための電流供給手段７と、記憶素子６に磁場を印加するための磁場印加手段８とを備えたメモリ１０を構成する。 （もっと読む）

本発明は、集積回路の中に誘電体スタックを形成する方法を提供し、（ｉ）半導体基板上に高−ｋ誘電体層を形成するステップと、（ｉｉ）高−ｋ誘電体層を有する半導体基板を、プラズマ化学気相成長方法（ＰＥＣＶＤ）またはプラズマ原子層化学気相成長法（ＰＥＡＬＣＶＤ）において、窒素含有気相反応物およびケイ素含有気相反応物で処理するステップとを含む。さらに、本発明は、（ｉ）少なくとも高―ｋ材料を含む高―ｋ誘電体層と、（ｉｉ）少なくともケイ素および窒素を含む誘電体層と、（ｉｉｉ）前記高―ｋ誘電体層と前記誘電体層の間に配設された中間層とを含む集積回路中の誘電体スタックを提供し、前記中間層は前記高―ｋ材料、ケイ素および窒素を含む。
（もっと読む）

【課題】 比較的単純な層構成でスピン注入磁化反転効率を上げることができ、微細加工が容易であり、高密度に集積可能な記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１７と、この記憶層１７に対して非磁性層１６を介して設けられた磁化固定層２１とを少なくとも有し、非磁性層１６を通じて、記憶層１７と磁化固定層２１との間に電流を流すことにより情報の記録が行われ、記憶層１７に対して、磁化固定層２１とは反対側に、非磁性層１８を介して磁化の向きを変化させることが可能な磁化自由層１９が設けられている記憶素子１０を構成する。 （もっと読む）

磁気ランダム・アクセス・メモリを提供して使用する方法およびシステムが開示される。この方法およびシステムは、複数の磁気メモリ・セル、第１の複数の書き込み線、および第２の複数の書き込み線を設けることを含む。第１の複数の書き込み線は、複数の磁気書き込み線である。複数の磁気線のうちの少なくとも１つ、および第２の複数の書き込み線のうちの少なくとも１つは、各々、複数の磁気メモリ・セルのうちの少なくとも１つに書き込むための電流を搬送する。好ましくは、複数の磁気書き込み線は、軟磁性の特性を有し、磁気ビット線であることが好ましい。磁気メモリ・セル内の磁気トンネリング接合スタックでは、磁気ビット線は、磁気メモリ・セルの自由層よりも遥かに厚く、これに近接して配置されていることが好ましい。
（もっと読む）

【課題】 本発明は半導体装置及びその製造方法に関し、より詳細には一度データを入力すると時間が経ってもその状態を保持し、電気的にデータの入力と出力が可能なフラッシュメモリ装置及びその製造方法を提供する。
【解決手段】 フラッシュメモリ装置及びその製造方法において、半導体基板のセル領域上にはトンネル酸化膜とフローティングゲート及び高誘電率を有する物質からなる薄膜を含む誘電膜が形成されている。前記誘電膜上にはｐ型不純物がドーピングされたポリシリコン膜と金属物質からなる導電膜を含むコントロールゲートが形成されている。半導体基板の周辺回路領域上にはトンネル酸化膜と、フローティングゲートと同一の物質からなるポリシリコン膜パターン、及び前記導電膜と同一の導電膜パターンが形成されている。従って、不良の発生なしに簡略な工程を実施してもカップリング比が向上される。 （もっと読む）

【課題】 小さい電流で情報を記録することができ、かつ記録された情報を長期間保持することができる記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１７と、この記憶層１７に対して非磁性層１６を介して設けられた磁化固定層２１とを少なくとも有し、非磁性層１６を通じて、記憶層１７と磁化固定層２１との間に電流を流すことにより情報の記録が行われ、記憶層１７がＦｅ，Ｃｏ，Ｎｉから選ばれる少なくとも１種の元素とＧｄとを含有する記憶素子１０を構成する。 （もっと読む）

【課題】電荷トラッピング構造を有するメモリセルが、前記メモリセルの基板領域と、前記メモリセルのソース領域または前記メモリセルのドレーン領域のどちらか一方との間の電流を測定することによって、読み出される。
【解決手段】前記電荷トラッピング構造の他の部分が、関係のないデータを保存するとき、前記読出し動作は、前記電荷トラッピング構造の異なる部分の間の結合を低下させる。前記メモリセルの検出ウィンドウが、本読出し動作によって大幅に改善される。 （もっと読む）

【課題】 誤書き込みを防止でき、且つ書き込み電流を小さくできる磁気メモリを提供する。
【解決手段】 磁気メモリが備える複数の記憶領域のそれぞれは、外部磁界によって磁化方向が変化する第１磁性層４１を含むＴＭＲ素子４と、書き込み電流によって第１磁性層４１に外部磁界を提供する書き込み配線３１と、空隙を介して対向する一対の端面５ａを有する略環状体からなり、書き込み配線３１の外周を囲むように配設された磁気ヨーク５と、書き込み電流の導通を制御する書き込みトランジスタとを有する。そして、ＴＭＲ素子４は、その一対の側面４ａが磁気ヨーク５の一対の端面５ａと対向するように配設されている。この構成によれば、書き込み電流による磁界をＴＭＲ素子４へ効率よく提供できるので、第１磁性層４１の磁化方向を小さな書き込み電流でもって反転させることができる。 （もっと読む）

【課題】 高いＭＲ比を有し、量産性を高め、実用性を高めた磁気抵抗効果素子およびその製造方法を提供する。
【解決手段】 この磁気抵抗効果素子（ＴＭＲ素子１０）は、一対の強磁性層とそれらの中間に位置するバリア層とから成る積層構造（ＴＭＲ素子部１２）を含むものであり、少なくとも一方の上記強磁性層は、少なくともバリア層に接する部分がアモルファス物質状態を有し、上記バリア層は単結晶構造を有するＭｇＯ層である。 （もっと読む）

【課題】 メモリセルトランジスタのショートチャネル効果を低減可能な不揮発性半導体記憶装置を提供する。
【解決手段】 絶縁層１と、絶縁層１上に複数のメモリセルトランジスタがマトリクス状に配置された不揮発性半導体記憶装置であって、メモリセルトランジスタＭ₁₁は、絶縁層１上に配置された対向する第１導電型（ｎ⁺型）のソース及びドレイン領域４２１，４２２と、ソース及びドレイン領域４２１，４２２に挟まれたソース及びドレイン領域４２１，４２２より不純物密度の低い第１導電型（ｎ型）のチャネル領域４１１と、チャネル領域４１１上に絶縁されて配置された浮遊ゲート電極１３と、浮遊ゲート電極１３上に絶縁されて配置された制御ゲート電極１５とを備えるデプレッション型のＭＩＳトランジスタである。 （もっと読む）

【課題】 記憶素子の情報の読み出しと書き込みとの干渉に伴うエラーを本質的に低減させることができ、比較的容易に高い信頼性を実現することができるメモリを提供する。
【解決手段】 記憶層５に対して中間層４を介して磁化固定層３が設けられ、積層方向に電流を流すことにより、記憶層５の磁化の向きが変化して、記憶層５に対して情報の記録が行われる記憶素子１０と、記憶素子１０に対して積層方向の電流を流す配線とを備え、記憶層５に記録された情報を読み出す際には、記憶素子１０の電気抵抗を高抵抗状態から低抵抗状態へと変化させるときの電流と同じ極性の電流が、配線を通じて記憶素子１０に流れるメモリを構成する。 （もっと読む）

【課題】
【解決手段】混合原子価導電性酸化物を用いたメモリが開示されている。そのメモリは、酸素欠乏状態で導電性が下がる混合原子価導電性酸化物と、酸素に対する電解質であり、酸素イオンの移動を引き起こすのに有効な電場を促進する電解質トンネル障壁と、を備える。 （もっと読む）

【課題】 大容量化および高速書き込みを可能にする。
【解決手段】 磁化の向きが外部磁界に応じて変化する磁気記録層４、磁化の向きが固着された磁化固着層８、および磁気記録層と磁化固着層との間に設けられた非磁性中間層６を有する記憶素子２と、磁気記録層の非磁性中間層と反対側に設けられ書き込み電流が流れる書き込み配線２０と、書き込み配線の磁気記録層と反対側の面に接するように設けられたヨーク２５と、を備えたメモリセルを含み、記憶素子の対向する一組の側面が書き込み配線およびヨークのそれぞれの対向する一組の側面とそれぞれ同一平面となるように構成され、磁気記録層の非透磁率が５以上であることを特徴とする。 （もっと読む）

【課題】 ＳＯＮＯＳ記憶セル及びその形成方法を提供する。
【解決手段】 このセルは少なくとも一つの側壁を有する陥没された領域が配置された基板及び第１絶縁膜を介在して陥没された領域を満たすトラップ貯蔵パターンを含む。基板の上部面及びトラップ貯蔵パターンの上部面上に第２絶縁膜を介在して制御ゲート電極が配置される。制御ゲート電極両側の基板内に第１及び第２ソース／ドレイン領域が配置される。トラップ貯蔵パターンの上部面は平ら（ｆｌａｔ）であり、少なくとも基板の上部面と同一の高さである。 （もっと読む）

デュアルビット誘電体メモリセル（４８）のアレイ（４０）は複数のビット線を有している。第１ビット線（２０１）はアレイ（４０）内のメモリセルの列内の複数のメモリセル（３８）のそれぞれにソース領域を形成する。第２ビット線（２０２）は列内の複数のメモリセル（３８）のそれぞれにドレイン領域を形成する。第１ビット線(２０１)と第２ビット線(２０２)間には、逆の導電性のチャネル領域(５０)が設けられており、それぞれと接合を形成している。選択ワード線（２１１）がチャネル領域（５０）の上部に設けられており、また、同じ行内の複数のメモリセル（４８）のそれぞれの上部にゲート（６０）を形成している。複数の非選択ワード線（２１０、２１２）はそれぞれ選択ワード線（２１１）に並列であり、またそれぞれが複数のメモリセル（４９）から選択されたメモリセル以外の列内の複数のメモリセル（４８）の１つの上部にゲート（６０）を形成している。ワード線制御回路（４６）は選択ワード線（２１１）に正のプログラミング電圧（２２０）を印加し、また同時にビット線制御回路（４４）はドレインビット線（２０２）に正のドレイン電圧を印加し、正のドレイン電圧よりも小さい正のソース電圧をソースビット線（２０１）に印加する。
（もっと読む）

【課題】 ＴＭＲ素子に関する信頼性の確認を、短時間かつ容易にしかも確実に行うことができるＴＭＲ素子の検査方法及び装置、この検査方法を用いたＴＭＲ素子の製造方法、並びにその製造方法によって製造されたＴＭＲ素子を提供する。
【解決手段】 ＴＭＲ素子に互いに異なる電流値を有する複数のセンス電流をそれぞれ流した状態でこのＴＭＲ素子の抵抗値をそれぞれ測定し、測定した複数の抵抗値から抵抗変化量を求めてＴＭＲ素子の評価を行う。 （もっと読む）

【課題】高強誘電体劣化を防止した信頼性の高い半導体記憶装置を得ること。
【解決手段】能動素子２と、能動素子２に接続される高強誘電体膜９を有する蓄積容量部と、前記蓄積容量部への水素の拡散を抑制するための拡散バリア層として設けられた絶縁膜とを具備することを特徴とする半導体記憶装置。 （もっと読む）