SONOS記憶セル及びその形成方法
【課題】 SONOS記憶セル及びその形成方法を提供する。
【解決手段】 このセルは少なくとも一つの側壁を有する陥没された領域が配置された基板及び第1絶縁膜を介在して陥没された領域を満たすトラップ貯蔵パターンを含む。基板の上部面及びトラップ貯蔵パターンの上部面上に第2絶縁膜を介在して制御ゲート電極が配置される。制御ゲート電極両側の基板内に第1及び第2ソース/ドレイン領域が配置される。トラップ貯蔵パターンの上部面は平ら(flat)であり、少なくとも基板の上部面と同一の高さである。
【解決手段】 このセルは少なくとも一つの側壁を有する陥没された領域が配置された基板及び第1絶縁膜を介在して陥没された領域を満たすトラップ貯蔵パターンを含む。基板の上部面及びトラップ貯蔵パターンの上部面上に第2絶縁膜を介在して制御ゲート電極が配置される。制御ゲート電極両側の基板内に第1及び第2ソース/ドレイン領域が配置される。トラップ貯蔵パターンの上部面は平ら(flat)であり、少なくとも基板の上部面と同一の高さである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体素子及びその形成方法に係わり、特に、SONOS記憶セル及びその形成方法に関する。
【背景技術】
【0002】
半導体素子の中のSONOS(silicon−Oxide−Nitride−Oxide−silicon)記憶素子は、電源供給を中断しても貯蔵されたデータをそのまま維持する不揮発性特性を有する。SONOS記憶素子はMONOS(Metal−Oxide−Nitride−Oxide−silicon)記憶素子などと呼ばれている。SONOS記憶素子はデータを貯蔵する要素として深いレベルのトラップを有するトラップ貯蔵層を使用する。すなわち、SONOS記憶素子は電荷を深いレベルのトラップ(deep level traps)に貯蔵する。
【0003】
SONOS記憶セルに電荷を貯蔵する一方法として、ホットキャリア注入方式がある。特許文献1ではホットキャリア注入方式を使用するSONOS記憶セルを開示している。これについて、図1を参照して簡略に説明する。
【0004】
図1は従来のSONOS記憶セルを示す断面図である。
【0005】
図1を参照すると、半導体基板1上に第1シリコン酸化膜2、シリコン窒化膜3、第2 シリコン酸化膜4及びゲート電極5が順次に積層される。前記ゲート電極5の両側の前記半導体基板1に第1及び第2ソース/ドレイン領域6a、6bが配置される。
【0006】
上述の構造を有するSONOS記憶セルの動作原理を簡略に説明する。前記ゲート電極5にゲートプログラム電圧が印加され、第1ソース/ドレイン領域6aに接地電圧が印加される。前記第2ソース/ドレイン領域6bにソース/ドレインプログラム電圧が印加される。これによって、前記第2ソース/ドレイン領域6bの付近でホットキャリア注入現象が発生されて前記シリコン窒化膜3にチャージング領域k(charging region)が形成される。前記チャージング領域kは前記第2ソース/ドレイン領域6bに近接している。
【0007】
上述の従来技術において、前記ホットキャリア注入現象時に発生されるホット電子はランダム(random)な方向に進行される。これによって、前記チャージング領域kへ注入される電子の量は発生されたホット電子の量に比べて非常に小さいためプログラム効率が低下することがある。このような問題点を改善するための一方法が特許文献1に開示されている。この方法は、前記ゲートプログラム電圧を高めて前記ホット電子を前記チャージング領域kに誘導する方法である。しかし、このようなゲートプログラム電圧を高める方法は様々な問題点を惹起させることがある。例えば、ホットキャリア発生のために電子を加速させる高いソース/ドレインプログラム電圧が印加された状況で、前記ゲートプログラム電圧へホット電子を誘導することには限界がある。すなわち、ホット電子に加えられる力は、前記ゲート電極5から発生された電場及び前記第2ソース/ドレイン領域6bから発生された電場のベクトル和方向になる。これによって、前記ゲートプログラム電圧を高めて効率を増加させることは限界がある。また、前記ゲートプログラム電圧を高めることによって、SONOS記憶素子の消費電力が非常に高くなる。このような理由などによって、上述の従来のSONOS記憶素子は、プログラム効率を増加させること、または/及び消費電力を減少させることが非常に難しくなる。
【特許文献1】米国特許第5,768,192号明細書
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は上述の問題点を解決するためのものであり、本発明の課題はプログラム効率が増加したSONOS記憶セル及びその形成方法を提供することにある。
【0009】
本発明の他の課題は、消費電力が減少したSONOS記憶セル及びその形成方法を提供することにある。
【課題を解決するための手段】
【0010】
上述の課題を解決するためにSONOS記憶セルを提供する。このセルは少なくとも一つの側壁を有する陥没された領域が配置された基板及び第1絶縁膜を介在して前記陥没された領域を満たすトラップ貯蔵パターンを含む。前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に第2絶縁膜を介在して制御ゲート電極が配置される。前記制御ゲート電極の両側の前記基板内に第1及び第2ソース/ドレイン領域が配置される。前記トラップ貯蔵パターンの上部面は平らであり、少なくとも前記基板の上部面と同一の高さである。
【0011】
一実施形態において、両側壁及び前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置されることができる。この場合に、前記制御ゲート電極は前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆い、前記トラップ貯蔵パターンは前記制御ゲート電極の下の前記トレンチの一部を満たす。前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域に該当する。前記第1ソース/ドレイン領域は前記制御ゲート電極の一側壁に隣接した前記基板の上部面の下に配置され、前記第2ソース/ドレイン領域は前記制御ゲート電極の他側壁に隣接した前記トレンチの底面の下に配置されることができる。前記第1絶縁膜は延長されて前記制御ゲート電極の下の前記第2絶縁膜と前記基板の上部面との間に介在されることができる。この際、前記トラップ貯蔵パターンの上部面は前記基板の上部面上に位置した前記第1絶縁膜の上部面と同一の高さを有することが望ましい。
【0012】
一実施形態において、両側壁及び前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置されており、前記トラップ貯蔵パターンは前記トレンチを満たすことができる。この際、前記トレンチは前記陥没された領域に該当する。この場合に、前記トラップ貯蔵パターンは前記第1及び第2ソース/ドレイン領域と離隔され、前記制御ゲート電極は前記トラップ貯蔵パターンの上部面及び前記トレンチの両側に位置した前記基板の上部面を覆う。
【0013】
上述の課題を解決するためにSONOS記憶セルの形成方法を提供する。この方法は第1絶縁膜を介在して基板に配置された陥没された領域を満たすトラップ貯蔵パターン、及び第2絶縁膜を介在して前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に配置された制御ゲート電極を形成する段階を含む。前記制御ゲート電極の両側の前記基板に第1及び第2ソース/ドレイン領域を形成する。前記陥没された領域は少なくとも一つの側壁を有する。前記トラップ貯蔵パターンの上部面は平らであり、少なくとも前記基板の上部面と同一の高さで形成される。
【0014】
一実施形態において、前記トラップ貯蔵パターン及び制御ゲートパターンを形成する段階は、次の段階を含むことができる。基板にトレンチを形成し、前記基板上に第1絶縁膜をコンフォーマルに形成する。前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成し、前記トラップ貯蔵膜を化学機械的研磨工程によって平坦化して前記トレンチを満たす予備トラップ貯蔵パターンを形成する。前記基板上に前記第2絶縁膜及びゲート導電膜を順次に形成する。前記ゲート導電膜、前記第2絶縁膜及び前記予備トラップ貯蔵パターンをパターニングして前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆う前記制御ゲート電極と、前記制御ゲート電極の下の前記トレンチの一部を満たす前記埋め立て絶縁パターンを形成する。前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域に該当する。
【0015】
一実施形態において、前記トラップ貯蔵パターン及び制御ゲート電極を形成する段階は、次の段階を含むことができる。基板にトレンチを形成し、前記基板上に前記第1絶縁膜をコンフォーマルに形成する。前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成し、前記トラップ貯蔵膜を化学機械的研磨工程で平坦化させて前記トレンチを満たす前記トラップ貯蔵パターンを形成する。前記第2絶縁膜を介在して前記トラップ貯蔵パターンの上部面及び前記トレンチの両側の前記基板の上部面を覆う前記制御ゲート電極を形成する。前記トラップ貯蔵パターンは、前記第1及び第2ソース/ドレイン領域と離隔されるように形成する。この際、前記トレンチは前記陥没された領域に該当する。
【発明の効果】
【0016】
本発明によると、ゲート電極の下の基板に陥没された領域が配置され、前記陥没された領域をトラップ貯蔵パターンが満たす。この際、前記トラップ貯蔵パターンの上部面は平らであり、少なくとも前記基板の上部面と同一の高さを有して前記陥没された領域の側壁を十分に覆う。これによって、垂直方向に進行されるホット電子だけでなく、水平方向に進行されるホットまたは/及び加速された電子が前記トラップ貯蔵パターンに直接注入される。その結果、SONOS記憶セルのプログラム効率を増加させて低消費電力のSONOS記憶素子を実現することができる。
【0017】
また、前記トラップ貯蔵パターンは前記陥没された領域の側壁の最上部まで十分に覆うことで、チャンネルが形成された前記基板の表面に沿って水平方向に進行するホットまたは/及び加速された電子の注入効率を増大させることができる。
【発明を実施するための最良の形態】
【0018】
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層(または膜)及び領域の厚さは明確化のために誇張されたものである。また、層(または膜)が他の層(または膜)または基板‘‘上’’にあると言及される場合に、それは他の層(または膜)または基板上に直接形成されることができるもの、またはそれらの間に第3の層(または膜)が介在されることもできるものである。明細書の全体にわたって同一の参照番号で表示された部分は同一の構成要素を示す。
【0019】
(第1実施形態)
図2は本発明の一実施形態によるSONOS記憶セルを示す断面図である。
【0020】
図2を参照すると、半導体基板100(以下、基板という)の所定領域にトレンチ102が配置される。前記トレンチ102は、前記基板100の上部面に比べて低い高さの底面103b、及び両側壁103aを有する。
【0021】
前記基板100上に制御ゲート電極110bが配置される。前記制御ゲート電極110bは、前記基板100の上部面上から横へ延長されて前記トレンチ102の一側壁を通って前記トレンチ102の一部を覆う。一対の前記制御ゲート電極110bが各々前記トレンチ102の両端に重畳されるように配置される。
【0022】
前記制御ゲート電極110bが覆っている前記トレンチ102の一部をトラップ貯蔵パターン106bが満たす。この際、前記トラップ貯蔵パターン106bの上部面は平ら(flat)である。また、前記トラップ貯蔵パターン106bの上部面は、少なくとも前記基板100の上部面と同一の高さを有する。すなわち、前記トラップ貯蔵パターン106bは、前記基板100の上部面と同一の高さを有するか、前記基板100の上部面に比べて高い高さを有することができる。前記トラップ貯蔵パターン106bの平らな上部面及び上部面の高さによって前記制御ゲート電極110bの下部面も平らにすることができる。
【0023】
前記トラップ貯蔵パターン106bと前記トレンチ102の一側壁103aとの間、及び前記トラップ貯蔵パターン106bと前記トレンチ102の底面103bとの間に第1絶縁膜104が介在される。前記第1絶縁膜104はトンネル絶縁膜に該当する。前記基板100の上部面と前記制御ゲート電極110bとの間、及び前記トラップ貯蔵パターン106bの上部面と前記制御ゲート電極110bとの間に第2絶縁膜108’が介在される。前記制御ゲート電極110bの下部面は前記第2絶縁膜108’と直接接触する。前記第2絶縁膜108’はブロッキング絶縁膜に該当する。
【0024】
前記トラップ貯蔵パターン106bが満たされた前記トレンチ102の一部は、陥没された領域で定義することができる。前記陥没された領域は、前記トレンチ102の一側壁103a及び前記トレンチ102の底面103bの一部で囲まれた空間で定義される。すなわち、前記トレンチ102の一側壁103a及び前記底面103bの一部は、各々前記陥没された領域の側壁103a及び底面に該当する。この際、前記陥没された領域の側壁103aに対向した前記陥没された領域の一側は、オープンされた(opened)状態である。前記陥没された領域の底面の幅Weは前記トレンチ102の底面の幅Wtに比べて小さい。
【0025】
前記トラップ貯蔵パターン106bの上部面は平らであり、少なくとも前記基板100の上部面と同一の高さを有する。また、前記トラップ貯蔵パターン106bは前記陥没された領域を満たす。これによって、前記トラップ貯蔵パターン106bは前記陥没された領域の側壁103aの最上部まで十分に覆う。
【0026】
前記トレンチ102の両端には一対の陥没された領域が各々配置され、前記一対の陥没された領域を一対の前記トラップ貯蔵パターン106bが各々満たし、前記一対のトラップ貯蔵パターン106bを一対の前記制御ゲート電極110bが各々覆う。これによって、前記トレンチ102には一対のSONOS記憶セルが互いに対称に配置される。
【0027】
前記制御ゲート電極110bの両側の基板100内に各々第1及び第2ソース/ドレイン領域112、118が配置される。前記第1ソース/ドレイン領域112は、前記制御ゲート電極110bの一側の前記基板100の上部面の下に配置される。前記第2ソース/ドレイン領域118は、前記制御ゲート電極110bの他側の前記トレンチ102の底面103bの下に配置される。すなわち、前記第2ソース/ドレイン領域118の上部面は、前記第1ソース/ドレイン領域112の上部面に比べて低く位置する。図2に示した一対のSONOS記憶セルは、前記第2ソース/ドレイン領域118を共有する。前記第2ソース/ドレイン領域118に隣接した前記トラップ貯蔵パターン106b及び前記制御ゲート電極110bの一側壁は、互いに整列されることが望ましい。
【0028】
前記第1絶縁膜104の一端は延長されて前記基板100の上部面と前記制御ゲート電極110bの下の第2絶縁膜108’との間に介在されることが望ましい。この際、前記トラップ貯蔵パターン106bの上部面は前記基板100の上部面の上の前記第1絶縁膜104の上部面と同一の高さであることが望ましい。これによって、前記トラップ貯蔵パターン106bは、前記陥没された領域の側壁103aをそれの最上部まで完全に覆う。
【0029】
前記第2絶縁膜108’は横へ延長されて前記第1ソース/ドレイン領域112を覆うことができる。この際、前記第1絶縁膜104の一端も延長されて前記第1ソース/ドレイン領域112を覆うことができる。これとは異なって、前記第1ソース/ドレイン領域112上には前記第1絶縁膜104のみが配置されることもできる。前記第1絶縁膜104の他端は延長されて前記第2ソース/ドレイン領域118を覆うこともできる。
【0030】
前記第1絶縁膜104はシリコン酸化膜、特に、熱酸化膜からなることができる。前記トラップ貯蔵パターン106bは深いレベルのトラップを有する物質からなる。例えば、前記トラップ貯蔵パターン106bはシリコン窒化膜からなることができる。前記第2絶縁膜108’はシリコン酸化膜、特に、CVDシリコン酸化膜からなることができる。これとは異なって、前記第2絶縁膜108’はシリコン窒化膜に比べて高い誘電定数を有する高誘電物質を含むこともできる。例えば、前記第2絶縁膜108’はアルミニウム酸化膜またはハフニウム酸化膜のような金属酸化膜からなることができる。前記制御ゲート電極110bは導電膜であるドーピングされたポリシリコンまたは導電性金属含有物質を含むことができる。前記導電性金属含有物質は金属(例えば、タングステン、モリブデンなど)、導電性金属窒化物(例えば、窒化チタン、窒化タンタルなど)または金属シリサイド(例えば、タングステンシリサイド、コバルトシリサイド、チタンシリサイド、ニッケルシリサイドなど)のうちの少なくとも一つでありうる。前記ソース/ドレイン領域112、118は不純物ドーピング層からなることができる。
【0031】
上述の構造のSONOS記憶セルのプログラム方法を説明する。
【0032】
前記第1ソース/ドレイン領域112に接地電圧を印加し、前記第2ソース/ドレイン領域118にソース/ドレインプログラム電圧を印加する。前記制御ゲート電極110bにはゲートプログラム電圧を印加する。前記ゲートプログラム電圧によって前記制御ゲート電極110bの下にチャンネル(反転層)が形成され、前記ソース/ドレインプログラム電圧によって前記第1ソース/ドレイン領域112から前記第2ソース/ドレイン領域118へ電子が流れる。電子は前記ソース/ドレインプログラム電圧によって加速されてホット電子を発生させる。この際、前記電子の流れに垂直に対面する位置に前記トラップ貯蔵パターン106bが存在する。これによって、水平方向に進行されるホットまたは/及び加速された電子は前記陥没された領域の側壁103aを通じて直接注入されることができる。結果的に、ホットまたは/及び加速された電子は垂直方向に注入される電子だけでなく、水平方向に進行されるホットまたは/及び加速された電子も前記トラップ貯蔵パターン106bに直接注入されることによって、SONOS記憶セルのプログラム効率が増大する。プログラム効率が増大することによって、前記ゲート及びソース/ドレインプログラム電圧を低くすることができる。特に、前記ゲートプログラム電圧を前記チャンネルをターンオンさせる程度に低くしても、前記SONOS記憶セルは十分にプログラムされることができる。したがって、低消費電力のSONOS記憶素子を実現することができる。
【0033】
前記チャンネルは前記制御ゲート電極110bの下の前記基板100の表面に形成される。この際、前記トラップ貯蔵パターン106bの上部面が前記基板100の上部面と同一の高さであるか、より高く配置されることで、前記トラップ貯蔵パターン106aは前記陥没された領域の側壁103aの最上部まで十分に覆う。これによって、前記チャンネルが形成された前記基板100の上部面に沿って水平方向に進行するホットまたは/及び加速された電子は、前記トラップ貯蔵パターン106bに十分に注入されることによって、プログラム効率をさらに増大させることができる。
【0034】
図3乃至図6は本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【0035】
図3を参照すると、基板100の所定領域にトレンチ102を形成する。前記トレンチ102は両側壁103a及び前記基板100の上部面に比べて低い高さの底面103bを含む。前記トレンチ102はハードマスクなどを利用して形成することができる。前記トレンチ102を形成する前に、前記基板100に活性領域を限定する素子分離膜(図示しない)を形成することができる。前記トレンチ102は前記活性領域内に形成されることができる。
【0036】
前記トレンチ102を有する基板100の全面に第1絶縁膜104をコンフォーマルに形成する。前記第1絶縁膜104はシリコン酸化膜で形成することができる。特に、前記トレンチ102を有する基板100に熱酸化工程を実行して前記第1絶縁膜104を形成することができる。
【0037】
前記第1絶縁膜104を有する基板100の全面に前記トレンチ102を満たすトラップ貯蔵膜106を形成する。前記トラップ貯蔵膜106は深いレベルのトラップを有する物質で形成する。例えば、前記トラップ貯蔵膜106はシリコン窒化膜で形成することができる。
【0038】
図4を参照すると、前記トラップ貯蔵膜106を前記基板100の上部面上に位置した前記第1絶縁膜104が露出される時まで平坦化させて前記トレンチ102を満たす予備トラップ貯蔵パターン106aを形成する。この際、前記予備トラップ貯蔵パターン106aの上部面は前記露出された第1絶縁膜104の上部面と同一の高さで形成する。これとは異なって、前記トラップ貯蔵膜106及び前記第1絶縁膜104を前記基板100の上部面が露出される時まで平坦化させることもできる。この場合に、前記予備トラップ貯蔵パターン106aの上部面は前記基板100の上部面と同一の高さで形成する。
【0039】
前記トラップ貯蔵膜106を平坦化する工程は化学機械的研磨工程で実行することが望ましい。これによって、前記予備トラップ貯蔵パターン106aを前記露出された第1絶縁膜104の上部面または前記基板100の上部面と同一の高さで形成することができる。
【0040】
一方、前記トラップ貯蔵膜106をエッチバック(etch−back)工程で平坦化させる場合、オーバーエッチングなどによって前記予備トラップ貯蔵パターン106aの上部面は前記基板100の上部面より低く形成されることができる。このような場合、プログラム効率が減少することができる。これに反して、前記トラップ貯蔵膜106を上述の化学機械的研磨工程で平坦化させれば、前記予備トラップ貯蔵パターン106aの上部面が前記露出された第1絶縁膜104の上部面または前記基板100の上部面と同一の高さで形成することができる。結果的に、前記トラップ貯蔵膜106は前記化学機械的研磨工程で平坦化させることが望ましい。
【0041】
前記予備トラップ貯蔵パターン106aを有する基板100の全面に第2絶縁膜108 及びゲート導電膜110を順次に形成する。前記第2絶縁膜108はシリコン酸化膜、特に、CVDシリコン酸化膜で形成することができる。これとは異なって、前記第2絶縁膜108はシリコン窒化膜に比べて高い誘電定数を有する高誘電膜、例えば、アルミニウム酸化膜またはハフニウム酸化膜のような金属酸化膜で形成することができる。前記ゲート導電膜110は、導電膜であるドーピングされたポリシリコンまたは導電性金属含有物質を含むように形成することができる。前記導電性属含有物質は上述と同一の物質でありうる。
【0042】
図5を参照すると、前記ゲート導電膜110をパターニングして前記予備トラップ貯蔵パターン106a及び前記予備トラップ貯蔵パターン106aの両側の前記基板100の上部面を覆うゲート導電パターン110aを形成する。
【0043】
前記ゲート導電パターン110aをマスクとして使用して不純物イオンを注入して第1 ソース/ドレイン領域112を形成する。前記第1ソース/ドレイン領域112は前記ゲート導電パターン110aの両側の前記基板100の上部面の下に形成される。
【0044】
前記基板100上に感光膜パターン114を形成する。前記感光膜パターン114は前記ゲート導電パターン110aの中央領域を露出させる開口部116を有する。前記開口部116に露出されたゲート導電パターン110aの中央領域は前記トレンチ102の底面103bの中央領域の上部に配置される。
【0045】
図6を参照すると、前記感光膜パターン114をマスクとして使用して前記ゲート導電パターン110a、第2絶縁膜108及び予備トラップ貯蔵パターン106aを連続的にエッチングする。これによって、順次に積層されたトラップ貯蔵パターン106b、パターニングされた第2絶縁膜108’及び制御ゲート電極110bが形成される。前記制御ゲート電極110bは前記基板100の上部面上から前記トレンチ102の一側壁103aを通って前記トレンチ102の一部を覆うように形成される。前記トラップ貯蔵パターン106bは、前記制御ゲート電極110bの下の前記トレンチ102の一部を満たすように形成される。図5に示した予備トラップ貯蔵パターン106aに起因して前記トラップ貯蔵パターン106bの上部面は平らであり、前記基板100の上部面と同一の高さまたは前記基板100の上部面上の前記第2絶縁膜104の上部面と同一の高さを有する。前記トラップ貯蔵パターン106bが満たす前記トレンチ102の一部は、上述の陥没された領域に該当する。したがって、前記トラップ貯蔵パターン106bは、前記陥没された領域の側壁103aを十分に覆うように形成される。前記エッチング工程によって互いに対称的な構造を有する一対の前記トラップ貯蔵パターン106b及び一対の前記制御ゲート電極110bが形成される。
【0046】
続いて、前記感光膜パターン114をマスクとして使用して不純物イオンを注入して前記一対のトラップ貯蔵パターン106bの間の前記トレンチ102の底面103bの下に第2ソース/ドレイン領域118を形成する。続いて、前記感光膜パターン114を除去して図2に示したSONOS記憶セルを実現することができる。
【0047】
前記第1及び第2ソース/ドレイン領域112、118は順次を形成する。これによって、前記第1及び第2ソース/ドレイン領域112、118の不純物濃度またはジャンクション深さを互いに異なるように形成することができる。前記第1及び第2ソース/ドレイン領域112、118には互いに異なる電圧が印加されることができる。特に、前記第2ソース/ドレイン領域118には前記第1ソース/ドレイン領域118に比べて高い電圧が印加されることができる。このような理由で、前記第1及び第2ソース/ドレイン領域112、118は互いに異なるジャンクション深さまたは互いに異なる不純物濃度を要求することもできる。このような場合、前記第1及び第2ソース/ドレイン領域112、118を順次に形成させることによって、これを達成することができる。
【0048】
前記制御ゲート電極110bは、上述のように、前記ゲート導電膜110に2回のパターニング工程を実行して形成することができる。これとは異なって、前記ゲート導電膜110に一度のパターニング工程を実行して前記制御ゲート電極110bを形成することもできる。これについて、図7を参照して説明する。図3及び図4を参照して説明した工程をこの方法に同様に用いることができる。
【0049】
図7は本発明の一実施形態によるSONOS記憶セルの形成方法におけるゲート電極の他の形成方法を説明するための断面図である。
【0050】
図4及び図7を参照すると、ゲート導電膜110上に一対の感光膜パターン122を形成する。前記感光膜パターン122をマスクとして使用して前記ゲート導電膜110、第2絶縁膜108及び予備トラップ貯蔵パターン106aを連続的にエッチングしてトラップ貯蔵パターン106b及び制御ゲート電極110bを形成する。すなわち、本方法では前記ゲート導電膜110を一度のパターニング工程を実行して前記制御ゲート電極110bを形成する。この際、パターニングされた第2絶縁膜108’’は前記制御ゲート電極110bの下にのみ限定されて残留する。
【0051】
前記制御ゲート電極110bをマスクとして使用して不純物イオンを注入して第1及び第2ソース/ドレイン領域112、118を形成する。この場合に、前記第1及び第2ソース/ドレイン領域112、118は同時に形成されることができる。これとは異なって、マスクパターン(図示しない)を利用して前記第1及び第2ソース/ドレイン領域112、118は順次に形成されることもできる。前記第1及び第2ソース/ドレイン領域112、118が同時に形成される場合に、前記第1及び第2ソース/ドレイン領域112、118は全部高電圧に耐えることができるジャンクション深さ及び不純物濃度を有することが望ましい。
【0052】
上述のSONOS記憶セルの形成方法において、前記制御ゲート電極110bの下には側壁103aを有する陥没された領域が形成され、前記トラップ貯蔵パターン106bが前記陥没された領域を満たす。これによって、プログラム動作時、水平方向に進行するホットまたは/及び加速された電子が追加的に前記トラップ貯蔵パターン106bに注入されてプログラム効率を増加させることができる。これによって、消費電力を減少させることができる。
【0053】
また、前記トラップ貯蔵膜106は化学機械的研磨工程で平坦化されて前記トラップ貯蔵パターン106bの上部面は平らであり、少なくとも前記基板100の上部面と同一の高さで形成される。これによって、前記トラップ貯蔵パターン106bは前記陥没された領域の側壁103aの全面を十分に覆う。したがって、プログラム動作時、チャンネルが形成された前記基板100の表面に沿って水平方向に進行されるホットまたは/及び加速された電子の注入効率を増大させることができる。
【0054】
(第2実施形態)
本実施形態では、上述の第1実施形態と異なる形態を有する陥没された領域を開示する。
【0055】
図8は本発明の他の実施形態によるSONOS記憶セルを示す断面図である。
【0056】
図8を参照すると、基板200上に制御ゲート電極210aが配置され、前記ゲート電極210aの下の基板200にトレンチ202が配置される。前記トレンチ202は両側壁203a及び前記基板200の上部面に比べて低い高さの底面203bを有する。トラップ貯蔵パターン206aが第1絶縁膜204を介在して前記トレンチ202を満たす。この際、前記トラップ貯蔵パターン206aの上部面は平らであり、少なくとも前記基板200の上部面と同一の高さである。すなわち、前記トラップ貯蔵パターン206aの上部面は前記基板200の上部面と同一の高さであるか、前記基板200の上部面より高い。
【0057】
前記制御ゲート電極210aの両側の前記基板200に各々第1及び第2ソース/ドレイン領域212a、212bが配置される。前記第1及び第2ソース/ドレイン領域212a、212bは全部前記基板200の上部面の下に配置される。すなわち、前記第1及び第2ソース/ドレイン領域212a、212bの上部面は互いに同一の高さを有する。
【0058】
前記トレンチ202の両側壁203aは前記第1及び第2ソース/ドレイン領域212a、212bから離隔されている。これによって、前記トラップ貯蔵パターン206aは前記第1及び第2ソース/ドレイン領域212a、212bから離隔されている。すなわち、前記制御ゲート電極210aは前記トラップ貯蔵パターン206a及び前記トラップ貯蔵パターン206aの両側の基板200の上部面を覆う。前記制御ゲート電極210aと前記基板200の上部面との間、及び前記制御ゲート電極210aと前記トラップ貯蔵パターン206aとの間に第2絶縁膜208が介在される。
【0059】
前記第1絶縁膜204の両端は延長されて前記制御ゲート電極210aの下の前記第2絶縁膜208と前記基板200の上部面との間に介在されることができる。この場合に、前記トラップ貯蔵パターン206aは、前記基板200の上部面上に配置された前記第1絶縁膜204の上部面と同一の高さを有することが望ましい。
【0060】
前記トレンチ202は前記制御ゲート電極210aの下の陥没された領域に該当する。すなわち、本実施形態による陥没された領域は、両側壁203a及び底面203bを有するトレンチ形態である。前記トレンチ202の幅は、上述の第1実施形態の図2に示したトレンチ102の幅Wtに比べて小さいことが望ましい。
【0061】
以下の説明において、前記陥没された領域を前記トレンチ202と同一の参照符号を使用して説明する。
【0062】
前記トラップ貯蔵パターン206aは前記陥没された領域202を満たすと同時に、それの上部面は前記基板200の上部面と同一の高さまたは前記基板200の上部面上に位置した前記第1絶縁膜204の上部面と同一の高さの平らな形態である。したがって、前記トラップ貯蔵パターン206aは前記陥没された領域202の両側壁203aを十分に覆う。
【0063】
上述のSONOS記憶セルのプログラム動作は上述の第1実施形態と同一に実行することができる。すなわち、前記第1ソース/ドレイン領域212aに接地電圧を印加し、前記第2ソース/ドレイン領域212bにソース/ドレインプログラム電圧を印加し、前記制御ゲート電極210aにゲートプログラム電圧を印加する。これによって、前記第1ソース/ドレイン領域212aの電子はチャンネルに沿って前記第2ソース/ドレイン領域212bへ流れる。この際、水平電界によって水平方向に移動するホットまたは/及び加速された電子は前記陥没された領域202の側壁203aを通じて前記トラップ貯蔵パターン206aに直接注入されることができる。勿論、前記陥没された領域202の底面203bを通じて垂直方向に移動するホット電子なども前記トラップ貯蔵パターン206aに注入されることができる。したがって、前記SONOS記憶セルのプログラム効率が増加して消費電力を減少させることができる。
【0064】
また、前記トラップ貯蔵パターン206aが前記陥没された領域202の側壁203aの最上部まで十分に覆うので、前記チャンネルが形成された前記基板200の表面に沿って水平方向に移動するホットまたは/及び加速した電子が前記トラップ貯蔵パターン206aに十分に注入されることができる。その結果、前記SONOS記憶セルのプログラム効率をさらに増加させて低消費電力のSONOS記憶セルを実現することができる。
【0065】
図9乃至図11は本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【0066】
図9を参照すると、基板200の所定領域にトレンチ202を形成する。前記トレンチ202は両側壁203a及び前記基板200の上部面より低い高さの底面203bを有する。前記トレンチ202は上述のように、陥没された領域で定義される。
【0067】
前記基板200の全面に第1絶縁膜204をコンフォーマルに形成する。前記第1絶縁膜204はシリコン酸化膜、特に、熱酸化膜で形成することができる。前記第1絶縁膜204は前記基板200の上部面、前記トレンチ202の両側壁203a及び底面203bに沿ってコンフォーマルに形成される。
【0068】
前記第1絶縁膜204上に前記トレンチ202を満たすトラップ貯蔵膜206を形成する。前記トラップ貯蔵膜206は、深いレベルのトラップを有する物質、例えば、シリコン窒化膜で形成することができる。
【0069】
図10を参照すると、前記トラップ貯蔵膜206を平坦化させて前記トレンチ202を満たすトラップ貯蔵パターン206aを形成する。この際、前記トラップ貯蔵膜206は化学機械的研磨工程で平坦化させることが望ましい。これによって、前記トラップ貯蔵パターン206aの上部面は、平らに形成される。前記トラップ貯蔵膜206は、前記基板200の上部面上に形成された第1絶縁膜204が露出される時まで前記化学機械的研磨工程で平坦化させることが望ましい。これによって、前記トラップ貯蔵パターン206aの上部面は、前記露出された第1絶縁膜204と同一の高さで形成されることができる。これとは異なって、前記トラップ貯蔵膜206及び前記第1絶縁膜204を前記基板200の上部面が露出される時まで前記化学機械的研磨工程で平坦化させることができる。この場合に、前記トラップ貯蔵パターン206aの上部面は前記基板200の上部面と同一の高さで形成されることができる。
【0070】
前記基板200の全面に第2絶縁膜208及びゲート導電膜210を順に形成する。前記第2絶縁膜208はシリコン酸化膜、特に、CVDシリコン酸化膜で形成することができる。これとは異なって、前記第2絶縁膜208はシリコン窒化膜に比べて高い誘電定数を有する高誘電膜、例えば、アルミニウム酸化膜またはハフニウム酸化膜のような金属酸化膜で形成することができる。前記ゲート導電膜210は、導電膜であるドーピングされたポリシリコンまたは導電性金属含有物質を含むことができる。前記導電性金属含有物質は第1実施形態で上述したものと同一の物質でありうる。
【0071】
図11を参照すると、前記ゲート導電膜210をパターニングして前記トラップ貯蔵パターン206a及び前記トラップ貯蔵パターン206aの両側の前記基板200の上部面を覆う制御ゲート電極210aを形成する。
【0072】
続いて、前記制御ゲート電極210aの両側の前記基板200に不純物イオンを注入して図8に示した第1及び第2ソース/ドレイン領域212a、212bを形成することができる。前記第1及び第2ソース/ドレイン領域212a、212bは同時に形成されることができる。これとは異なって、前記第1及び第2ソース/ドレイン領域212a、212bに互いに異なる電圧が印加されることができるので、前記第1及び第2ソース/ドレイン領域212a、212bは互いに異なる不純物濃度または/及びジャンクション深さが要求されることができる。これによって、前記第1及び第2ソース/ドレイン領域212a、212bはマスクパターン(図示しない)を利用して順次に形成されることができる。
【0073】
上述のSONOS記憶セルの形成方法において、前記制御ゲート電極210aの下に陥没された領域であるトレンチ202が形成され、前記トラップ貯蔵膜206を化学機械的研磨工程で平坦化させて前記トレンチ202を満たすトラップ貯蔵パターン206aを形成する。したがって、プログラム動作時、垂直方向及び水平方向に進行するホットまたは/及び加速された電子を前記トラップ貯蔵パターン206aに注入することができるので、プログラム効率を増大させることができる。結果的に、低消費電力のSONOS記憶素子を実現することができる。
【0074】
また、前記トラップ貯蔵パターン206aは前記トレンチ202の両側壁203aを十分に覆うことで、基板の表面に形成されるチャンネルに沿って水平方向に移動される電子の注入効率を増加させることができる。
【図面の簡単な説明】
【0075】
【図1】従来のSONOS記憶セルを示す断面図である。
【図2】本発明の一実施形態によるSONOS記憶セルを示す断面図である。
【図3】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図4】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図5】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図6】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図7】本発明の一実施形態によるSONOS記憶セルの形成方法におけるゲート電極の他の形成方法を説明するための断面図である。
【図8】本発明の他の実施形態によるSONOS記憶セルを示す断面図である。
【図9】本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図10】本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図11】本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【技術分野】
【0001】
本発明は半導体素子及びその形成方法に係わり、特に、SONOS記憶セル及びその形成方法に関する。
【背景技術】
【0002】
半導体素子の中のSONOS(silicon−Oxide−Nitride−Oxide−silicon)記憶素子は、電源供給を中断しても貯蔵されたデータをそのまま維持する不揮発性特性を有する。SONOS記憶素子はMONOS(Metal−Oxide−Nitride−Oxide−silicon)記憶素子などと呼ばれている。SONOS記憶素子はデータを貯蔵する要素として深いレベルのトラップを有するトラップ貯蔵層を使用する。すなわち、SONOS記憶素子は電荷を深いレベルのトラップ(deep level traps)に貯蔵する。
【0003】
SONOS記憶セルに電荷を貯蔵する一方法として、ホットキャリア注入方式がある。特許文献1ではホットキャリア注入方式を使用するSONOS記憶セルを開示している。これについて、図1を参照して簡略に説明する。
【0004】
図1は従来のSONOS記憶セルを示す断面図である。
【0005】
図1を参照すると、半導体基板1上に第1シリコン酸化膜2、シリコン窒化膜3、第2 シリコン酸化膜4及びゲート電極5が順次に積層される。前記ゲート電極5の両側の前記半導体基板1に第1及び第2ソース/ドレイン領域6a、6bが配置される。
【0006】
上述の構造を有するSONOS記憶セルの動作原理を簡略に説明する。前記ゲート電極5にゲートプログラム電圧が印加され、第1ソース/ドレイン領域6aに接地電圧が印加される。前記第2ソース/ドレイン領域6bにソース/ドレインプログラム電圧が印加される。これによって、前記第2ソース/ドレイン領域6bの付近でホットキャリア注入現象が発生されて前記シリコン窒化膜3にチャージング領域k(charging region)が形成される。前記チャージング領域kは前記第2ソース/ドレイン領域6bに近接している。
【0007】
上述の従来技術において、前記ホットキャリア注入現象時に発生されるホット電子はランダム(random)な方向に進行される。これによって、前記チャージング領域kへ注入される電子の量は発生されたホット電子の量に比べて非常に小さいためプログラム効率が低下することがある。このような問題点を改善するための一方法が特許文献1に開示されている。この方法は、前記ゲートプログラム電圧を高めて前記ホット電子を前記チャージング領域kに誘導する方法である。しかし、このようなゲートプログラム電圧を高める方法は様々な問題点を惹起させることがある。例えば、ホットキャリア発生のために電子を加速させる高いソース/ドレインプログラム電圧が印加された状況で、前記ゲートプログラム電圧へホット電子を誘導することには限界がある。すなわち、ホット電子に加えられる力は、前記ゲート電極5から発生された電場及び前記第2ソース/ドレイン領域6bから発生された電場のベクトル和方向になる。これによって、前記ゲートプログラム電圧を高めて効率を増加させることは限界がある。また、前記ゲートプログラム電圧を高めることによって、SONOS記憶素子の消費電力が非常に高くなる。このような理由などによって、上述の従来のSONOS記憶素子は、プログラム効率を増加させること、または/及び消費電力を減少させることが非常に難しくなる。
【特許文献1】米国特許第5,768,192号明細書
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は上述の問題点を解決するためのものであり、本発明の課題はプログラム効率が増加したSONOS記憶セル及びその形成方法を提供することにある。
【0009】
本発明の他の課題は、消費電力が減少したSONOS記憶セル及びその形成方法を提供することにある。
【課題を解決するための手段】
【0010】
上述の課題を解決するためにSONOS記憶セルを提供する。このセルは少なくとも一つの側壁を有する陥没された領域が配置された基板及び第1絶縁膜を介在して前記陥没された領域を満たすトラップ貯蔵パターンを含む。前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に第2絶縁膜を介在して制御ゲート電極が配置される。前記制御ゲート電極の両側の前記基板内に第1及び第2ソース/ドレイン領域が配置される。前記トラップ貯蔵パターンの上部面は平らであり、少なくとも前記基板の上部面と同一の高さである。
【0011】
一実施形態において、両側壁及び前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置されることができる。この場合に、前記制御ゲート電極は前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆い、前記トラップ貯蔵パターンは前記制御ゲート電極の下の前記トレンチの一部を満たす。前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域に該当する。前記第1ソース/ドレイン領域は前記制御ゲート電極の一側壁に隣接した前記基板の上部面の下に配置され、前記第2ソース/ドレイン領域は前記制御ゲート電極の他側壁に隣接した前記トレンチの底面の下に配置されることができる。前記第1絶縁膜は延長されて前記制御ゲート電極の下の前記第2絶縁膜と前記基板の上部面との間に介在されることができる。この際、前記トラップ貯蔵パターンの上部面は前記基板の上部面上に位置した前記第1絶縁膜の上部面と同一の高さを有することが望ましい。
【0012】
一実施形態において、両側壁及び前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置されており、前記トラップ貯蔵パターンは前記トレンチを満たすことができる。この際、前記トレンチは前記陥没された領域に該当する。この場合に、前記トラップ貯蔵パターンは前記第1及び第2ソース/ドレイン領域と離隔され、前記制御ゲート電極は前記トラップ貯蔵パターンの上部面及び前記トレンチの両側に位置した前記基板の上部面を覆う。
【0013】
上述の課題を解決するためにSONOS記憶セルの形成方法を提供する。この方法は第1絶縁膜を介在して基板に配置された陥没された領域を満たすトラップ貯蔵パターン、及び第2絶縁膜を介在して前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に配置された制御ゲート電極を形成する段階を含む。前記制御ゲート電極の両側の前記基板に第1及び第2ソース/ドレイン領域を形成する。前記陥没された領域は少なくとも一つの側壁を有する。前記トラップ貯蔵パターンの上部面は平らであり、少なくとも前記基板の上部面と同一の高さで形成される。
【0014】
一実施形態において、前記トラップ貯蔵パターン及び制御ゲートパターンを形成する段階は、次の段階を含むことができる。基板にトレンチを形成し、前記基板上に第1絶縁膜をコンフォーマルに形成する。前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成し、前記トラップ貯蔵膜を化学機械的研磨工程によって平坦化して前記トレンチを満たす予備トラップ貯蔵パターンを形成する。前記基板上に前記第2絶縁膜及びゲート導電膜を順次に形成する。前記ゲート導電膜、前記第2絶縁膜及び前記予備トラップ貯蔵パターンをパターニングして前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆う前記制御ゲート電極と、前記制御ゲート電極の下の前記トレンチの一部を満たす前記埋め立て絶縁パターンを形成する。前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域に該当する。
【0015】
一実施形態において、前記トラップ貯蔵パターン及び制御ゲート電極を形成する段階は、次の段階を含むことができる。基板にトレンチを形成し、前記基板上に前記第1絶縁膜をコンフォーマルに形成する。前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成し、前記トラップ貯蔵膜を化学機械的研磨工程で平坦化させて前記トレンチを満たす前記トラップ貯蔵パターンを形成する。前記第2絶縁膜を介在して前記トラップ貯蔵パターンの上部面及び前記トレンチの両側の前記基板の上部面を覆う前記制御ゲート電極を形成する。前記トラップ貯蔵パターンは、前記第1及び第2ソース/ドレイン領域と離隔されるように形成する。この際、前記トレンチは前記陥没された領域に該当する。
【発明の効果】
【0016】
本発明によると、ゲート電極の下の基板に陥没された領域が配置され、前記陥没された領域をトラップ貯蔵パターンが満たす。この際、前記トラップ貯蔵パターンの上部面は平らであり、少なくとも前記基板の上部面と同一の高さを有して前記陥没された領域の側壁を十分に覆う。これによって、垂直方向に進行されるホット電子だけでなく、水平方向に進行されるホットまたは/及び加速された電子が前記トラップ貯蔵パターンに直接注入される。その結果、SONOS記憶セルのプログラム効率を増加させて低消費電力のSONOS記憶素子を実現することができる。
【0017】
また、前記トラップ貯蔵パターンは前記陥没された領域の側壁の最上部まで十分に覆うことで、チャンネルが形成された前記基板の表面に沿って水平方向に進行するホットまたは/及び加速された電子の注入効率を増大させることができる。
【発明を実施するための最良の形態】
【0018】
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層(または膜)及び領域の厚さは明確化のために誇張されたものである。また、層(または膜)が他の層(または膜)または基板‘‘上’’にあると言及される場合に、それは他の層(または膜)または基板上に直接形成されることができるもの、またはそれらの間に第3の層(または膜)が介在されることもできるものである。明細書の全体にわたって同一の参照番号で表示された部分は同一の構成要素を示す。
【0019】
(第1実施形態)
図2は本発明の一実施形態によるSONOS記憶セルを示す断面図である。
【0020】
図2を参照すると、半導体基板100(以下、基板という)の所定領域にトレンチ102が配置される。前記トレンチ102は、前記基板100の上部面に比べて低い高さの底面103b、及び両側壁103aを有する。
【0021】
前記基板100上に制御ゲート電極110bが配置される。前記制御ゲート電極110bは、前記基板100の上部面上から横へ延長されて前記トレンチ102の一側壁を通って前記トレンチ102の一部を覆う。一対の前記制御ゲート電極110bが各々前記トレンチ102の両端に重畳されるように配置される。
【0022】
前記制御ゲート電極110bが覆っている前記トレンチ102の一部をトラップ貯蔵パターン106bが満たす。この際、前記トラップ貯蔵パターン106bの上部面は平ら(flat)である。また、前記トラップ貯蔵パターン106bの上部面は、少なくとも前記基板100の上部面と同一の高さを有する。すなわち、前記トラップ貯蔵パターン106bは、前記基板100の上部面と同一の高さを有するか、前記基板100の上部面に比べて高い高さを有することができる。前記トラップ貯蔵パターン106bの平らな上部面及び上部面の高さによって前記制御ゲート電極110bの下部面も平らにすることができる。
【0023】
前記トラップ貯蔵パターン106bと前記トレンチ102の一側壁103aとの間、及び前記トラップ貯蔵パターン106bと前記トレンチ102の底面103bとの間に第1絶縁膜104が介在される。前記第1絶縁膜104はトンネル絶縁膜に該当する。前記基板100の上部面と前記制御ゲート電極110bとの間、及び前記トラップ貯蔵パターン106bの上部面と前記制御ゲート電極110bとの間に第2絶縁膜108’が介在される。前記制御ゲート電極110bの下部面は前記第2絶縁膜108’と直接接触する。前記第2絶縁膜108’はブロッキング絶縁膜に該当する。
【0024】
前記トラップ貯蔵パターン106bが満たされた前記トレンチ102の一部は、陥没された領域で定義することができる。前記陥没された領域は、前記トレンチ102の一側壁103a及び前記トレンチ102の底面103bの一部で囲まれた空間で定義される。すなわち、前記トレンチ102の一側壁103a及び前記底面103bの一部は、各々前記陥没された領域の側壁103a及び底面に該当する。この際、前記陥没された領域の側壁103aに対向した前記陥没された領域の一側は、オープンされた(opened)状態である。前記陥没された領域の底面の幅Weは前記トレンチ102の底面の幅Wtに比べて小さい。
【0025】
前記トラップ貯蔵パターン106bの上部面は平らであり、少なくとも前記基板100の上部面と同一の高さを有する。また、前記トラップ貯蔵パターン106bは前記陥没された領域を満たす。これによって、前記トラップ貯蔵パターン106bは前記陥没された領域の側壁103aの最上部まで十分に覆う。
【0026】
前記トレンチ102の両端には一対の陥没された領域が各々配置され、前記一対の陥没された領域を一対の前記トラップ貯蔵パターン106bが各々満たし、前記一対のトラップ貯蔵パターン106bを一対の前記制御ゲート電極110bが各々覆う。これによって、前記トレンチ102には一対のSONOS記憶セルが互いに対称に配置される。
【0027】
前記制御ゲート電極110bの両側の基板100内に各々第1及び第2ソース/ドレイン領域112、118が配置される。前記第1ソース/ドレイン領域112は、前記制御ゲート電極110bの一側の前記基板100の上部面の下に配置される。前記第2ソース/ドレイン領域118は、前記制御ゲート電極110bの他側の前記トレンチ102の底面103bの下に配置される。すなわち、前記第2ソース/ドレイン領域118の上部面は、前記第1ソース/ドレイン領域112の上部面に比べて低く位置する。図2に示した一対のSONOS記憶セルは、前記第2ソース/ドレイン領域118を共有する。前記第2ソース/ドレイン領域118に隣接した前記トラップ貯蔵パターン106b及び前記制御ゲート電極110bの一側壁は、互いに整列されることが望ましい。
【0028】
前記第1絶縁膜104の一端は延長されて前記基板100の上部面と前記制御ゲート電極110bの下の第2絶縁膜108’との間に介在されることが望ましい。この際、前記トラップ貯蔵パターン106bの上部面は前記基板100の上部面の上の前記第1絶縁膜104の上部面と同一の高さであることが望ましい。これによって、前記トラップ貯蔵パターン106bは、前記陥没された領域の側壁103aをそれの最上部まで完全に覆う。
【0029】
前記第2絶縁膜108’は横へ延長されて前記第1ソース/ドレイン領域112を覆うことができる。この際、前記第1絶縁膜104の一端も延長されて前記第1ソース/ドレイン領域112を覆うことができる。これとは異なって、前記第1ソース/ドレイン領域112上には前記第1絶縁膜104のみが配置されることもできる。前記第1絶縁膜104の他端は延長されて前記第2ソース/ドレイン領域118を覆うこともできる。
【0030】
前記第1絶縁膜104はシリコン酸化膜、特に、熱酸化膜からなることができる。前記トラップ貯蔵パターン106bは深いレベルのトラップを有する物質からなる。例えば、前記トラップ貯蔵パターン106bはシリコン窒化膜からなることができる。前記第2絶縁膜108’はシリコン酸化膜、特に、CVDシリコン酸化膜からなることができる。これとは異なって、前記第2絶縁膜108’はシリコン窒化膜に比べて高い誘電定数を有する高誘電物質を含むこともできる。例えば、前記第2絶縁膜108’はアルミニウム酸化膜またはハフニウム酸化膜のような金属酸化膜からなることができる。前記制御ゲート電極110bは導電膜であるドーピングされたポリシリコンまたは導電性金属含有物質を含むことができる。前記導電性金属含有物質は金属(例えば、タングステン、モリブデンなど)、導電性金属窒化物(例えば、窒化チタン、窒化タンタルなど)または金属シリサイド(例えば、タングステンシリサイド、コバルトシリサイド、チタンシリサイド、ニッケルシリサイドなど)のうちの少なくとも一つでありうる。前記ソース/ドレイン領域112、118は不純物ドーピング層からなることができる。
【0031】
上述の構造のSONOS記憶セルのプログラム方法を説明する。
【0032】
前記第1ソース/ドレイン領域112に接地電圧を印加し、前記第2ソース/ドレイン領域118にソース/ドレインプログラム電圧を印加する。前記制御ゲート電極110bにはゲートプログラム電圧を印加する。前記ゲートプログラム電圧によって前記制御ゲート電極110bの下にチャンネル(反転層)が形成され、前記ソース/ドレインプログラム電圧によって前記第1ソース/ドレイン領域112から前記第2ソース/ドレイン領域118へ電子が流れる。電子は前記ソース/ドレインプログラム電圧によって加速されてホット電子を発生させる。この際、前記電子の流れに垂直に対面する位置に前記トラップ貯蔵パターン106bが存在する。これによって、水平方向に進行されるホットまたは/及び加速された電子は前記陥没された領域の側壁103aを通じて直接注入されることができる。結果的に、ホットまたは/及び加速された電子は垂直方向に注入される電子だけでなく、水平方向に進行されるホットまたは/及び加速された電子も前記トラップ貯蔵パターン106bに直接注入されることによって、SONOS記憶セルのプログラム効率が増大する。プログラム効率が増大することによって、前記ゲート及びソース/ドレインプログラム電圧を低くすることができる。特に、前記ゲートプログラム電圧を前記チャンネルをターンオンさせる程度に低くしても、前記SONOS記憶セルは十分にプログラムされることができる。したがって、低消費電力のSONOS記憶素子を実現することができる。
【0033】
前記チャンネルは前記制御ゲート電極110bの下の前記基板100の表面に形成される。この際、前記トラップ貯蔵パターン106bの上部面が前記基板100の上部面と同一の高さであるか、より高く配置されることで、前記トラップ貯蔵パターン106aは前記陥没された領域の側壁103aの最上部まで十分に覆う。これによって、前記チャンネルが形成された前記基板100の上部面に沿って水平方向に進行するホットまたは/及び加速された電子は、前記トラップ貯蔵パターン106bに十分に注入されることによって、プログラム効率をさらに増大させることができる。
【0034】
図3乃至図6は本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【0035】
図3を参照すると、基板100の所定領域にトレンチ102を形成する。前記トレンチ102は両側壁103a及び前記基板100の上部面に比べて低い高さの底面103bを含む。前記トレンチ102はハードマスクなどを利用して形成することができる。前記トレンチ102を形成する前に、前記基板100に活性領域を限定する素子分離膜(図示しない)を形成することができる。前記トレンチ102は前記活性領域内に形成されることができる。
【0036】
前記トレンチ102を有する基板100の全面に第1絶縁膜104をコンフォーマルに形成する。前記第1絶縁膜104はシリコン酸化膜で形成することができる。特に、前記トレンチ102を有する基板100に熱酸化工程を実行して前記第1絶縁膜104を形成することができる。
【0037】
前記第1絶縁膜104を有する基板100の全面に前記トレンチ102を満たすトラップ貯蔵膜106を形成する。前記トラップ貯蔵膜106は深いレベルのトラップを有する物質で形成する。例えば、前記トラップ貯蔵膜106はシリコン窒化膜で形成することができる。
【0038】
図4を参照すると、前記トラップ貯蔵膜106を前記基板100の上部面上に位置した前記第1絶縁膜104が露出される時まで平坦化させて前記トレンチ102を満たす予備トラップ貯蔵パターン106aを形成する。この際、前記予備トラップ貯蔵パターン106aの上部面は前記露出された第1絶縁膜104の上部面と同一の高さで形成する。これとは異なって、前記トラップ貯蔵膜106及び前記第1絶縁膜104を前記基板100の上部面が露出される時まで平坦化させることもできる。この場合に、前記予備トラップ貯蔵パターン106aの上部面は前記基板100の上部面と同一の高さで形成する。
【0039】
前記トラップ貯蔵膜106を平坦化する工程は化学機械的研磨工程で実行することが望ましい。これによって、前記予備トラップ貯蔵パターン106aを前記露出された第1絶縁膜104の上部面または前記基板100の上部面と同一の高さで形成することができる。
【0040】
一方、前記トラップ貯蔵膜106をエッチバック(etch−back)工程で平坦化させる場合、オーバーエッチングなどによって前記予備トラップ貯蔵パターン106aの上部面は前記基板100の上部面より低く形成されることができる。このような場合、プログラム効率が減少することができる。これに反して、前記トラップ貯蔵膜106を上述の化学機械的研磨工程で平坦化させれば、前記予備トラップ貯蔵パターン106aの上部面が前記露出された第1絶縁膜104の上部面または前記基板100の上部面と同一の高さで形成することができる。結果的に、前記トラップ貯蔵膜106は前記化学機械的研磨工程で平坦化させることが望ましい。
【0041】
前記予備トラップ貯蔵パターン106aを有する基板100の全面に第2絶縁膜108 及びゲート導電膜110を順次に形成する。前記第2絶縁膜108はシリコン酸化膜、特に、CVDシリコン酸化膜で形成することができる。これとは異なって、前記第2絶縁膜108はシリコン窒化膜に比べて高い誘電定数を有する高誘電膜、例えば、アルミニウム酸化膜またはハフニウム酸化膜のような金属酸化膜で形成することができる。前記ゲート導電膜110は、導電膜であるドーピングされたポリシリコンまたは導電性金属含有物質を含むように形成することができる。前記導電性属含有物質は上述と同一の物質でありうる。
【0042】
図5を参照すると、前記ゲート導電膜110をパターニングして前記予備トラップ貯蔵パターン106a及び前記予備トラップ貯蔵パターン106aの両側の前記基板100の上部面を覆うゲート導電パターン110aを形成する。
【0043】
前記ゲート導電パターン110aをマスクとして使用して不純物イオンを注入して第1 ソース/ドレイン領域112を形成する。前記第1ソース/ドレイン領域112は前記ゲート導電パターン110aの両側の前記基板100の上部面の下に形成される。
【0044】
前記基板100上に感光膜パターン114を形成する。前記感光膜パターン114は前記ゲート導電パターン110aの中央領域を露出させる開口部116を有する。前記開口部116に露出されたゲート導電パターン110aの中央領域は前記トレンチ102の底面103bの中央領域の上部に配置される。
【0045】
図6を参照すると、前記感光膜パターン114をマスクとして使用して前記ゲート導電パターン110a、第2絶縁膜108及び予備トラップ貯蔵パターン106aを連続的にエッチングする。これによって、順次に積層されたトラップ貯蔵パターン106b、パターニングされた第2絶縁膜108’及び制御ゲート電極110bが形成される。前記制御ゲート電極110bは前記基板100の上部面上から前記トレンチ102の一側壁103aを通って前記トレンチ102の一部を覆うように形成される。前記トラップ貯蔵パターン106bは、前記制御ゲート電極110bの下の前記トレンチ102の一部を満たすように形成される。図5に示した予備トラップ貯蔵パターン106aに起因して前記トラップ貯蔵パターン106bの上部面は平らであり、前記基板100の上部面と同一の高さまたは前記基板100の上部面上の前記第2絶縁膜104の上部面と同一の高さを有する。前記トラップ貯蔵パターン106bが満たす前記トレンチ102の一部は、上述の陥没された領域に該当する。したがって、前記トラップ貯蔵パターン106bは、前記陥没された領域の側壁103aを十分に覆うように形成される。前記エッチング工程によって互いに対称的な構造を有する一対の前記トラップ貯蔵パターン106b及び一対の前記制御ゲート電極110bが形成される。
【0046】
続いて、前記感光膜パターン114をマスクとして使用して不純物イオンを注入して前記一対のトラップ貯蔵パターン106bの間の前記トレンチ102の底面103bの下に第2ソース/ドレイン領域118を形成する。続いて、前記感光膜パターン114を除去して図2に示したSONOS記憶セルを実現することができる。
【0047】
前記第1及び第2ソース/ドレイン領域112、118は順次を形成する。これによって、前記第1及び第2ソース/ドレイン領域112、118の不純物濃度またはジャンクション深さを互いに異なるように形成することができる。前記第1及び第2ソース/ドレイン領域112、118には互いに異なる電圧が印加されることができる。特に、前記第2ソース/ドレイン領域118には前記第1ソース/ドレイン領域118に比べて高い電圧が印加されることができる。このような理由で、前記第1及び第2ソース/ドレイン領域112、118は互いに異なるジャンクション深さまたは互いに異なる不純物濃度を要求することもできる。このような場合、前記第1及び第2ソース/ドレイン領域112、118を順次に形成させることによって、これを達成することができる。
【0048】
前記制御ゲート電極110bは、上述のように、前記ゲート導電膜110に2回のパターニング工程を実行して形成することができる。これとは異なって、前記ゲート導電膜110に一度のパターニング工程を実行して前記制御ゲート電極110bを形成することもできる。これについて、図7を参照して説明する。図3及び図4を参照して説明した工程をこの方法に同様に用いることができる。
【0049】
図7は本発明の一実施形態によるSONOS記憶セルの形成方法におけるゲート電極の他の形成方法を説明するための断面図である。
【0050】
図4及び図7を参照すると、ゲート導電膜110上に一対の感光膜パターン122を形成する。前記感光膜パターン122をマスクとして使用して前記ゲート導電膜110、第2絶縁膜108及び予備トラップ貯蔵パターン106aを連続的にエッチングしてトラップ貯蔵パターン106b及び制御ゲート電極110bを形成する。すなわち、本方法では前記ゲート導電膜110を一度のパターニング工程を実行して前記制御ゲート電極110bを形成する。この際、パターニングされた第2絶縁膜108’’は前記制御ゲート電極110bの下にのみ限定されて残留する。
【0051】
前記制御ゲート電極110bをマスクとして使用して不純物イオンを注入して第1及び第2ソース/ドレイン領域112、118を形成する。この場合に、前記第1及び第2ソース/ドレイン領域112、118は同時に形成されることができる。これとは異なって、マスクパターン(図示しない)を利用して前記第1及び第2ソース/ドレイン領域112、118は順次に形成されることもできる。前記第1及び第2ソース/ドレイン領域112、118が同時に形成される場合に、前記第1及び第2ソース/ドレイン領域112、118は全部高電圧に耐えることができるジャンクション深さ及び不純物濃度を有することが望ましい。
【0052】
上述のSONOS記憶セルの形成方法において、前記制御ゲート電極110bの下には側壁103aを有する陥没された領域が形成され、前記トラップ貯蔵パターン106bが前記陥没された領域を満たす。これによって、プログラム動作時、水平方向に進行するホットまたは/及び加速された電子が追加的に前記トラップ貯蔵パターン106bに注入されてプログラム効率を増加させることができる。これによって、消費電力を減少させることができる。
【0053】
また、前記トラップ貯蔵膜106は化学機械的研磨工程で平坦化されて前記トラップ貯蔵パターン106bの上部面は平らであり、少なくとも前記基板100の上部面と同一の高さで形成される。これによって、前記トラップ貯蔵パターン106bは前記陥没された領域の側壁103aの全面を十分に覆う。したがって、プログラム動作時、チャンネルが形成された前記基板100の表面に沿って水平方向に進行されるホットまたは/及び加速された電子の注入効率を増大させることができる。
【0054】
(第2実施形態)
本実施形態では、上述の第1実施形態と異なる形態を有する陥没された領域を開示する。
【0055】
図8は本発明の他の実施形態によるSONOS記憶セルを示す断面図である。
【0056】
図8を参照すると、基板200上に制御ゲート電極210aが配置され、前記ゲート電極210aの下の基板200にトレンチ202が配置される。前記トレンチ202は両側壁203a及び前記基板200の上部面に比べて低い高さの底面203bを有する。トラップ貯蔵パターン206aが第1絶縁膜204を介在して前記トレンチ202を満たす。この際、前記トラップ貯蔵パターン206aの上部面は平らであり、少なくとも前記基板200の上部面と同一の高さである。すなわち、前記トラップ貯蔵パターン206aの上部面は前記基板200の上部面と同一の高さであるか、前記基板200の上部面より高い。
【0057】
前記制御ゲート電極210aの両側の前記基板200に各々第1及び第2ソース/ドレイン領域212a、212bが配置される。前記第1及び第2ソース/ドレイン領域212a、212bは全部前記基板200の上部面の下に配置される。すなわち、前記第1及び第2ソース/ドレイン領域212a、212bの上部面は互いに同一の高さを有する。
【0058】
前記トレンチ202の両側壁203aは前記第1及び第2ソース/ドレイン領域212a、212bから離隔されている。これによって、前記トラップ貯蔵パターン206aは前記第1及び第2ソース/ドレイン領域212a、212bから離隔されている。すなわち、前記制御ゲート電極210aは前記トラップ貯蔵パターン206a及び前記トラップ貯蔵パターン206aの両側の基板200の上部面を覆う。前記制御ゲート電極210aと前記基板200の上部面との間、及び前記制御ゲート電極210aと前記トラップ貯蔵パターン206aとの間に第2絶縁膜208が介在される。
【0059】
前記第1絶縁膜204の両端は延長されて前記制御ゲート電極210aの下の前記第2絶縁膜208と前記基板200の上部面との間に介在されることができる。この場合に、前記トラップ貯蔵パターン206aは、前記基板200の上部面上に配置された前記第1絶縁膜204の上部面と同一の高さを有することが望ましい。
【0060】
前記トレンチ202は前記制御ゲート電極210aの下の陥没された領域に該当する。すなわち、本実施形態による陥没された領域は、両側壁203a及び底面203bを有するトレンチ形態である。前記トレンチ202の幅は、上述の第1実施形態の図2に示したトレンチ102の幅Wtに比べて小さいことが望ましい。
【0061】
以下の説明において、前記陥没された領域を前記トレンチ202と同一の参照符号を使用して説明する。
【0062】
前記トラップ貯蔵パターン206aは前記陥没された領域202を満たすと同時に、それの上部面は前記基板200の上部面と同一の高さまたは前記基板200の上部面上に位置した前記第1絶縁膜204の上部面と同一の高さの平らな形態である。したがって、前記トラップ貯蔵パターン206aは前記陥没された領域202の両側壁203aを十分に覆う。
【0063】
上述のSONOS記憶セルのプログラム動作は上述の第1実施形態と同一に実行することができる。すなわち、前記第1ソース/ドレイン領域212aに接地電圧を印加し、前記第2ソース/ドレイン領域212bにソース/ドレインプログラム電圧を印加し、前記制御ゲート電極210aにゲートプログラム電圧を印加する。これによって、前記第1ソース/ドレイン領域212aの電子はチャンネルに沿って前記第2ソース/ドレイン領域212bへ流れる。この際、水平電界によって水平方向に移動するホットまたは/及び加速された電子は前記陥没された領域202の側壁203aを通じて前記トラップ貯蔵パターン206aに直接注入されることができる。勿論、前記陥没された領域202の底面203bを通じて垂直方向に移動するホット電子なども前記トラップ貯蔵パターン206aに注入されることができる。したがって、前記SONOS記憶セルのプログラム効率が増加して消費電力を減少させることができる。
【0064】
また、前記トラップ貯蔵パターン206aが前記陥没された領域202の側壁203aの最上部まで十分に覆うので、前記チャンネルが形成された前記基板200の表面に沿って水平方向に移動するホットまたは/及び加速した電子が前記トラップ貯蔵パターン206aに十分に注入されることができる。その結果、前記SONOS記憶セルのプログラム効率をさらに増加させて低消費電力のSONOS記憶セルを実現することができる。
【0065】
図9乃至図11は本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【0066】
図9を参照すると、基板200の所定領域にトレンチ202を形成する。前記トレンチ202は両側壁203a及び前記基板200の上部面より低い高さの底面203bを有する。前記トレンチ202は上述のように、陥没された領域で定義される。
【0067】
前記基板200の全面に第1絶縁膜204をコンフォーマルに形成する。前記第1絶縁膜204はシリコン酸化膜、特に、熱酸化膜で形成することができる。前記第1絶縁膜204は前記基板200の上部面、前記トレンチ202の両側壁203a及び底面203bに沿ってコンフォーマルに形成される。
【0068】
前記第1絶縁膜204上に前記トレンチ202を満たすトラップ貯蔵膜206を形成する。前記トラップ貯蔵膜206は、深いレベルのトラップを有する物質、例えば、シリコン窒化膜で形成することができる。
【0069】
図10を参照すると、前記トラップ貯蔵膜206を平坦化させて前記トレンチ202を満たすトラップ貯蔵パターン206aを形成する。この際、前記トラップ貯蔵膜206は化学機械的研磨工程で平坦化させることが望ましい。これによって、前記トラップ貯蔵パターン206aの上部面は、平らに形成される。前記トラップ貯蔵膜206は、前記基板200の上部面上に形成された第1絶縁膜204が露出される時まで前記化学機械的研磨工程で平坦化させることが望ましい。これによって、前記トラップ貯蔵パターン206aの上部面は、前記露出された第1絶縁膜204と同一の高さで形成されることができる。これとは異なって、前記トラップ貯蔵膜206及び前記第1絶縁膜204を前記基板200の上部面が露出される時まで前記化学機械的研磨工程で平坦化させることができる。この場合に、前記トラップ貯蔵パターン206aの上部面は前記基板200の上部面と同一の高さで形成されることができる。
【0070】
前記基板200の全面に第2絶縁膜208及びゲート導電膜210を順に形成する。前記第2絶縁膜208はシリコン酸化膜、特に、CVDシリコン酸化膜で形成することができる。これとは異なって、前記第2絶縁膜208はシリコン窒化膜に比べて高い誘電定数を有する高誘電膜、例えば、アルミニウム酸化膜またはハフニウム酸化膜のような金属酸化膜で形成することができる。前記ゲート導電膜210は、導電膜であるドーピングされたポリシリコンまたは導電性金属含有物質を含むことができる。前記導電性金属含有物質は第1実施形態で上述したものと同一の物質でありうる。
【0071】
図11を参照すると、前記ゲート導電膜210をパターニングして前記トラップ貯蔵パターン206a及び前記トラップ貯蔵パターン206aの両側の前記基板200の上部面を覆う制御ゲート電極210aを形成する。
【0072】
続いて、前記制御ゲート電極210aの両側の前記基板200に不純物イオンを注入して図8に示した第1及び第2ソース/ドレイン領域212a、212bを形成することができる。前記第1及び第2ソース/ドレイン領域212a、212bは同時に形成されることができる。これとは異なって、前記第1及び第2ソース/ドレイン領域212a、212bに互いに異なる電圧が印加されることができるので、前記第1及び第2ソース/ドレイン領域212a、212bは互いに異なる不純物濃度または/及びジャンクション深さが要求されることができる。これによって、前記第1及び第2ソース/ドレイン領域212a、212bはマスクパターン(図示しない)を利用して順次に形成されることができる。
【0073】
上述のSONOS記憶セルの形成方法において、前記制御ゲート電極210aの下に陥没された領域であるトレンチ202が形成され、前記トラップ貯蔵膜206を化学機械的研磨工程で平坦化させて前記トレンチ202を満たすトラップ貯蔵パターン206aを形成する。したがって、プログラム動作時、垂直方向及び水平方向に進行するホットまたは/及び加速された電子を前記トラップ貯蔵パターン206aに注入することができるので、プログラム効率を増大させることができる。結果的に、低消費電力のSONOS記憶素子を実現することができる。
【0074】
また、前記トラップ貯蔵パターン206aは前記トレンチ202の両側壁203aを十分に覆うことで、基板の表面に形成されるチャンネルに沿って水平方向に移動される電子の注入効率を増加させることができる。
【図面の簡単な説明】
【0075】
【図1】従来のSONOS記憶セルを示す断面図である。
【図2】本発明の一実施形態によるSONOS記憶セルを示す断面図である。
【図3】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図4】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図5】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図6】本発明の一実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図7】本発明の一実施形態によるSONOS記憶セルの形成方法におけるゲート電極の他の形成方法を説明するための断面図である。
【図8】本発明の他の実施形態によるSONOS記憶セルを示す断面図である。
【図9】本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図10】本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【図11】本発明の他の実施形態によるSONOS記憶セルの形成方法を説明するための断面図である。
【特許請求の範囲】
【請求項1】
少なくとも一つの側壁を有する陥没された領域が配置された基板と、
第1絶縁膜を介在して前記陥没された領域を満たすトラップ貯蔵パターンと、
第2絶縁膜を介在して前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に配置された制御ゲート電極と、
前記制御ゲート電極の両側の前記基板内に形成された第1及び第2ソース/ドレイン領域を含み、
前記トラップ貯蔵パターンの上部面は平らであって、少なくとも前記基板の上部面と同一の高さであることを特徴とするSONOS記憶セル。
【請求項2】
前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置され、
前記制御ゲート電極は前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆い、前記トラップ貯蔵パターンは前記制御ゲート電極の下の前記トレンチの一部を満たし、前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域であることを特徴とする請求項1に記載のSONOS記憶セル。
【請求項3】
前記第1ソース/ドレイン領域は前記制御ゲート電極の一側壁に隣接した前記基板の上部面の下に配置され、前記第2ソース/ドレイン領域は前記制御ゲート電極の他側壁に隣接した前記トレンチの底面の下に配置されることを特徴とする請求項2に記載のSONOS記憶セル。
【請求項4】
前記第2ソース/ドレイン領域に隣接した前記トラップ貯蔵パターンの一側壁及び制御ゲート電極の一側壁は互いに整列されることを特徴とする請求項3に記載のSONOS記憶セル。
【請求項5】
前記第1絶縁膜は延長されて前記制御ゲート電極の下の前記第2絶縁膜と前記基板の上部面との間に介在され、前記トラップ貯蔵パターンの上部面は前記基板の上部面上に位置した前記第1絶縁膜の上部面と同一の高さを有することを特徴とする請求項2乃至4のうちのいずれか一項に記載のSONOS記憶セル。
【請求項6】
両側壁及び前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置され、
前記トラップ貯蔵パターンは前記トレンチを満たし、前記トラップ貯蔵パターンは前記第1及び第2ソース/ドレイン領域と離隔され、前記制御ゲート電極は前記トラップ貯蔵パターンの上部面及び前記トレンチの両側に位置した前記基板の上部面を覆い、前記トレンチは前記陥没された領域であることを特徴とする請求項1に記載のSONOS記憶セル。
【請求項7】
前記第1絶縁膜は延長されて前記制御ゲート電極の下の前記第2絶縁膜と前記基板の上部面との間に介在され、前記トラップ貯蔵パターンの上部面は前記基板の上部面上に位置した前記第1絶縁膜の上部面と同一の高さを有することを特徴とする請求項6に記載のSONOS記憶セル。
【請求項8】
第1絶縁膜を介在して基板に配置された陥没された領域を満たすトラップ貯蔵パターン、及び第2絶縁膜を介在して前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に配置された制御ゲート電極を形成する段階と、
前記制御ゲート電極の両側の前記基板に第1及び第2ソース/ドレイン領域を形成する段階と、を含み、
前記陥没された領域は少なくとも一つの側壁を有し、前記トラップ貯蔵パターンの上部面は平らであって、少なくとも前記基板の上部面と同一の高さで形成されることを特徴とするSONOS記憶セルの形成方法。
【請求項9】
前記トラップ貯蔵パターン及び制御ゲートパターンを形成する段階は、
前記基板にトレンチを形成する段階と、
前記基板上に第1絶縁膜をコンフォーマルに形成する段階と、
前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成する段階と、
前記トラップ貯蔵膜を化学機械的研磨工程で平坦化して前記トレンチを満たす予備トラップ貯蔵パターンを形成する段階と、
前記基板上に前記第2絶縁膜及びゲート導電膜を順次に形成する段階と、
前記ゲート導電膜、前記第2絶縁膜及び前記予備トラップ貯蔵パターンをパターニングして前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆う前記制御ゲート電極と、前記制御ゲート電極の下の前記トレンチの一部を満たす前記埋め立て絶縁パターンを形成する段階と、を含み、
前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域であることを特徴とする請求項8に記載のSONOS記憶セルの形成方法。
【請求項10】
前記第1ソース/ドレイン領域は前記制御ゲート電極の一側壁に隣接した前記基板の上部面の下に形成され、前記第2ソース/ドレイン領域は前記制御ゲート電極の他側壁に隣接した前記トレンチの底面の下に形成されることを特徴とする請求項9に記載のSONOS記憶セルの形成方法。
【請求項11】
前記第1及び第2ソース/ドレイン領域は順次に形成されることを特徴とする請求項10に記載のSONOS記憶セルの形成方法。
【請求項12】
前記制御ゲート電極、前記トラップ貯蔵パターン及び前記第1及び第2ソース/ドレイン領域を形成する段階は、
前記ゲート導電膜をパターニングして前記基板の上部面上から横へ延長されて前記予備トラップ貯蔵パターンを覆うゲート導電パターンを形成する段階と、
前記ゲート導電パターンの一側の前記基板の上部面の下に前記第1ソース/ドレイン領域を形成する段階と、
前記ゲート導電パターン、前記第2絶縁膜及び前記予備トラップ貯蔵パターンを連続的にパターニングして前記トラップ貯蔵パターン及び前記制御ゲート電極を形成する段階と、
前記制御ゲート電極の一側の前記トレンチの底面の下に前記第2ソース/ドレイン領域を形成する段階と、を含むことを特徴とする請求項9に記載のSONOS記憶セルの形成方法。
【請求項13】
前記トラップ貯蔵膜は前記基板の上部面上に位置した第1絶縁膜が露出される時まで平坦化され、前記予備トラップ貯蔵パターンは前記露出された第1絶縁膜の上部面と同一の高さで形成されることを特徴とする請求項9乃至12のうちのいずれか一項に記載のSONOS記憶セルの形成方法。
【請求項14】
前記トラップ貯蔵パターン及び制御ゲート電極を形成する段階は、
基板にトレンチを形成する段階と、
前記基板上に前記第1絶縁膜をコンフォーマルに形成する段階と、
前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成する段階と、
前記トラップ貯蔵膜を化学機械的研磨工程で平坦化させて前記トレンチを満たす前記トラップ貯蔵パターンを形成する段階と、
前記第2絶縁膜を介在して前記トラップ貯蔵パターンの上部面及び前記トレンチの両側の前記基板の上部面を覆う前記制御ゲート電極を形成する段階と、を含み、
前記トラップ貯蔵パターンを前記第1及び第2ソース/ドレイン領域と離隔されるように形成し、前記トレンチは前記陥没された領域であることを特徴とする請求項8に記載のSONOS記憶セルの形成方法。
【請求項15】
前記第1及び第2ソース/ドレイン領域は順次に形成されることを特徴とする請求項14に記載のSONOS記憶セルの形成方法。
【請求項16】
前記トラップ貯蔵膜は前記基板の上部面上に位置した前記第1絶縁膜が露出される時まで平坦化され、前記トラップ貯蔵パターンは前記露出された第1絶縁膜と同一の高さで形成することを特徴とする請求項14または請求項15に記載のSONOS記憶セルの形成方法。
【請求項1】
少なくとも一つの側壁を有する陥没された領域が配置された基板と、
第1絶縁膜を介在して前記陥没された領域を満たすトラップ貯蔵パターンと、
第2絶縁膜を介在して前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に配置された制御ゲート電極と、
前記制御ゲート電極の両側の前記基板内に形成された第1及び第2ソース/ドレイン領域を含み、
前記トラップ貯蔵パターンの上部面は平らであって、少なくとも前記基板の上部面と同一の高さであることを特徴とするSONOS記憶セル。
【請求項2】
前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置され、
前記制御ゲート電極は前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆い、前記トラップ貯蔵パターンは前記制御ゲート電極の下の前記トレンチの一部を満たし、前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域であることを特徴とする請求項1に記載のSONOS記憶セル。
【請求項3】
前記第1ソース/ドレイン領域は前記制御ゲート電極の一側壁に隣接した前記基板の上部面の下に配置され、前記第2ソース/ドレイン領域は前記制御ゲート電極の他側壁に隣接した前記トレンチの底面の下に配置されることを特徴とする請求項2に記載のSONOS記憶セル。
【請求項4】
前記第2ソース/ドレイン領域に隣接した前記トラップ貯蔵パターンの一側壁及び制御ゲート電極の一側壁は互いに整列されることを特徴とする請求項3に記載のSONOS記憶セル。
【請求項5】
前記第1絶縁膜は延長されて前記制御ゲート電極の下の前記第2絶縁膜と前記基板の上部面との間に介在され、前記トラップ貯蔵パターンの上部面は前記基板の上部面上に位置した前記第1絶縁膜の上部面と同一の高さを有することを特徴とする請求項2乃至4のうちのいずれか一項に記載のSONOS記憶セル。
【請求項6】
両側壁及び前記基板の上部面に比べて低い底面を有するトレンチが前記基板に配置され、
前記トラップ貯蔵パターンは前記トレンチを満たし、前記トラップ貯蔵パターンは前記第1及び第2ソース/ドレイン領域と離隔され、前記制御ゲート電極は前記トラップ貯蔵パターンの上部面及び前記トレンチの両側に位置した前記基板の上部面を覆い、前記トレンチは前記陥没された領域であることを特徴とする請求項1に記載のSONOS記憶セル。
【請求項7】
前記第1絶縁膜は延長されて前記制御ゲート電極の下の前記第2絶縁膜と前記基板の上部面との間に介在され、前記トラップ貯蔵パターンの上部面は前記基板の上部面上に位置した前記第1絶縁膜の上部面と同一の高さを有することを特徴とする請求項6に記載のSONOS記憶セル。
【請求項8】
第1絶縁膜を介在して基板に配置された陥没された領域を満たすトラップ貯蔵パターン、及び第2絶縁膜を介在して前記基板の上部面及び前記トラップ貯蔵パターンの上部面上に配置された制御ゲート電極を形成する段階と、
前記制御ゲート電極の両側の前記基板に第1及び第2ソース/ドレイン領域を形成する段階と、を含み、
前記陥没された領域は少なくとも一つの側壁を有し、前記トラップ貯蔵パターンの上部面は平らであって、少なくとも前記基板の上部面と同一の高さで形成されることを特徴とするSONOS記憶セルの形成方法。
【請求項9】
前記トラップ貯蔵パターン及び制御ゲートパターンを形成する段階は、
前記基板にトレンチを形成する段階と、
前記基板上に第1絶縁膜をコンフォーマルに形成する段階と、
前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成する段階と、
前記トラップ貯蔵膜を化学機械的研磨工程で平坦化して前記トレンチを満たす予備トラップ貯蔵パターンを形成する段階と、
前記基板上に前記第2絶縁膜及びゲート導電膜を順次に形成する段階と、
前記ゲート導電膜、前記第2絶縁膜及び前記予備トラップ貯蔵パターンをパターニングして前記基板の上部面上から前記トレンチの一側壁を通って前記トレンチの一部を覆う前記制御ゲート電極と、前記制御ゲート電極の下の前記トレンチの一部を満たす前記埋め立て絶縁パターンを形成する段階と、を含み、
前記トラップ貯蔵パターンが満たされた前記トレンチの一部は前記陥没された領域であることを特徴とする請求項8に記載のSONOS記憶セルの形成方法。
【請求項10】
前記第1ソース/ドレイン領域は前記制御ゲート電極の一側壁に隣接した前記基板の上部面の下に形成され、前記第2ソース/ドレイン領域は前記制御ゲート電極の他側壁に隣接した前記トレンチの底面の下に形成されることを特徴とする請求項9に記載のSONOS記憶セルの形成方法。
【請求項11】
前記第1及び第2ソース/ドレイン領域は順次に形成されることを特徴とする請求項10に記載のSONOS記憶セルの形成方法。
【請求項12】
前記制御ゲート電極、前記トラップ貯蔵パターン及び前記第1及び第2ソース/ドレイン領域を形成する段階は、
前記ゲート導電膜をパターニングして前記基板の上部面上から横へ延長されて前記予備トラップ貯蔵パターンを覆うゲート導電パターンを形成する段階と、
前記ゲート導電パターンの一側の前記基板の上部面の下に前記第1ソース/ドレイン領域を形成する段階と、
前記ゲート導電パターン、前記第2絶縁膜及び前記予備トラップ貯蔵パターンを連続的にパターニングして前記トラップ貯蔵パターン及び前記制御ゲート電極を形成する段階と、
前記制御ゲート電極の一側の前記トレンチの底面の下に前記第2ソース/ドレイン領域を形成する段階と、を含むことを特徴とする請求項9に記載のSONOS記憶セルの形成方法。
【請求項13】
前記トラップ貯蔵膜は前記基板の上部面上に位置した第1絶縁膜が露出される時まで平坦化され、前記予備トラップ貯蔵パターンは前記露出された第1絶縁膜の上部面と同一の高さで形成されることを特徴とする請求項9乃至12のうちのいずれか一項に記載のSONOS記憶セルの形成方法。
【請求項14】
前記トラップ貯蔵パターン及び制御ゲート電極を形成する段階は、
基板にトレンチを形成する段階と、
前記基板上に前記第1絶縁膜をコンフォーマルに形成する段階と、
前記基板上に前記トレンチを満たすトラップ貯蔵膜を形成する段階と、
前記トラップ貯蔵膜を化学機械的研磨工程で平坦化させて前記トレンチを満たす前記トラップ貯蔵パターンを形成する段階と、
前記第2絶縁膜を介在して前記トラップ貯蔵パターンの上部面及び前記トレンチの両側の前記基板の上部面を覆う前記制御ゲート電極を形成する段階と、を含み、
前記トラップ貯蔵パターンを前記第1及び第2ソース/ドレイン領域と離隔されるように形成し、前記トレンチは前記陥没された領域であることを特徴とする請求項8に記載のSONOS記憶セルの形成方法。
【請求項15】
前記第1及び第2ソース/ドレイン領域は順次に形成されることを特徴とする請求項14に記載のSONOS記憶セルの形成方法。
【請求項16】
前記トラップ貯蔵膜は前記基板の上部面上に位置した前記第1絶縁膜が露出される時まで平坦化され、前記トラップ貯蔵パターンは前記露出された第1絶縁膜と同一の高さで形成することを特徴とする請求項14または請求項15に記載のSONOS記憶セルの形成方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2006−66916(P2006−66916A)
【公開日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願番号】特願2005−245035(P2005−245035)
【出願日】平成17年8月25日(2005.8.25)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si Gyeonggi−do,Republic of Korea
【Fターム(参考)】
【公開日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願日】平成17年8月25日(2005.8.25)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si Gyeonggi−do,Republic of Korea
【Fターム(参考)】
[ Back to top ]