【課題】不揮発性であって、作製工程が簡単であり、追記が可能な記憶回路およびアンテ
ナを有する半導体装置及びその作製方法の提供を課題とし、さらに不本意な無線チップの
情報の書き換え防止や、無線チップ自体の偽造防止を図り、無線チップのセキュリティの
確保を課題とする。
【解決手段】無線通信信号により情報確認が可能なＩＣタグであり、且つ、ＩＣタグのメ
モリ（書き換え不可能なメモリ）の情報確認が光学読み取り装置でも可能とすることを特
徴とする。本発明のＩＣタグのメモリには情報確認が光学読み取り装置で可能な識別面を
有している。 （もっと読む）

【課題】抵抗型メモリー素子が提供される。
【解決手段】抵抗型メモリー素子は、下部電極と、前記下部電極の上に可変抵抗層と、前記可変抵抗層上の上部電極と、を含み、前記可変抵抗層は、前記上部電極と反応して酸化層を形成できる伝導性高分子層を含むことを特徴とする。 （もっと読む）

【課題】低コストで安定した品質の薄膜を製造することができる薄膜製造方法を提供する。
【解決手段】薄膜製造方法であって、基板２０上に形成させる薄膜の原料溶液中に、基板２０を配置する配置工程と、基板２０の第１主面２０ａに光を照射することにより、第１主面２０ａ上に薄膜を形成する形成工程とを有する。 （もっと読む）

【課題】本発明は、安価な半導体装置を提供することを課題とする。
【解決手段】本発明の半導体装置は、相変化メモリと、電磁波を交流の電気信号に変換するアンテナと、アンテナから供給される交流の電気信号を基に電源電位を生成し、生成した電源電位を相変化メモリに供給する電源回路を有する。相変化メモリは、第１の方向に延在するビット線、第１の方向と垂直な第２の方向に延在するワード線及びビット線とワード線の間に設けられた相変化層を有する。 （もっと読む）

塩素、臭素又はヨウ素と反応しやすい誘電体材料にフッ素を含むパッシベーション層を堆積する方法が本明細書に開示される。パッシベーション層は、反応しやすい誘電体層を保護することができ、それにより、パッシベーション層に塩素、臭素又はヨウ素を含む前駆体を用いて堆積が可能となる。 （もっと読む）

【課題】層間接続により生ずるチップ面積の増大を抑制し、コスト削減を実現する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、前記半導体基板上に前記半導体基板と垂直方向にそれぞれ複数層形成された互いに交差する複数の第１及び第２の配線、並びにこれら第１及び第２の配線の各交差部に接続された複数のメモリセルを有するセルアレイブロックと、前記セルアレイブロックの第ｎ層目（ｎは自然数）の第１の配線と前記第ｎ層目の第１の配線以外の第１の配線、前記半導体基板、又は他の金属配線とを接続する前記セルアレイブロックの積層方向に延びる第１のビア配線とを備える。前記第１のビア配線は、前記セルアレイブロックの積層方向と直交する断面が楕円形状であり、この断面の長径方向が前記第１の配線方向に対し垂直であることを特徴とする。 （もっと読む）

【課題】データ消去動作時に、誤書き込みの危険性を抑えることができる不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、複数のビット線ＢＬ、複数のビット線ＢＬに交差する複数のワード線ＷＬ、並びに複数のビット線ＢＬ及びワード線ＷＬの各交差部に配置され、非オーミック素子ＮＯと可変抵抗素子ＶＲとが直列接続された複数のメモリセルＭＣを有するメモリセルアレイと、複数のメモリセルＭＣの一つを選択し、この選択されたメモリセルＭＣのデータ消去のための消去パルスを生成し、この選択されたメモリセルＭＣに消去パルスを供給する制御回路とを備える。制御回路は、非オーミック素子ＮＯの逆バイアス方向に消去パルスによる電圧を印加することによりデータ消去を実行する。 （もっと読む）

【課題】アスペクト比を低減しつつ、上下の配線とメモリセルとを自己整合的に配置する。
【解決手段】マスク材Ｍ１を介して上部電極膜６ａ、可変抵抗素子膜５ａ、下部電極膜４ａ、非オーミック素子膜３ａおよび配線膜２ａをエッチングすることにより、上部電極膜６ａ、可変抵抗素子膜５ａ、下部電極膜４ａ、非オーミック素子膜３ａを第１の方向に沿ってライン状に加工するとともに、第１の方向に沿って配線２を形成し、マスク材Ｍ１をストッパ膜としてＣＭＰにて層間絶縁層８を平坦化する。 （もっと読む）

【課題】膜厚が薄く充分な不純物濃度を有する不純物領域を備えるダイオードを有する半導体装置の製造方法を提供する。
【解決手段】アモルファスシリコン層１０５を形成する工程と、シリコン層１０５上にガスを用いて不純物層１０６を吸着させる工程と、不純物層１０６上にアモルファスシリコン層１０７を形成する工程と、シリコン層１０７上に他のガスを用いて不純物層１０８を吸着させる工程と、不純物層１０８上にアモルファスシリコン層１０９を形成する工程と、シリコン層１０９上に下部電極層１５を形成する工程と、下部電極層上に可変抵抗層１１を形成する工程と、可変抵抗層上に上部電極層１６を形成する工程と、上部電極層、可変抵抗層、下部電極層、シリコン層１０９、不純物層１０８、シリコン層１０７、不純物層１０６、及びシリコン層１０５をパターニングして柱状構造を形成する工程と、シリコン層１０９の形成後に熱を加える工程とを含む。 （もっと読む）

【課題】多層配線の下地半導体基板への配線引き出し部のコンタクト抵抗均一化を図った半導体集積回路装置の提供。
【解決手段】半導体集積回路装置は、半導体基板と、前記半導体基板上に複数層積層形成された配線と、前記配線の引き出し領域に前記配線の延長部として形成されて、所定幅のスペースを介して対向するメタル片対により構成されるフックアップ部７３と、前記フックアップ部のメタル片対のスペースを貫通するように埋め込まれたコンタクト導体７２とを有し、前記配線の少なくとも２層の間で前記フックアップ部のメタル片対のスペース幅を異ならせた。 （もっと読む）

【課題】同一の基板上に形成されたメモリトランジスタ及び駆動トランジスタを備える透明不揮発性メモリセル及びその製造方法を提供する。
【解決手段】本発明による不揮発性メモリセルは、基板上に形成された半導体膜、バッファー膜、有機強誘電体膜及びゲート電極を含むメモリトランジスタと；前記基板上に形成された前記半導体膜、前記バッファー膜、ゲート絶縁膜及び前記ゲート電極を含む駆動トランジスタと；を備える。本発明によれば、同一の基板上に形成されたメモリトランジスタ及び駆動トランジスタを備え、可視光領域で透明な不揮発性メモリセルを提供することができる。 （もっと読む）

【課題】高記録密度かつ低消費電力を実現した情報記録再生装置を提供する。
【解決手段】情報記録再生装置は、電圧パルスの印加によって所定の抵抗値を持つ第１の状態とこの第１の状態よりも高い抵抗値を持つ第２の状態との間を可逆的に遷移する記録層からなるメモリセルを備える。前記記録層は、組成式A_xM_yX₄（0.1≦x≦1.2、2＜y≦2.9）で表される第１化合物層を含む。前記Aは、Mn（マンガン）、Fe（鉄）、Co（コバルト）、Ni（ニッケル）、及びCu（銅）のグループから選択される少なくとも１種類の元素である。前記Mは、Al（アルミニウム）、Ga（ガリウム）、Ti（チタン）、Ge（ゲルマニウム）、及びSn（スズ）のグループから選択される少なくとも１種類の元素であり、かつ、前記Aとは異なる元素である。前記Xは、O（酸素）であることを特徴とする。 （もっと読む）

【課題】高カップリング比を維持しつつ、浮遊ゲートの頂部のリーク電流を低減する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】トランジスタＴＲは、半導体層１０に設けられた、ソース領域１０ｓと、ドレイン領域１０ｄと、ソース領域１０ｓとドレイン領域１０ｄとの間のチャネル領域１０ｃと、チャネル領域１０ｃの上に設けられたゲート絶縁膜３０と、ゲート絶縁膜３０の上に設けられ、側部４０ｂと頂部４０ａとを有する電荷保持層（浮遊ゲート４０）と、側部４０ｂ及び頂部４０ａを覆う電極間絶縁膜５０と、電極間絶縁膜５０の上に設けられた制御ゲート６０と、を有する。制御ゲート６０は、側部４０ｂに対向する側部導電層６０ｂと、頂部４０ａに対向し、仕事関数が、電荷保持層よりも高く、側部導電層６０ｂよりも高い頂部導電層６０ａと、を有する。 （もっと読む）

【課題】p-i-nダイオードをその特性の劣化なしに薄くする。
【解決手段】本発明の例に係わる抵抗変化メモリは、第一方向に延びる第一導電線Ｌ２（ｉ）と、第一方向に交差する第二方向に延びる第二導電線Ｌ３（ｊ）と、第一導電線と第二導電線との間に直列接続されるメモリ素子１７及び整流素子１３，１４，１５から構成されるセルユニットＣＵ２とを備える。メモリ素子の抵抗値は、メモリ素子に印加される電圧を制御することにより、少なくとも第一値と第二値との間で可逆変化させる。整流素子は、p型半導体層、n型半導体層及びこれらの間の真性半導体層から構成されるp-i-nダイオードである。p-i-nダイオードは、少なくともp型半導体層の真性半導体層側の端部及びn型半導体層の真性半導体層側の端部に拡散防止領域を有する。 （もっと読む）

【課題】抵抗変化メモリに使用する整流素子の特性向上と薄膜化を同時に実現する。
【解決手段】本発明の例に係わる抵抗変化メモリは、第一方向に延びる第一導電線Ｌｓ＋１（ｉ−１），Ｌｓ＋１（ｉ），Ｌｓ＋１（ｉ＋１）と、第一方向に交差する第二方向に延びる第二導電線Ｌｓ（ｊ−１），Ｌｓ（ｊ），Ｌｓ（ｊ＋１）と、第一導電線と第二導電線との間に直列接続されるメモリ素子及び整流素子から構成されるセルユニットＣＵｓと、第一導電線及び第二導電線に接続される制御回路３，４とを備える。制御回路３，４は、メモリ素子に印加される電圧の極性を変えずに、電圧の大きさと印加時間とを制御することにより、メモリ素子の抵抗値を少なくとも第一値と第二値との間で可逆変化させる。整流素子は、陽極層、陰極層及びこれらの間の絶縁層から構成されるダイオードである。 （もっと読む）

【課題】優れた特性を有するメモリーセルを提供することにある。
【解決手段】
a)二つの対向面を有する有機半導体、
b)有機半導体の一つの面と接触する二つの隔置された電極（その間の距離はチャンネル長さであり、その間の有機半導体の部分はチャンネル領域として形成される）、
c)誘電率及び二つの対向面を有する強誘電ポリマー（一つの面はチャンネル領域の少なくとも一部について有機半導体の一つの面と接触している）、及び
d)チャンネル領域の少なくとも一部について強誘電ポリマーの一つの面と接触しているゲート電極
を含むことを特徴とするメモリーセル。 （もっと読む）

酸化ストロンチウムルテニウムは、ルテニウム伝導体と酸化ストロンチウムチタン誘電体との間に有効な界面を提供する。酸化ストロンチウムルテニウムの形成は、酸化ストロンチウムを形成するための原子層堆積の使用と、その後の酸化ストロンチウムルテニウムを形成するための酸化ストロンチウムの焼鈍とを含む。酸化ストロンチウムの第１の原子層堆積は水を酸素源として使用して行われ、続いて、その後の酸化ストロンチウムの原子層堆積がオゾンを酸素源として使用して行われる。 （もっと読む）

【課題】欠陥の発生を防止し且つ電気的特性に優れた強誘電体キャパシタを用いた半導体装置の製造方法を提供する。
【解決手段】第１の導電層４０を形成し、第１の導電層４０の表面に酸化膜１０を形成し、酸化膜１０を大気にさらし、酸化膜１０を、減圧下且つ第１の温度で減圧加熱処理し、減圧加熱処理された酸化膜１０を大気にさらすことなく、減圧下且つ第１の温度よりも低い第２の温度で、非晶質の第１の誘電体層４１を酸化膜１０上に形成し、第１の温度よりも高い第３の温度で、非晶質の第１の誘電体層４１を結晶化する。 （もっと読む）

【課題】メモリセルの信頼性を高めることができる半導体記憶装置を提供する。
【解決手段】メモリセルアレイは、互いに交差するように形成された複数の第１配線及び複数の第２配線と、第１配線と第２配線との各交差部に配置され且つ可変抵抗素子を有するメモリセルを含む。制御部は、可変抵抗素子を第１の抵抗値以上の抵抗値を有する第１状態から第１の抵抗値よりも小さい第２の抵抗値以下の抵抗値を有する第２状態に切り換えるために前記第１配線と前記第２配線との間に第１電圧を印加する第１動作を実行可能である。この第１動作においては、第１電圧の印加の後、メモリセルからデータを読み出して第２状態が得られているか否かを判定するためのベリファイ電圧を印加し、このベリファイ電圧の印加により得られた信号に基づき、第１配線と第２配線との間に第１電圧よりも小さい第３電圧を印加する。 （もっと読む）

【課題】メモリセル中の可変抵抗素子の電気的特性の安定性が高く、しかも消費電力が小さい不揮発性半導体記憶装置を提供する。
【解決手段】この不揮発性半導体記憶装置は、ビット線ＢＬとワード線ＷＬの間に配置され且つ可変抵抗素子ＶＲを含むメモリセルＭＣを配列してなるメモリセルアレイを備えている。可変抵抗素子ＶＲは、炭素（Ｃ）を含む薄膜を有し、その薄膜は、側面に窒化炭素（ＣＮｘ）の薄膜を有している。 （もっと読む）