【課題】低温ＡＬＤ法で形成された窒化珪素膜のエッチング耐性を向上させる。
【解決手段】プラズマ窒化処理方法は、上部に開口を有する処理容器１と、ウエハＷを載置する載置台２と、処理容器１の開口を塞ぐとともにマイクロ波を透過させるマイクロ波透過板２８と、処理容器１内にマイクロ波を導入するための複数のスロットを有する平面アンテナ３１と、を備えたプラズマ処理装置１００を用いる。処理容器１内で、窒素含有ガスと希ガスとを含む処理ガスのプラズマを生成させて、ウエハＷ上の窒化珪素膜をプラズマ窒化処理する。窒化珪素膜は、ＡＬＤ法により４００℃以下の成膜温度で成膜された窒化珪素膜であり、プラズマ窒化処理は、ＡＬＤ法における成膜温度を上限とする処理温度で行う。 （もっと読む）

【課題】電源電圧の供給が停止した後もデータ保持可能な記憶回路の提供、消費電力の低減可能な信号処理回路を提供する。
【解決手段】記憶回路は、トランジスタと、容量素子と、第１の演算回路と、第２の演算回路と、第３の演算回路と、スイッチと、を有し、第１の演算回路の出力端子は、第２の演算回路の入力端子と電気的に接続され、第２の演算回路の入力端子は、スイッチを介して第３の演算回路の出力端子と電気的に接続され、第２の演算回路の出力端子は、第１の演算回路の入力端子と電気的に接続され、第１の演算回路の入力端子は、トランジスタのソース及びドレインの一方と電気的に接続され、トランジスタのソース及びドレインの他方は、容量素子の一対の電極のうちの一方、及び第３の演算回路の入力端子と電気的に接続され、トランジスタのチャネルは酸化物半導体層に形成される。 （もっと読む）

【課題】金属酸化物中の酸素欠損を低減し、電気的特性の安定した半導体装置を提供することを目的の一とする。
【解決手段】ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の金属酸化物膜と、第１の金属酸化物膜に接して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられたパッシベーション膜と、を有し、パッシベーション膜は、第１の絶縁膜と、第２の金属酸化物膜と、第２の絶縁膜とが順に積層された半導体装置である。 （もっと読む）

【課題】電気的特性の安定した酸化物半導体膜を用いることにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供すること。また、結晶性の高い酸化物半導体膜を用いることにより、移動度の向上した半導体装置を提供すること。
【解決手段】表面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体膜を形成することにより、電気的特性の安定した酸化物半導体膜を形成することができる。これにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することができる。さらに、移動度の向上した半導体装置を提供することができる。 （もっと読む）

【課題】 ２層構造のビットライン配線において、製造工程を減少することができる半導体記憶装置及びその製造方法を提供する。
【解決手段】 実施形態に係る半導体記憶装置は、半導体基板を持つ。前記半導体基板上に第１及び第２のコンタクトプラグが設けられる。前記第１のコンタクトプラグに接する第１のビットラインが設けられ、前記第２のコンタクトプラグ上には第２のビットラインが設けられる。前記第１のコンタクトプラグは、前記第１のビットラインの上面と接し、かつ前記第２のビットラインと電気的に絶縁しており、前記第２のビットラインの底面の高さは、前記第１のビットラインの上面よりも高い。 （もっと読む）

【課題】プラグ形成時に位置ずれが発生しても水分や不純物が溜まる窪みが発生することがなく、微細化しても長期間にわたる信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、第１の絶縁膜１２１の上に形成された強誘電体キャパシタ１３１と、強誘電体キャパシタ１３１を覆う第２の絶縁膜３１１及びエッチングストッパ膜３１２と、エッチングストッパ膜３１２の上面からトランジスタＴの不純物領域に到達する第１のコンタクトホール内に導電体材料を充填して形成された第１のプラグ３１３と、エッチングストッパ膜の上に形成された第３の絶縁膜３１４と、第３の絶縁膜３１４の上面から第１のプラグに到達する第２のコンタクトホール内に導電体材料を充填して形成された第２のプラグ３１５とを有する。 （もっと読む）

【課題】消費電力の低下が可能な半導体装置及びメモリ回路、並びにこれらの動作方法を
提案することを課題とする。
【解決手段】演算回路と制御回路とを具備する演算処理回路と、ＲＯＭとＲＡＭとを具備
するメモリ回路とを有し、演算処理回路とメモリ回路は、アドレスバス及びデータバスを
介して接続され、ＲＯＭは、演算処理回路を用いて実行される機械語プログラムのデータ
が格納されており、ＲＡＭは、複数のバンクを有し、機械語プログラムが実行した際の処
理データが、複数のスタックに分割されて複数のバンクに格納され、複数のバンクに格納
される複数のスタックにおいて、機械語プログラム終了まで使用されないスタックが省か
れ、連続したスタックが同一のバンクに書き込まれるように、機械語プログラムに基づい
て演算処理回路が動作する。 （もっと読む）

【課題】ＳＯＩ構造のＤＲＡＭの提供
【解決手段】
半導体基板１上に第１の絶縁膜２が設けられ、第１の絶縁膜２上に第２の絶縁膜３が選択的に設けられ、第２の絶縁膜３上より、第２の絶縁膜３が設けられていない領域上に延在して選択的に半導体層（６、７、８）が設けられ、半導体層の一部７の全周囲にゲート絶縁膜１４を介し、第１の絶縁膜２上に包囲構造のゲート電極１５が選択的に設けられ、ゲート電極１５に自己整合し、直下に空孔を有する半導体層の一部８及び残りの半導体層の一部６にソースドレイン領域（１０、１１、１２、１３）が設けられた構造のＭＩＳ電界効果トランジスタと、ソース領域１１上に電荷蓄積電極１７が設けられ、電荷蓄積電極１７の側面及び上部にはキャパシタ絶縁膜１９を介してセルプレート電極(対向電極)２０が設けられた構造のスタック型キャパシタとにより構成されたＤＲＡＭ。 （もっと読む）

【課題】メモリセル毎に選択動作を行う。
【解決手段】装置は、第１のメモリセルと、第１のメモリセルと同じ行に設けられた第２のメモリセルと、を具備し、前記第１及び第２のメモリセルのそれぞれは、第１のゲート及び第２のゲートを有し、オン状態又はオフ状態になることにより、メモリセルにおける少なくともデータの書き込み及びデータの保持を制御する電界効果トランジスタを備え、前記第１のメモリセル及び前記第２のメモリセルが備える前記電界効果トランジスタの前記第１のゲートのそれぞれに電気的に接続される行選択線と、前記第１のメモリセルが備える前記電界効果トランジスタの前記第２のゲートに電気的に接続される第１の列選択線と、前記第２のメモリセルが備える前記電界効果トランジスタの前記第２のゲートに電気的に接続される第２の列選択線と、をさらに具備する。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、少なくとも酸化物半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガスイオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、酸化物半導体膜を高純度化する。 （もっと読む）

【課題】本発明は、接合リーク電流を低減可能で、かつトランジスタの信頼性を向上させることの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】ゲート電極６１よりも上方に配置されたゲート絶縁膜２１、及びゲート電極６１の上面６１ａを覆う水素含有絶縁膜６２と、水素含有絶縁膜６２を介して、ゲート電極用溝１７の上部１７Ｂを埋め込むフッ素含有絶縁膜６３と、を備え、ゲート絶縁膜２１と接触する第１及び第２の不純物拡散領域６５，６６の面に、半導体基板１３に含まれるシリコンと水素含有絶縁膜６２に含まれる水素とが結合したＳｉ−Ｈ結合、及び半導体基板１３に含まれるシリコンとフッ素含有絶縁膜６３に含まれるフッ素とが結合したＳｉ−Ｆ結合を有する。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、酸化物半導体膜に酸素ドープ処理を行い、その後、酸化物半導体膜及び酸化物半導体膜上に設けられた酸化アルミニウム膜に対して熱処理を行うことで、化学量論的組成比を超える酸素を含む領域を有する酸化物半導体膜を形成する。該酸化物半導体膜を用いたトランジスタは、バイアス−熱ストレス試験（ＢＴ試験）前後においてもトランジスタのしきい値電圧の変化量が低減されており、信頼性の高いトランジスタとすることができる。 （もっと読む）

【課題】記憶内容に対する保持特性の改善を図ることが可能な半導体装置を提供する。また、半導体装置における消費電力の低減を図る。
【解決手段】チャネル形成領域に、トランジスタのオフ電流を十分に小さくすることができるワイドギャップ半導体材料（例えば、酸化物半導体材料）を用い、且つ、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能となる。また、ゲート電極用のトレンチを有することで、ソース電極とドレイン電極との距離を狭くしても該トレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、酸化シリコン膜上に、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体層を形成し、該非晶質酸化物半導体層上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体層の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層を形成する。 （もっと読む）

【課題】メモリセルに流れる電流を制御し、安定した動作と高い信頼性を備える有機分子メモリを提供する。
【解決手段】第１の電極と、第１の電極と異なる材料で形成される第２の電極と、第１の電極と第２の電極との間に設けられる有機分子層であって、有機分子層を構成する抵抗変化型分子鎖の一端が第１の電極と化学結合し、抵抗変化型分子鎖の他端と第２の電極との間に空隙が存在する有機分子層と、を備える有機分子メモリ。 （もっと読む）

【課題】ライナー膜をストッパ膜とした平坦化処理工程を設けることなくゲート電極上の段差を解消できるようにした不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置を提供する。
【解決手段】上端がキャップ膜と第２ゲート電極のシリコン層６との接触界面にほぼ一致するか低くなるようにメモリセルトランジスタの積層ゲート電極ＭＧ間および選択ゲート電極の積層ゲート電極ＳＧＤ間に積層ゲート間絶縁膜８，９を形成する工程と、ライナー膜１０を形成する工程と、選択ゲート電極ＳＧＤ間のライナー膜１０上に、第１の絶縁膜１１を形成する工程と、ライナー膜１０およびキャップ膜をエッチング処理する工程と、第１の絶縁膜１１および積層ゲート間絶縁膜８，９をエッチングして第１の絶縁膜１１の上面を第２ゲート電極６の上面高さとほぼ一致させる工程と、第２ゲート電極のシリコン層６の上部にシリサイド層７を形成する工程とを備える。 （もっと読む）

【課題】安定した性能と高い生産性とを実現する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】実施形態によれば、メモリセルアレイ部と、第１平面内においてメモリセルアレイ部と並置されたコンタクト部と、を備えた不揮発性半導体記憶装置が提供される。メモリセルアレイ部は、積層体、半導体層、メモリ膜を含む。積層体は、第１平面に対して垂直な第１軸に沿って積層された複数の電極膜とそれらの間の電極間絶縁膜とを含む。半導体層は電極膜の側面に対向する。メモリ膜は電極膜と半導体層との間に設けられ電荷保持層を含む。コンタクト部は、コンタクト部絶縁層と複数のコンタクト電極とを含む。コンタクト部絶縁層は、コンタクト部絶縁膜と粒子とを含む。コンタクト電極はコンタクト部絶縁層を第１軸に沿って貫通する。コンタクト電極は電極膜に接続される。 （もっと読む）

【課題】周辺回路素子の寿命を長くすると共に、後工程の熱処理等により周辺回路領域の素子分離溝部分に結晶欠陥が発生することを防止する。
【解決手段】本実施形態の半導体装置の製造方法は、半導体基板上の第１の領域に複数のメモリセルを形成し、前記半導体基板上の第２の領域に周辺回路素子を形成する半導体装置の製造方法であって、前記第１の領域に第１の開口幅を有する複数の第１の素子分離溝、前記第２の領域に前記第１の開口幅よりも広い第２の開口幅を有する第２の素子分離溝をそれぞれ形成する工程を備えた。さらに、前記第１の素子分離溝の内面に第１の膜厚の酸化膜を、前記第２の素子分離溝の内面に前記第１の膜厚よりも厚い第２の膜厚の酸化膜を、プラズマ酸化により一括形成する工程を備えた。 （もっと読む）

【課題】 チャネルにおける電子の移動度低下を抑制する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】
実施形態に係る不揮発性半導体記憶装置は、基板を持つ。基板上方には、絶縁膜及び電極膜が交互に積層された積層体が設けられている。前記積層体を貫き、前記積層体中に弗素を含むシリコンピラーが設けられている。前記シリコンピラーの前記積層体に対向する面上にトンネル絶縁膜が設けられている。前記トンネル絶縁膜の前記積層体に対向する面上には電荷蓄積層が設けられている。前記電荷蓄積層の前記積層体に対向する面上に前記電極膜と接するようにブロック絶縁膜が設けられている。前記シリコンピラー中に埋込部が設けられている。 （もっと読む）

【課題】記憶密度を高めた不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】実施形態によれば、第１、２積層体、第１、２半導体ピラー、及び分断絶縁層を備えた不揮発性半導体記憶装置が提供される。第１、２積層体は、第１軸に沿って積層された複数の第１、２電極膜と、第１、２電極膜の間の第１、２電極間絶縁膜と、を含み、第１軸に沿う第１、２貫通ホールが設けられる。第２積層体は、第１軸と直交する第２軸に沿って第１積層体と並ぶ。第１、２半導体ピラーは第１、２貫通ホールに埋め込まれる。分断絶縁層は第１、２電極膜を分断する。第１、２貫通ホールの分断絶縁層の側の側面は、第１、２軸に直交する第３軸を含み第１軸を含む平面と平行な部分を有する。 （もっと読む）