【課題】 制御用電極と電荷蓄積素子の他に、アシストゲート電極を備えるフラッシュメモリ製造時において、アシストゲートの断線を抑える。
【解決手段】 半導体基板表面に、第１電極を、所定の間隔をおいて形成し、第１電極に挟まれた領域上に第２電極用の材料膜として第２導電膜を形成する。次に、第２導電膜上に絶縁膜を形成し、この絶縁膜上に、第３電極用の材料膜として第３導電膜を形成する。次に、第３導電膜をパターニングして、第３電極を形成する。このとき、第１の電極上に第３導電膜を所定の膜厚分残す条件でパターニングを行う。次に、第３電極と残存する第３導電膜をマスクとして、絶縁膜を除去し、更に、第３電極と残存する第３導電膜と絶縁膜とをマスクとして、第２導電膜をパターニングし、同時に、第１電極上に残した第３導電膜を完全にエッチングする。 （もっと読む）

【課題】良好な特性が得られる微粒子含有体と、比較的少ない手間で良好な特性の微粒子含有体を製造できる微粒子含有体の製造方法を提供すること。
【解決手段】シリコン基板１００の表面に、膜厚が約５０ｎｍのシリコン酸化膜１１０を熱酸化によって形成する。シリコン酸化膜１１０中に、約３０ｋｅＶの注入エネルギーで、負イオン注入法によって銀を注入する。銀が注入されたシリコン酸化膜１１０を、２００℃よりも高く、かつ、銀の融点未満の温度で熱処理して、銀微粒子を形成する。酸化雰囲気中で熱処理をして、微粒子の表面部分を酸化して、被覆層としての酸化銀１４０を形成する。ナノメートルサイズの複数の微粒子１３０および被覆層１４０を、少ない工程で形成する。 （もっと読む）

【課題】シンプルな製造プロセスによる新規なトランジスタ構造を提供する。
【解決手段】本発明によるトランジスタは、半導電性金属酸化物チャネル層（５１）と、半導電性金属酸化物チャネル層（５１）に提供されたソース領域（６４）およびドレイン領域（６５）と、ソース領域（６４）とドレイン領域（６５）との間、かつ半導電性金属酸化物層（５１）の上のゲート構造とを備える。その半導電性金属酸化物が、インジウム酸化物と、ルテニウム酸化物と、タングステン酸化物と、モリブデン酸化物と、チタン酸化物と、鉄酸化物と、スズ酸化物と、亜鉛酸化物と、ＣｅＯ_２と、Ｇａ_２Ｏ_３と、ＳｒＴｉＯ_３と、ＬａＦｅＯ_３と、Ｃｒ_ｘＴｉ_ｙＯ_３とからなる群から選択される。 （もっと読む）

【課題】 シャント部付近のＷＬのオープンを抑制し、安定した歩留りを得ることが可能なＮＡＮＤ型不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】 半導体基板上に形成された複数のゲートが、前記半導体基板に形成されたソース及びドレインを共有して、直列に接続された複数のＮＡＮＤ列を具備し、各前記ＮＡＮＤ列の両端に配置されるセレクトゲート１０と、前記セレクトゲート間に配置された電荷蓄積領域であり、前記セレクトゲートにより制御される制御ゲートを構成する複数のワードライン９と、隣接する前記ＮＡＮＤ列間の、所定位置で分断された前記セレクトゲート１０間に形成され、前記半導体基板と上層配線とのコンタクトとなるシャント部１１を備え、分断された前記セレクトゲートは、夫々隣接する前記セレクトゲートと短絡されている。 （もっと読む）

【課題】 本発明は、シャロートレンチアイソレーション(shallow trench isolation：ＳＴＩ)工程が適用されるフラッシュメモリ素子の信頼性を向上させ且つ縮小化を図ることが可能なフラッシュメモリ素子の製造方法を提供することを目的としている。
【解決手段】 半導体基板に突出構造の素子隔離膜を形成する段階と、傾斜イオン注入工程を行い、突出構造の素子隔離膜を含んだ全体構造上にイオン注入層を形成する段階と、前記イオン注入層を除去して前記突出構造の素子隔離膜をニップル構造の素子隔離膜に作る段階と、酸化工程でトンネル酸化膜を形成する段階と、前記ニップル構造の素子隔離膜の間に孤立形態のフローティングゲートを形成する段階とを含む構成としたことを特徴とする。 （もっと読む）

【課題】本発明は、信頼性の高く、且つしきい値電圧の変化量を高めることが可能な半導体不揮発性記憶素子を有する半導体装置の作製方法を提供する。また、信頼性の高い半導体不揮発性記憶素子を有する半導体装置を、大面積基板を用いて製造する方法を提供する。
【解決手段】本発明は、固溶限界を超えるシリコンを有する固溶体をターゲットとしてスパッタリングを行い、固溶体の主成分である金属元素の導電層と、シリコン粒子とからなる導電膜を成膜した後、金属元素の導電層を除去してシリコン粒子を露出する。また、当該シリコン粒子をフローティングゲート電極とする半導体不揮発性記憶素子を有する半導体装置を作製する。 （もっと読む）

【課題】半導体装置の信頼性の劣化を抑制しつつ、トレンチ内の内壁酸化膜に多量の窒素を導入する。
【解決手段】シリコン基板１の素子分離領域に形成したトレンチ２の内壁を酸化して内壁酸化膜３を形成する。当該内壁酸化膜３に対しては、熱窒化処理とラジカル窒化処理との２つの窒化処理が行われる。熱窒化処理によって内壁酸化膜３とシリコン基板１との界面近傍に第１窒化層３ａが形成され、ラジカル窒化法によって内壁酸化膜３の表面に第２窒化層３ｂが形成される。前記熱窒化処理においては、活性領域に形成される半導体素子の信頼性が生じない程度に、導入する窒素の量を抑制する。 （もっと読む）

本発明は、表面ビット線（ＤＬｘ）および埋め込みビット線（ＳＬｘ）を備えたビット線構造に関するものである。これに関して、埋め込みビット線（ＳＬｘ）は、トレンチ絶縁層（６）を備えたトレンチに形成されており、トレンチの上部に設けられた被覆接続層（１２）と自動調心電極層（１３）とを介して形成された接触部とともに、ドープ領域（１０）に接続されている。
（もっと読む）

【課題】 半導体装置の配線構造体およびその形成方法を提供する。
【解決手段】 この半導体装置は半導体基板100上に配置された層間絶縁膜、前記層間絶縁膜を貫通する第１コンタクト構造体181および第２コンタクト構造体182、前記層間絶縁膜上に配置されて前記第１コンタクト構造体と前記第２コンタクト構造体に連結される金属配線220を具備する。この際、前記第１コンタクト構造体は順次に積層された第１プラグおよび第２プラグ200を含み、前記第２コンタクト構造体は前記第２プラグを含む。 （もっと読む）