【課題】低オン抵抗のＦＥＴを提供する。
【解決手段】本発明のＦＥＴは、第１の窒化物半導体層１０３と、第１の窒化物半導体層１０３の上に形成され、第１の窒化物半導体層１０３よりもバンドギャップエネルギーが大きい第２の窒化物半導体層１０４と、第２の窒化物半導体層１０４の上に形成された第３の窒化物半導体層１０５と、第３の窒化物半導体層１０５の上に形成され、第３の窒化物半導体層１０５よりもバンドギャップエネルギーが大きい第４の窒化物半導体層１０６とを備え、第１の窒化物半導体層１０３及び第２の窒化物半導体層１０４のヘテロ接合界面には、チャネルが形成される。 （もっと読む）

【課題】高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供すること。
【解決手段】第１のバンドギャップを有する第１の窒化物半導体層２と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合される第２の窒化物半導体層３とを備える主半導体領域と、前記主半導体領域上に形成されるソース電極５と、前記主半導体領域上において前記ソース電極５と離間して形成されるドレイン電極６と、前記第１の窒化物半導体層上において前記ソース電極５と前記ドレイン電極６との間に形成される第３の窒化物半導体層１０と、前記第３の窒化物半導体層１０上に形成されるゲート電極７とを備え、前記第３の窒化物半導体層１０が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする窒化物半導体装置。 （もっと読む）

【課題】化合物半導体機能層に生成される二次元キャリアガスチャネルにおいてキャリア密度及び電界をキャリア走行方向に変調する半導体装置を提供する。
【解決手段】半導体装置（ＨＥＭＴ）１において、二次元キャリアガスチャネル２３を有する第１の化合物半導体層２１と、第１の化合物半導体層２１上に配設され、バリア層として機能する第２の化合物半導体層２２と、二次元キャリアガスチャネル２３の一端に接続された第１の主電極３と、二次元キャリアガスチャネル２３の一端に離間する他端に接続された第２の主電極４とを備え、第１の主電極３と第２の主電極４との間において、第２の化合物半導体層２２の組成元素の組成比が二次元キャリアガスチャネル２３方向に異なる。 （もっと読む）

【課題】ドナー元素を含む半導体層を備えた半導体素子を形成する場合に、このドナー元素が上層に拡散することを抑制することができる半導体素子を提供する。
【解決手段】ＺｎＯ基板上にＧａドープＭｇＺｎＯ層、アンドープＭｇＺｎＯ層、窒素ドープＭｇＺｎＯ層、アンドープ活性層、窒素ドープＭｇＺｎＯ層と積層した積層体でＧａの拡散を分析した。アンドープＭｇＺｎＯ層の次の窒素ドープＭｇＺｎＯ層で、拡散してきたＧａの濃度が表面側になるにつれて、急激に減少しており、この窒素ドープＭｇＺｎＯ層の上層にＧａは拡散していない。このように、ドナー元素を含む同一組成のドナー含有半導体層の一部に、アクセプタ元素を含み前記ドナー含有半導体層と同一組成のアクセプタ含有半導体層を形成することで、ドナー元素の拡散を防止できる。 （もっと読む）

【課題】 非極性面を主面としたIII族窒化物半導体を用いて、積層欠陥の密度が小さい電界効果トランジスタを提供すること。
【解決手段】 非極性面を主面とする基板２の主面からチャネル層４を成長させ、このチャネル層４上にさらに電子閉じ込め層５を成長させることによって、基板２の一方側に窒化物半導体積層構造部３を形成する。チャネル層４および電子閉じ込め層５を成長させるとき、これらを構成するIII族窒化物半導体の格子定数が一致するように、これらのIII族原子のモル分率を適切な値に定める。これにより、チャネル層４上に、チャネル層４とのｃ軸方向における格子定数が一致する格子整合系の電子閉じ込め層５を形成する。 （もっと読む）

【課題】ソース／ドレイン電極の下側のポテンシャル障壁を低くして、ソース／ドレイン電極下側の寄生抵抗を低減することを目的とする。
【解決手段】本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０とを備える。バリア層５０上に形成されたゲート電極８０と、バリア層５０上に、ゲート電極８０を挟んで形成されるソース／ドレイン電極７０とを備える。そして、ソース／ドレイン電極７０下側の少なくとも一部の領域、例えば、バリア層５０、スペーサ層４０、チャネル層３０のに形成されるｎ型不純物領域９０を備える。 （もっと読む）

【課題】ソース／ドレイン電極の下側のポテンシャル障壁を低くすることにより、寄生抵抗の増大を防止することを目的とする。
【解決手段】本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０を備える。そして、バリア層５０上に形成されたゲート電極８０と、バリア層５０上に、ゲート電極８０を挟んで形成されたソース／ドレイン電極７０とを備える。スペーサ層４０は、ゲート電極８０の下側の領域に形成され、チャネル層３０およびバリア層５０のいずれよりもバンドギャップが大きい第１のスペーサ層４１を備える。そして、スペーサ層４０は、ソース／ドレイン電極７０の下側の領域に形成され、第１のスペーサ層４１よりもバンドギャップが小さい第２のスペーサ層４２を備える。 （もっと読む）

【課題】ＩＩＩ族窒化物材料系において形成された電界効果トランジスタにおける不動態化を改良すること。
【解決手段】ＩＩＩ族窒化物材料系で形成された電界効果トランジスタにおける不動態化の改良であって、窒化ケイ素の化学気相堆積不動態化層が、窒化ケイ素の既にスパッタリングされた堆積層をカプセル化する２部分構造を備え、該スパッタリングされた層が不動態化の利益の一部を提供し、該化学気相堆積層が優れた環境バリアを提供する、不動態化の改良。 （もっと読む）

【課題】従来技術に於いては、ゲート電極とバリア層との間に絶縁膜を挟む構造のため、相互コンダクタンスが増加する。相互コンダクタンスを低下させることなく、ゲート電極とソース／ドレイン電極間に生じる寄生抵抗を低減化する。
【解決手段】ソース／ドレイン電極７Ａ，７Ｂの直下に位置するバリア層４の領域４Ａ，４Ｂが、電子がトンネル出来る程度に十分に薄い厚みを有しており、バリア層４の各領域４Ａ，４Ｂの下側のチャネル層３には高濃度ｎ型不純物領域６Ａ，６Ｂが存在している。そして、少なくとも高濃度ｎ型不純物領域Ａ，６Ｂ間の全てを覆う様に、バリア層４の内で領域４Ａ，４Ｂで挟まれた領域４Ｃの表面上に、ゲート電極８が形成されている。 （もっと読む）

【課題】本発明は、高出力化及び高耐圧化が可能なヘテロ接合電界効果型トランジスタの半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明は、基板上に形成されたＡｌの組成比ｘ（０＜ｘ＜１）とするＡｌ_xＧａ_1-xＮのチャネル層３と、チャネル層３上に形成されたＡｌの組成比ｙ（０＜ｙ≦１）とするＡｌ_yＧａ_1-yＮのバリア層４と、バリア層４上に形成されたソース／ドレイン電極６及びゲート電極７とを備えるヘテロ接合電界効果型トランジスタの半導体装置であって、組成比ｙは、組成比ｘより大きい。 （もっと読む）

【課題】高電子移動度トランジスタ用エピタキシャルウェハの格子不整合を解消して、このウェハから作製される高電子移動度トランジスタのソース電極−ドレイン電極間の縦方向抵抗を低減する。
【解決手段】ＧａＡｓ基板１上に、ＡｌＧａＡｓ又はＧａＡｓの電子供給層３とＩｎＧａＡｓのチャネル層４とを有する高電子移動度トランジスタ用エピタキシャルウェハＷにおいて、電子供給層３とチャネル層４との間に、チャネル層４側から電子供給層３側へＩｎ組成を徐々に小さくしたグレーデッドＩｎＧａＡｓ電子供給層７又は８が設けられている。 （もっと読む）

【課題】動作電流が大きく且つスイッチング特性に優れたノーマリオフ型の窒化物半導体トランジスタを実現できるようにする。
【解決手段】窒化物半導体トランジスタは、第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された第３の窒化物半導体層１５とを備えている。第３の窒化物半導体層１５におけるゲート電極２０の下側の領域には、ｐ型の導電性を有するコントロール領域１５ａが形成され、第３の窒化物半導体層におけるゲート電極１５とソース電極１８及びドレイン電極１９との間の領域には、コントロール領域１５ａよりも抵抗値が高い高抵抗領域１５ｂが形成されている。 （もっと読む）

【課題】製造に必要な工程数が増加せず、かつＧａＮ層の結晶性が向上した半導体基板を提供する。
【解決手段】Ｓｉ基材１上に形成された第１のＡｌ_aＧａ_ｂＩｎ_1-a-bＮ_ｖ（０≦ａ≦１、０≦ｂ≦１、かつ０≦ａ＋ｂ≦１）層２と、第１のＡｌ_aＧａ_ｂＩｎ_1-a-bＮ_ｖ層２上に形成された第２のＡｌ_cＧａ_dＩｎ_1-c-dＮ_ｗ層３と、第２のＡｌ_cＧａ_dＩｎ_1-c-dＮ_ｗ層３上に位置し、第３のＡｌ_eＧａ_fＩｎ_1-e-fＮ_ｘ（０≦ｅ≦１、０≦ｆ≦１、かつ０≦ｅ＋ｆ≦１）層及び第４のＡｌ_gＧａ_hＩｎ_1-g-hＮ_ｙ（０≦ｇ≦１、０≦ｈ≦１、かつ０≦ｇ＋ｈ≦１）層を交互に積層した多層膜４と、多層膜４上に形成された第５のＡｌ_iＧａ_jＩｎ_1-i-jＮ_ｚ（０≦i≦１、０≦ｊ≦１、かつ０≦ｉ＋ｊ≦１）層５とを具備し、多層膜４における第３のＡｌ_eＧａ_fＩｎ_1-e-fＮ_ｘ層と第４のＡｌ_gＧａ_hＩｎ_1-g-hＮ_ｙ層の積層数は１６０層以下である。ただし、ｖ、ｗ、ｘ、ｙ、ｚは正数である。 （もっと読む）

【課題】高性能Ｇｅチヤネル構造により、移動度および相互コンダクタンスに優れたＨＥＭＴ、ＣＭＯＳデバイスを提供する。
【解決手段】 半導体基板上に複数の半導体層と、より高いバリアまたはより深い閉じ込め量子井戸を有し、相補型ＭＯＤＦＥＴおよびＭＯＳＦＥＴのための非常に高い正孔移動度を有する圧縮ひずみエピタキシャルＧｅ層のチャネル構造を取り込み、層状ヘテロ構造をもつ高移動度Ｇｅチャネル電界効果トランジスタを形成する。 本発明は、室温より上（４２５Ｋ）から極低温（０．４Ｋ）までの広範な温度動作範囲を有し、低温であっても高いデバイス性能が達成可能であることに加えて、ディープ・サブミクロンの現況技術のＳｉ ｐＭＯＳＦＥＴに勝る、移動度および相互コンダクタンスの向上が可能である。 （もっと読む）

【課題】良好なノーマリーオフを実現し、低消費電力、大電流、高耐圧、およびハイパワーで動作可能な窒化物半導体素子を提供すること。
【解決手段】電子供給層であるＡｌ_0.3Ｇａ_0.7Ｎ１５上に、Ａｌ_0.3Ｇａ_0.7Ｎ１５よりも大きな格子定数を有する、電子走行層であるＧａＮ１６が形成されている。Ａｌ_0.3Ｇａ_0.7Ｎ１５のＧａＮ１６側の表面は、ＩＩＩ族面であるので、自発分極電界Ｐ_自は、Ａｌ_0.3Ｇａ_0.7Ｎ１５側からＧａＮ１６側の方向である。上述のように、ＧａＮ１６の格子定数はＡｌ_0.3Ｇａ_0.7Ｎ１５の格子定数よりも大きいので、ＧａＮ１６には圧縮応力がかかりＧａＮ１６層を歪ませることにより、Ａｌ_0.3Ｇａ_0.7Ｎ１５側からＧａＮ１６側へと向かうピエゾ分極電界が生じる。 （もっと読む）

【課題】リサーフの効果を用いる構造により窒化物系ヘテロ接合トランジスタの高耐圧化を行う。
【解決手段】窒化物半導体により構成されるトランジスタにおいて、ＧａＮ層３とＡｌ_ｙＧａ_１−ｙＮバリアー層４のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型チャンネルに対して、Ａｌ_ｘＧａ_１−ｘＮバリアー層２とＧａＮ層３のヘテロ接合にｐ型の二次元状キャリアを持つ電界制御チャンネルを平行に形成し、チャンネルと電界制御チャンネルが空乏化したときの空間固定電荷の面密度が実質的に等しくなるトランジスタ構造とすることにより、リサーフ効果を持たせ、これにより、オン耐圧やオフ耐圧の向上を行う。 （もっと読む）

【課題】 ｎ−ＩｎＧａＡｓとｎ−ＧａＡｓ界面でのバンドギャップ差を最小化させることで、ｇｍの平坦性を改善させ、より低歪みな特性を実現させることの出来る電界効果トランジスタを提供する。
【解決手段】 電界効果トランジスタは、半絶縁性基板１０１上に形成されたバッファ層１０２上に、不純物を含むＩｎ混晶比ａ（０＜ａ＜１）のｎ−ＩｎＧａ_1-aＡｓで構成されたチャネル層１０３が形成され、チャネル層１０３上に、不純物を含むｎ−ＧａＡｓで構成されたチャネル層１０４が形成され、チャネル層１０３は、厚さ方向に対して、上方に向かってＩｎ混晶比ａを連続的に小さく変化させたグレーディッド構造で構成されている。 （もっと読む）

【課題】 ショットキ接合電極からのリーク電流が低減される電界効果トランジスタ及び半導体素子を提供する。また、ショットキ接合電極からのリーク電流が低減される電界効果トランジスタまたは半導体素子を作製するためのエピタキシャル基板を提供する。
【解決手段】 ＨＥＭＴ１は、支持基体３と、支持基体３上に設けられたＧａＮ系化合物層５と、ＧａＮ系化合物層５上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）層７と、Ａｌ_ＸＧａ_１−ＸＮ層７にショットキ接合を成すゲート電極９と、Ａｌ_ＸＧａ_１−ＸＮ層７上に設けられたソース電極１１及びドレイン電極１３とを備える。そして、ＧａＮ系化合物層５は、ＧａＮ結晶からなる高純度ＧａＮ層５ａと、ＡｌドープＧａＮ層５ｂとを含む。ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度は、２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下である。 （もっと読む）

【課題】ショットキ電極からのリーク電流が低減されるIII族窒化物半導体素子を提供する。
【解決手段】高電子移動度トランジスタ１では、支持基体３は、ＡｌＮ、ＡｌＧａＮ、ＧａＮからなる。Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５は、０．２５ｎｍ以下の表面ラフネス（Ｒｍｓ）を有しており、この表面ラフネスは１μｍ角のエリアによって規定される。ＧａＮエピタキシャル層７は、Ａｌ_ＹＧａ_１−ＹＮ支持基体３とＡｌ_ＹＧａ_１−ＹＮエピタキシャル層５との間に設けられる。ショットキ電極９は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５上に設けられる。第１のオーミック電極１１は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５上に設けられる。第２のオーミック電極１３は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５上に設けられる。第１および第２のオーミック電極１１、１３の一方はソース電極であり、また他方はドレイン電極である。ショットキ電極９は、高電子移動度トランジスタ１のゲート電極である。 （もっと読む）

【課題】ＩｎＧａＡｓチャネル層とＡｌＧａＡｓキャリア供給層の間の構造を工夫することにより、電界効果トランジスタ用エピタキシャルウェハ又は電界効果トランジスタのチャネル電子移動度とシートキャリア濃度を向上させることを可能にする。
【解決手段】半絶縁性基板上に少なくともＡｌＧａＡｓキャリア供給層とＩｎＧａＡｓチャネル層を有する電界効果トランジスタ用エピタキシャルウェハにおいて、ＩｎＧａＡｓチャネル層とＡｌＧａＡｓキャリア供給層の間に、ＩｎＧａＡｓチャネル層に接するかたちで、Ｉｎ組成を徐々に変化させたグレーデッドＩｎＧａＡｓスペーサ層を挿入し、このグレーデッドＩｎＧａＡｓスペーサ層のＩｎ組成を、ＩｎＧａＡｓチャネル層から遠ざかる方向にチャネルＩｎ組成から０まで変化させた構造とする。 （もっと読む）