窒化物半導体装置
【課題】高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供すること。
【解決手段】第１のバンドギャップを有する第１の窒化物半導体層２と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合される第２の窒化物半導体層３とを備える主半導体領域と、前記主半導体領域上に形成されるソース電極５と、前記主半導体領域上において前記ソース電極５と離間して形成されるドレイン電極６と、前記第１の窒化物半導体層上において前記ソース電極５と前記ドレイン電極６との間に形成される第３の窒化物半導体層１０と、前記第３の窒化物半導体層１０上に形成されるゲート電極７とを備え、前記第３の窒化物半導体層１０が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする窒化物半導体装置。
【解決手段】第１のバンドギャップを有する第１の窒化物半導体層２と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合される第２の窒化物半導体層３とを備える主半導体領域と、前記主半導体領域上に形成されるソース電極５と、前記主半導体領域上において前記ソース電極５と離間して形成されるドレイン電極６と、前記第１の窒化物半導体層上において前記ソース電極５と前記ドレイン電極６との間に形成される第３の窒化物半導体層１０と、前記第３の窒化物半導体層１０上に形成されるゲート電極７とを備え、前記第３の窒化物半導体層１０が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置から構成されるノーマリオフ型（エンハンスメント型）の高電子移動度トランジスタ（ＨＥＭＴ）に関する。
【背景技術】
【０００２】
窒化物半導体は、ＳｉやＧａＡｓに比して非常に高い絶縁破壊電界強度と電界ドリフト速度とを有し、窒化物半導体同士によるヘテロ接合界面には、分極効果により２次元キャリアガスと呼ばれる高密度キャリア層が形成される。これらの特徴から、例えばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する高電子移動型トランジスタ（ＨＥＭＴ）は、高電圧且つ大電流で動作する電源用スイッチングデバイスとして応用される。
【０００３】
ところで、ＧａＮ（０００１）面を利用した従来構造のＨＥＭＴは、負のゲート閾値電圧を有し、ゲート電極にゲート制御電圧を印加しない状態でソース電極とドレイン電極との間に電流が流れてしまう即ちノーマリオン型（デプレッション型）の特性を有する。しかし、スイッチングデバイスには異常時の安全確保のため、正のゲート閾値電圧を有するノーマリオフ型（エンハンスメント型）であることが求められる。
【０００４】
そこで、ＧａＮ／ＡｌＧａＮヘテロ接合において、ＡｌＧａＮからなるバリア層上にＧａＮからなるチャネル層を形成された従来のＨＥＭＴが特許文献１に開示される。従来のＨＥＭＴによれば、チャネル層の格子定数がバリア層の格子定数よりも大きいため、チャネル層に発生する自発分極とピエゾ分極とを相殺させることにより、チャネル層に形成される２次元電子ガス（２ＤＥＧ）のキャリア濃度を低減でき、ノーマリオフ型の特性を有するＨＥＭＴを得られる。
【特許文献１】特開２００７−２６９５３４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＨＥＭＴにおいては、その構造からゲート電極とドレイン電極との距離が、ゲート電極表面に形成された絶縁体層の膜厚と等しくなるため、距離が近接してしまい高い耐圧が得られなかった。また、ゲート長が増大することによるゲート容量の増加は、ＨＥＭＴのスイッチングスピードの低下や高周波特性の低下を引き起こしてしまう。これらのことから従来のＨＥＭＴは、パワーデバイス或いはＲＦ（高周波）デバイスには適さなかった。
【０００６】
従って、本発明が解決しようとする課題は、高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供することである。
【課題を解決するための手段】
【０００７】
上記のような課題を解決するために、請求項１記載の発明は、
第１のバンドギャップを有する第１の窒化物半導体層と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合され且つ前記ヘテロ接合に基づいて前記第１の窒化物半導体層内に２次元電子ガス層を生じさせることができる第２の窒化物半導体層とを備える主半導体領域と、
前記主半導体領域上に形成されるソース電極と、
前記主半導体領域上において前記ソース電極と離間して形成されるドレイン電極と、
前記第１の窒化物半導体層上において前記ソース電極と前記ドレイン電極との間に形成される第３の窒化物半導体層と、
前記第３の窒化物半導体層上に形成されるゲート電極と、を備え、
前記第３の窒化物半導体層が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする。
【発明の効果】
【０００８】
本発明の各請求項に係る発明によれば、高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供することができる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して本発明の実施形態に係るＨＥＭＴを説明する。
【００１０】
図１に示す本発明の実施例１に係るＨＥＭＴ１ａは、図示しない単結晶シリコン半導体基板上に形成された本発明の第１の窒化物半導体層としてのチャネル層２と、チャネル層２上に形成された本発明の第２の窒化物半導体としてのバリア層３と、バリア層３上に形成されたソース電極５と、バリア層３上においてソース電極５と離間して形成されたドレイン電極６と、チャネル層２上におけるソース電極５とドレイン電極６との間において、バリア層３を貫通しチャネル層２上に接するように形成された本発明の第３の窒化物半導体層としてのゲート層１０と、ゲート層１０上に形成されたゲート電極７と、を備える。チャネル層２とバリア層３とを併せて本発明の主半導体領域と換言できる。
【００１１】
チャネル層２は、例えばＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成され、図示しない単結晶半導体基板上に周知のＭＯＣＶＤ法等のエピタキシャル成長法を用いて形成される。本実施例においてはＡｌ０．３Ｇａ０．７Ｎ層を０．５〜２．０μｍ形成することで得られる。またバリア層３は、チャネル層２よりも大きなバンドギャップを有する窒化物半導体材料で構成され、本実施例においてはＡｌｙＧａ１−ｙＮ（０＜ｙ≦１、ｘ＜ｙ）で形成される。バリア層３は、チャネル層２と同様の手法によりＡｌ組成比を大きくすることで形成される。本実施例においてはＡｌ０．５Ｇａ０．５Ｎ層を２０ｎｍ形成することで得られる。チャネル層２はバリア層３よりもバンドギャップが大きいため、チャネル層２とバリア層３とが形成するヘテロ接合に基づき、チャネル層２にはピエゾ分極と自発分極とによる２次元電子ガス層（２ＤＥＧ層）４が形成される。このピエゾ分極に基づく電界方向は、チャネル層２の自発分極に基づく電界方向と等しいため、従来のＨＥＭＴよりも高い２ＤＥＧ層４のキャリア濃度が得られる。
【００１２】
ゲート層１０は、チャネル層２よりも小さなバンドギャップを有する窒化物半導体材料で構成され、本実施例においてはＧａＮで形成される。ゲート層１０は、バリア層３にゲート層１０が形成される位置に開口を有するようにマスクを形成し、周知のＲＩＥ等のドライエッチングを施しチャネル層２に達する開口部を形成した後、ＭＯＣＶＤ法等のエピタキシャル成長法によりノンドープＧａＮ層を１０〜５０ｎｍ形成することで得られる。ここで、ノンドープとは、半導体不純物が添加されていないことを意味する。ゲート層１０は、チャネル層２のＡｌＧａＮに格子整合するように成長し、且つ、チャネル層２よりもバンドギャップが小さいため、チャネル層２とゲート層１０とが形成するヘテロ接合に基づき、ゲート層１０には圧縮応力によるピエゾ分極が誘起される。即ち、局所的に見れば、チャネル層２がバリア層として作用し、ゲート層１０がチャネル層として作用すると言い換えることができる。このピエゾ分極に基づく電界方向は、ゲート層１０の自発分極に基づく電界方向と逆の方向になるため、ゲート層１０におけるチャネル層２とゲート層１０との接合界面付近には２ＤＥＧ層が形成されにくくなる。
【００１３】
なお、上記の製造方法以外に、チャネル層２の全面にノンドープＧａＮ層を成長させ、ゲート層１０を形成する位置を除いてドライエッチングを施した後、チャネル層２上にバリア層３を選択的に成長させても良い。また、ゲート層１０をＡｌ組成比が小さいＡｌＧａＮで形成しても良い。
【００１４】
ソース電極５、ドレイン電極６およびゲート電極７は、例えばアルミ（Ａｌ）及び金（Ａｕ）を含む積層構造で構成され、バリア層３およびゲート層１０上に蒸着した後、フォトリソ工程によりパターニングすることで形成される。ソース電極５およびドレイン電極６は、バリア層３上に形成されるが、バリア層３の厚みは非常に薄く、厚み方向の抵抗は極めて小さい。従って、ソース電極５およびドレイン電極６は、バリア層３を介して２ＤＥＧ層４に電気的に接続されると言える。また、ゲート電極７はゲート層１０に電気的に接続されるように形成される。
【００１５】
次に、本実施例に係るＨＥＭＴ１ａの動作について説明する。
【００１６】
ゲート層１０が、チャネル層２のＡｌＧａＮに格子整合するように成長し、且つ、チャネル層２よりもバンドギャップが小さいため、チャネル層２とゲート層１０とのヘテロ接合に基づき、ゲート層１０に形成される２ＤＥＧ層のキャリア濃度が非常に低く、２ＤＥＧ層は実質的に存在しない。そのため、ゲート電極７に正のゲート制御電圧が印加されていない状態では、電流経路がゲート層１０において分断されている。従って、ドレイン電極６の電位をソース電極５の電位より高くしてもＨＥＭＴ１ａに電流は流れない。
【００１７】
一方、ゲート電極７に正のゲート制御電圧を印加すると、エネルギーバンドの変化により、ゲート層１０中にキャリアが生じ、電流経路となるチャネルが形成される。この状態でドレイン電極６の電位をソース電極７の電位より高くすると、２ＤＥＧ層４及びゲート層１０中のチャネルを経由してドレイン電極６とソース電極７との間にドレイン電流が流れる。即ち、ノーマリオフ特性を有する窒化物半導体装置が得られる。
【００１８】
さらに、本実施例に係るＨＥＭＴ１ａによれば、ゲート電極７とドレイン電極６とを離間させることで、高耐圧化が容易に実現できる。さらに、ゲート長が増大することがないため、優れたスイッチングスピードが得られる。また、チャネル層２の自発分極に基づく電界方向と、チャネル層２とバリア層３とのヘテロ接合に基づくピエゾ分極に基づく電界方向とが等しいため、従来のＨＥＭＴに比して、２ＤＥＧ層４のキャリア濃度を容易に高くでき、ＨＥＭＴ１ａのオン抵抗を低減することができる。従って、高耐圧で大電流での動作が可能なスイッチングスピードに優れたパワーデバイス或いは高い高周波特性を有するデバイスが得られる。
【００１９】
本発明の実施例１に係るＨＥＭＴ１ａにおいて、図２に示すようにソース電極５及びドレイン電極６をチャネル層２に接するように形成しても良い。
【００２０】
ソース電極５及びドレイン電極６が形成される開口部は、ＨＥＭＴ１ａにおいてゲート層１０が形成される開口部と同時に形成するとができ、ゲート層１０を形成した後、バリア層３およびゲート層１０上に蒸着した後、フォトリソ工程によりパターニングすることで形成することができる。
【００２１】
このように構成されたＨＥＭＴ１ｂによれば、本発明の実施例１に係るＨＥＭＴ１ａと同様の効果が得られる。また、ソース電極５及びドレイン電極６と２ＤＥＧ層４との間の電気的抵抗値を極めて小さくでき、ＨＥＭＴ１ｂのオン抵抗を低減できる。
【００２２】
また、図３に示すように、バリア層３に側面１２を有するリセス１３を形成しても良く、さらに、ゲート層１０及びゲート電極７がチャネル層２及び側面１２を含むバリア層３上に延伸して形成されても良い。側面１２を有するリセス１３は、バリア層３に所定の開口を有するようにマスクを形成し、ＲＩＥ等のドライエッチングによって形成することができる。なお、側面１２は、バリア層３の厚みが徐々に変化するように形成しても良く、段階的に変化するように形成しても良い。
【００２３】
ゲート層１０は、主半導体領域上にリセス１３を形成した後、ＭＯＣＶＤ法等のエピタキシャル成長法により形成される。
【００２４】
本実施例に係るＨＥＭＴ１ｃによれば、実施例１に係るＨＥＭＴ１ａと同様の効果を得ることができる。また、ゲート層１０及びゲート電極７が、チャネル層２及びバリア層３上に延伸するように形成されるため、フィールドプレート効果による電界集中の緩和を良好に達成でき、より高耐圧化が実現できる。
【００２５】
次に、図４に示す本発明の実施例２に係るＨＥＭＴ１ｄについて説明する。但し、図４において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
【００２６】
本実施例に係るＨＥＭＴ１ｄは、ゲート層１０とゲート電極７との間に化合物層１１を形成される点で実施例１と異なり、それ以外は同様に形成される。
【００２７】
本実施例における化合物層１１は、酸化シリコン（ＳｉＯ、ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミ（Ａｌ２Ｏ３）あるいは酸化ハフニウム（ＨｆＯ）等の絶縁物を含み、ゲート層１０が形成された後、プラズマＣＶＤ法等を施すことにより形成される。例えば、本実施例における化合物層１１は、ＳｉＯ２層を１０〜１００ｎｍ形成することで得られる。
【００２８】
このように構成されたＨＥＭＴ１ｄによれば、本発明の実施例１に係るＨＥＭＴ１ａと同様の効果が得られる。また、ゲート層１０とゲート電極７との間に化合物層１１が形成されることで、ゲートリーク電流を低減することができる。また、図４に示すように化合物層１１をバリア層３及びゲート層１０上に延伸するように形成することで、より確実にゲートリーク電流を低減することができる。
【００２９】
本発明の実施例２に係るＨＥＭＴ１ｄにおいて、化合物層１１は、例えば酸化ニッケル、酸化鉄、酸化コバルト及び酸化マンガン等の金属酸化物を含む単層又は積層構造であっても良い。ゲート層１０上に酸素を含む雰囲気中で金属または酸化金属をスパッタリングする等の方法により形成される。金属酸化物を含む化合物層１１が形成されたＨＥＭＴ１ｄによれば、ゲートリーク電流をより低減でき、また、ノーマリオフ特性を容易に得ることができる。
【００３０】
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能であり、また各実施例或いは各変形例の組合せが可能である。例えば、実施例２に係るＨＥＭＴ１ｄにおいて、ソース電極５及びドレイン電極６の一方又は双方をチャネル層２に接するように形成しても良い。また、各半導体層の厚みを変更しても良く、チャネル層２及びバリア層３のＡｌ組成比を変更しても良い。また、バリア層３上にＳｉＯを含むパッシベーション層を形成しても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例１に係るＨＥＭＴ１ａの構造断面図である。
【図２】本発明の実施例１の変形例に係るＨＥＭＴ１ｂの構造断面図である。
【図３】本発明の実施例１の変形例に係るＨＥＭＴ１ｃの構造断面図である。
【図４】本発明の実施例２に係るＨＥＭＴ１ｄの構造断面図である。
【符号の説明】
【００３２】
１ ＨＥＭＴ
２ チャネル層
３ バリア層
４ ２次元電子ガス層
５ ソース電極
６ ドレイン電極
７ ゲート電極
１０ ゲート層
１１ 化合物層
１２ 側面
１３ リセス
【技術分野】
【０００１】
本発明は、窒化物半導体装置から構成されるノーマリオフ型（エンハンスメント型）の高電子移動度トランジスタ（ＨＥＭＴ）に関する。
【背景技術】
【０００２】
窒化物半導体は、ＳｉやＧａＡｓに比して非常に高い絶縁破壊電界強度と電界ドリフト速度とを有し、窒化物半導体同士によるヘテロ接合界面には、分極効果により２次元キャリアガスと呼ばれる高密度キャリア層が形成される。これらの特徴から、例えばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する高電子移動型トランジスタ（ＨＥＭＴ）は、高電圧且つ大電流で動作する電源用スイッチングデバイスとして応用される。
【０００３】
ところで、ＧａＮ（０００１）面を利用した従来構造のＨＥＭＴは、負のゲート閾値電圧を有し、ゲート電極にゲート制御電圧を印加しない状態でソース電極とドレイン電極との間に電流が流れてしまう即ちノーマリオン型（デプレッション型）の特性を有する。しかし、スイッチングデバイスには異常時の安全確保のため、正のゲート閾値電圧を有するノーマリオフ型（エンハンスメント型）であることが求められる。
【０００４】
そこで、ＧａＮ／ＡｌＧａＮヘテロ接合において、ＡｌＧａＮからなるバリア層上にＧａＮからなるチャネル層を形成された従来のＨＥＭＴが特許文献１に開示される。従来のＨＥＭＴによれば、チャネル層の格子定数がバリア層の格子定数よりも大きいため、チャネル層に発生する自発分極とピエゾ分極とを相殺させることにより、チャネル層に形成される２次元電子ガス（２ＤＥＧ）のキャリア濃度を低減でき、ノーマリオフ型の特性を有するＨＥＭＴを得られる。
【特許文献１】特開２００７−２６９５３４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＨＥＭＴにおいては、その構造からゲート電極とドレイン電極との距離が、ゲート電極表面に形成された絶縁体層の膜厚と等しくなるため、距離が近接してしまい高い耐圧が得られなかった。また、ゲート長が増大することによるゲート容量の増加は、ＨＥＭＴのスイッチングスピードの低下や高周波特性の低下を引き起こしてしまう。これらのことから従来のＨＥＭＴは、パワーデバイス或いはＲＦ（高周波）デバイスには適さなかった。
【０００６】
従って、本発明が解決しようとする課題は、高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供することである。
【課題を解決するための手段】
【０００７】
上記のような課題を解決するために、請求項１記載の発明は、
第１のバンドギャップを有する第１の窒化物半導体層と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合され且つ前記ヘテロ接合に基づいて前記第１の窒化物半導体層内に２次元電子ガス層を生じさせることができる第２の窒化物半導体層とを備える主半導体領域と、
前記主半導体領域上に形成されるソース電極と、
前記主半導体領域上において前記ソース電極と離間して形成されるドレイン電極と、
前記第１の窒化物半導体層上において前記ソース電極と前記ドレイン電極との間に形成される第３の窒化物半導体層と、
前記第３の窒化物半導体層上に形成されるゲート電極と、を備え、
前記第３の窒化物半導体層が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする。
【発明の効果】
【０００８】
本発明の各請求項に係る発明によれば、高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供することができる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して本発明の実施形態に係るＨＥＭＴを説明する。
【００１０】
図１に示す本発明の実施例１に係るＨＥＭＴ１ａは、図示しない単結晶シリコン半導体基板上に形成された本発明の第１の窒化物半導体層としてのチャネル層２と、チャネル層２上に形成された本発明の第２の窒化物半導体としてのバリア層３と、バリア層３上に形成されたソース電極５と、バリア層３上においてソース電極５と離間して形成されたドレイン電極６と、チャネル層２上におけるソース電極５とドレイン電極６との間において、バリア層３を貫通しチャネル層２上に接するように形成された本発明の第３の窒化物半導体層としてのゲート層１０と、ゲート層１０上に形成されたゲート電極７と、を備える。チャネル層２とバリア層３とを併せて本発明の主半導体領域と換言できる。
【００１１】
チャネル層２は、例えばＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成され、図示しない単結晶半導体基板上に周知のＭＯＣＶＤ法等のエピタキシャル成長法を用いて形成される。本実施例においてはＡｌ０．３Ｇａ０．７Ｎ層を０．５〜２．０μｍ形成することで得られる。またバリア層３は、チャネル層２よりも大きなバンドギャップを有する窒化物半導体材料で構成され、本実施例においてはＡｌｙＧａ１−ｙＮ（０＜ｙ≦１、ｘ＜ｙ）で形成される。バリア層３は、チャネル層２と同様の手法によりＡｌ組成比を大きくすることで形成される。本実施例においてはＡｌ０．５Ｇａ０．５Ｎ層を２０ｎｍ形成することで得られる。チャネル層２はバリア層３よりもバンドギャップが大きいため、チャネル層２とバリア層３とが形成するヘテロ接合に基づき、チャネル層２にはピエゾ分極と自発分極とによる２次元電子ガス層（２ＤＥＧ層）４が形成される。このピエゾ分極に基づく電界方向は、チャネル層２の自発分極に基づく電界方向と等しいため、従来のＨＥＭＴよりも高い２ＤＥＧ層４のキャリア濃度が得られる。
【００１２】
ゲート層１０は、チャネル層２よりも小さなバンドギャップを有する窒化物半導体材料で構成され、本実施例においてはＧａＮで形成される。ゲート層１０は、バリア層３にゲート層１０が形成される位置に開口を有するようにマスクを形成し、周知のＲＩＥ等のドライエッチングを施しチャネル層２に達する開口部を形成した後、ＭＯＣＶＤ法等のエピタキシャル成長法によりノンドープＧａＮ層を１０〜５０ｎｍ形成することで得られる。ここで、ノンドープとは、半導体不純物が添加されていないことを意味する。ゲート層１０は、チャネル層２のＡｌＧａＮに格子整合するように成長し、且つ、チャネル層２よりもバンドギャップが小さいため、チャネル層２とゲート層１０とが形成するヘテロ接合に基づき、ゲート層１０には圧縮応力によるピエゾ分極が誘起される。即ち、局所的に見れば、チャネル層２がバリア層として作用し、ゲート層１０がチャネル層として作用すると言い換えることができる。このピエゾ分極に基づく電界方向は、ゲート層１０の自発分極に基づく電界方向と逆の方向になるため、ゲート層１０におけるチャネル層２とゲート層１０との接合界面付近には２ＤＥＧ層が形成されにくくなる。
【００１３】
なお、上記の製造方法以外に、チャネル層２の全面にノンドープＧａＮ層を成長させ、ゲート層１０を形成する位置を除いてドライエッチングを施した後、チャネル層２上にバリア層３を選択的に成長させても良い。また、ゲート層１０をＡｌ組成比が小さいＡｌＧａＮで形成しても良い。
【００１４】
ソース電極５、ドレイン電極６およびゲート電極７は、例えばアルミ（Ａｌ）及び金（Ａｕ）を含む積層構造で構成され、バリア層３およびゲート層１０上に蒸着した後、フォトリソ工程によりパターニングすることで形成される。ソース電極５およびドレイン電極６は、バリア層３上に形成されるが、バリア層３の厚みは非常に薄く、厚み方向の抵抗は極めて小さい。従って、ソース電極５およびドレイン電極６は、バリア層３を介して２ＤＥＧ層４に電気的に接続されると言える。また、ゲート電極７はゲート層１０に電気的に接続されるように形成される。
【００１５】
次に、本実施例に係るＨＥＭＴ１ａの動作について説明する。
【００１６】
ゲート層１０が、チャネル層２のＡｌＧａＮに格子整合するように成長し、且つ、チャネル層２よりもバンドギャップが小さいため、チャネル層２とゲート層１０とのヘテロ接合に基づき、ゲート層１０に形成される２ＤＥＧ層のキャリア濃度が非常に低く、２ＤＥＧ層は実質的に存在しない。そのため、ゲート電極７に正のゲート制御電圧が印加されていない状態では、電流経路がゲート層１０において分断されている。従って、ドレイン電極６の電位をソース電極５の電位より高くしてもＨＥＭＴ１ａに電流は流れない。
【００１７】
一方、ゲート電極７に正のゲート制御電圧を印加すると、エネルギーバンドの変化により、ゲート層１０中にキャリアが生じ、電流経路となるチャネルが形成される。この状態でドレイン電極６の電位をソース電極７の電位より高くすると、２ＤＥＧ層４及びゲート層１０中のチャネルを経由してドレイン電極６とソース電極７との間にドレイン電流が流れる。即ち、ノーマリオフ特性を有する窒化物半導体装置が得られる。
【００１８】
さらに、本実施例に係るＨＥＭＴ１ａによれば、ゲート電極７とドレイン電極６とを離間させることで、高耐圧化が容易に実現できる。さらに、ゲート長が増大することがないため、優れたスイッチングスピードが得られる。また、チャネル層２の自発分極に基づく電界方向と、チャネル層２とバリア層３とのヘテロ接合に基づくピエゾ分極に基づく電界方向とが等しいため、従来のＨＥＭＴに比して、２ＤＥＧ層４のキャリア濃度を容易に高くでき、ＨＥＭＴ１ａのオン抵抗を低減することができる。従って、高耐圧で大電流での動作が可能なスイッチングスピードに優れたパワーデバイス或いは高い高周波特性を有するデバイスが得られる。
【００１９】
本発明の実施例１に係るＨＥＭＴ１ａにおいて、図２に示すようにソース電極５及びドレイン電極６をチャネル層２に接するように形成しても良い。
【００２０】
ソース電極５及びドレイン電極６が形成される開口部は、ＨＥＭＴ１ａにおいてゲート層１０が形成される開口部と同時に形成するとができ、ゲート層１０を形成した後、バリア層３およびゲート層１０上に蒸着した後、フォトリソ工程によりパターニングすることで形成することができる。
【００２１】
このように構成されたＨＥＭＴ１ｂによれば、本発明の実施例１に係るＨＥＭＴ１ａと同様の効果が得られる。また、ソース電極５及びドレイン電極６と２ＤＥＧ層４との間の電気的抵抗値を極めて小さくでき、ＨＥＭＴ１ｂのオン抵抗を低減できる。
【００２２】
また、図３に示すように、バリア層３に側面１２を有するリセス１３を形成しても良く、さらに、ゲート層１０及びゲート電極７がチャネル層２及び側面１２を含むバリア層３上に延伸して形成されても良い。側面１２を有するリセス１３は、バリア層３に所定の開口を有するようにマスクを形成し、ＲＩＥ等のドライエッチングによって形成することができる。なお、側面１２は、バリア層３の厚みが徐々に変化するように形成しても良く、段階的に変化するように形成しても良い。
【００２３】
ゲート層１０は、主半導体領域上にリセス１３を形成した後、ＭＯＣＶＤ法等のエピタキシャル成長法により形成される。
【００２４】
本実施例に係るＨＥＭＴ１ｃによれば、実施例１に係るＨＥＭＴ１ａと同様の効果を得ることができる。また、ゲート層１０及びゲート電極７が、チャネル層２及びバリア層３上に延伸するように形成されるため、フィールドプレート効果による電界集中の緩和を良好に達成でき、より高耐圧化が実現できる。
【００２５】
次に、図４に示す本発明の実施例２に係るＨＥＭＴ１ｄについて説明する。但し、図４において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
【００２６】
本実施例に係るＨＥＭＴ１ｄは、ゲート層１０とゲート電極７との間に化合物層１１を形成される点で実施例１と異なり、それ以外は同様に形成される。
【００２７】
本実施例における化合物層１１は、酸化シリコン（ＳｉＯ、ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミ（Ａｌ２Ｏ３）あるいは酸化ハフニウム（ＨｆＯ）等の絶縁物を含み、ゲート層１０が形成された後、プラズマＣＶＤ法等を施すことにより形成される。例えば、本実施例における化合物層１１は、ＳｉＯ２層を１０〜１００ｎｍ形成することで得られる。
【００２８】
このように構成されたＨＥＭＴ１ｄによれば、本発明の実施例１に係るＨＥＭＴ１ａと同様の効果が得られる。また、ゲート層１０とゲート電極７との間に化合物層１１が形成されることで、ゲートリーク電流を低減することができる。また、図４に示すように化合物層１１をバリア層３及びゲート層１０上に延伸するように形成することで、より確実にゲートリーク電流を低減することができる。
【００２９】
本発明の実施例２に係るＨＥＭＴ１ｄにおいて、化合物層１１は、例えば酸化ニッケル、酸化鉄、酸化コバルト及び酸化マンガン等の金属酸化物を含む単層又は積層構造であっても良い。ゲート層１０上に酸素を含む雰囲気中で金属または酸化金属をスパッタリングする等の方法により形成される。金属酸化物を含む化合物層１１が形成されたＨＥＭＴ１ｄによれば、ゲートリーク電流をより低減でき、また、ノーマリオフ特性を容易に得ることができる。
【００３０】
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能であり、また各実施例或いは各変形例の組合せが可能である。例えば、実施例２に係るＨＥＭＴ１ｄにおいて、ソース電極５及びドレイン電極６の一方又は双方をチャネル層２に接するように形成しても良い。また、各半導体層の厚みを変更しても良く、チャネル層２及びバリア層３のＡｌ組成比を変更しても良い。また、バリア層３上にＳｉＯを含むパッシベーション層を形成しても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例１に係るＨＥＭＴ１ａの構造断面図である。
【図２】本発明の実施例１の変形例に係るＨＥＭＴ１ｂの構造断面図である。
【図３】本発明の実施例１の変形例に係るＨＥＭＴ１ｃの構造断面図である。
【図４】本発明の実施例２に係るＨＥＭＴ１ｄの構造断面図である。
【符号の説明】
【００３２】
１ ＨＥＭＴ
２ チャネル層
３ バリア層
４ ２次元電子ガス層
５ ソース電極
６ ドレイン電極
７ ゲート電極
１０ ゲート層
１１ 化合物層
１２ 側面
１３ リセス
【特許請求の範囲】
【請求項１】
第１のバンドギャップを有する第１の窒化物半導体層と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合され且つ前記ヘテロ接合に基づいて前記第１の窒化物半導体層内に２次元電子ガス層を生じさせることができる第２の窒化物半導体層とを備える主半導体領域と、
前記主半導体領域上に形成されるソース電極と、
前記主半導体領域上において前記ソース電極と離間して形成されるドレイン電極と、
前記第１の窒化物半導体層上において前記ソース電極と前記ドレイン電極との間に形成される第３の窒化物半導体層と、
前記第３の窒化物半導体層上に形成されるゲート電極と、を備え、
前記第３の窒化物半導体層が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする窒化物半導体装置。
【請求項２】
前記第３の窒化物半導体層と前記ゲート電極との間に絶縁物を含む化合物層を備えることを特徴とする請求項１記載の窒化物半導体装置。
【請求項３】
前記第３の窒化物半導体層と前記ゲート電極との間に化合物層を備え、前記化合物層が金属酸化物を含むことを特徴とする請求項１又は２に記載の窒化物半導体装置。
【請求項４】
前記第３の窒化物半導体層が、ノンドープＧａＮから構成されることを特徴とする請求項１乃至３のいずれか１項に記載の窒化物半導体装置。
【請求項１】
第１のバンドギャップを有する第１の窒化物半導体層と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合され且つ前記ヘテロ接合に基づいて前記第１の窒化物半導体層内に２次元電子ガス層を生じさせることができる第２の窒化物半導体層とを備える主半導体領域と、
前記主半導体領域上に形成されるソース電極と、
前記主半導体領域上において前記ソース電極と離間して形成されるドレイン電極と、
前記第１の窒化物半導体層上において前記ソース電極と前記ドレイン電極との間に形成される第３の窒化物半導体層と、
前記第３の窒化物半導体層上に形成されるゲート電極と、を備え、
前記第３の窒化物半導体層が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする窒化物半導体装置。
【請求項２】
前記第３の窒化物半導体層と前記ゲート電極との間に絶縁物を含む化合物層を備えることを特徴とする請求項１記載の窒化物半導体装置。
【請求項３】
前記第３の窒化物半導体層と前記ゲート電極との間に化合物層を備え、前記化合物層が金属酸化物を含むことを特徴とする請求項１又は２に記載の窒化物半導体装置。
【請求項４】
前記第３の窒化物半導体層が、ノンドープＧａＮから構成されることを特徴とする請求項１乃至３のいずれか１項に記載の窒化物半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−９８０４７（Ｐ２０１０−９８０４７Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００８−２６６２７８（Ｐ２００８−２６６２７８）
【出願日】平成２０年１０月１５日（２００８．１０．１５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２０年１０月１５日（２００８．１０．１５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]