【課題】アモルファス薄膜の溶融結晶化時に生じる凹凸の影響を受けないようなトップゲート型ＴＦＴ素子などの作製が可能な結晶化半導体薄膜の製造方法および該凹凸が表面にない結晶化半導体薄膜を提供する。
【解決手段】本発明の結晶化半導体薄膜の製造方法は、第１基板１上層に剥離層２を介して剥離可能に形成したアモルファス半導体薄膜４ａを溶融結晶化させ、その後、結晶化した結晶化半導体薄膜４ｐの表面側を接合面にして接着剤６を介して第２基板５上層に前記結晶化半導体薄膜４ｐを接合するとともに該結晶化半導体薄膜４ｐを第１基板側１から剥離する。本発明の結晶化半導体薄膜は、基板上層に設けられた結晶化半導体薄膜であって、該結晶化半導体薄膜は、前記基板上層に接合層を介して接合されており、かつ該接合層に対する接合面側に溶融結晶化に伴う凹凸形状を有する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上にマスクを形成し、マスクにスリミング処理を行い、マスクを用いて絶縁膜にエッチング処理を行い、絶縁膜を覆うように導電膜を形成し、導電膜および絶縁膜に研磨処理を行うことにより、導電膜および絶縁膜の厚さを等しくし、導電膜をエッチングして、導電膜より厚さの小さいソース電極およびドレイン電極を形成し、絶縁膜、ソース電極、およびドレイン電極と接する酸化物半導体膜を形成し、酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上の絶縁膜と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面に第１の絶縁膜を形成し、第１の絶縁膜上に第１のマスクを形成し、第１のマスクにスリミング処理を行うことにより、第２のマスクを形成し、第２のマスクを用いて第１の絶縁膜にエッチング処理を行うことにより、第２の絶縁膜を形成し、第２の絶縁膜を覆うように第１の導電膜を形成し、第１の導電膜および第２の絶縁膜に研磨処理を行うことにより、等しい厚さの第３の絶縁膜、ソース電極およびドレイン電極を形成し、第３の絶縁膜、ソース電極およびドレイン電極上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上の第３の絶縁膜と重畳する領域にゲート電極を形成する半導体装置の作製方法である。 （もっと読む）

【課題】平坦性の高い表面を有する単結晶半導体層を備えた半導体基板の作製方法を提供することを目的の一とする。平坦性の高い単結晶半導体層を備えた半導体基板を用いて信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】半導体基板の作製工程において、単結晶半導体基板に希ガスイオン照射工程、レーザー照射工程および水素イオン照射工程を行うことで、単結晶半導体基板の所定の深さに大きな結晶欠陥を含有した薄い脆化領域を形成し、剥離加熱工程を行うことで脆化領域より表面側の単結晶半導体層をベース基板に転載する。 （もっと読む）

【課題】半導体層が効率良く平坦化されたＳＯＩ基板を提供することを課題の一とする。また、当該ＳＯＩ基板を用いた半導体装置を提供することを課題の一とする。
【解決手段】ボンド基板に加速されたイオンを照射して該ボンド基板に脆化領域を形成し、ボンド基板またはベース基板の表面に絶縁層を形成し、絶縁層を介してボンド基板とベース基板を貼り合わせ、熱処理により、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成し、半導体層の表面と、該半導体層と同じ半導体材料でなる半導体ターゲットとが対向するように配置し、半導体層の表面と半導体ターゲットとに、交互に希ガスイオンを照射することで、半導体層の表面の平坦化を図るＳＯＩ基板の作製方法である。 （もっと読む）

【課題】本発明は、表面平滑性に優れ、薄膜素子の特性劣化を抑制することが可能な薄膜素子用基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、所定の方法で算出した相対溶存酸素飽和率が９５％以下となるように、ポリイミド樹脂組成物を脱気する脱気工程と、金属基材上に、上記ポリイミド樹脂組成物を塗布して絶縁層を形成する絶縁層形成工程とを有し、上記絶縁層の表面粗さＲａが３０ｎｍ以下であることを特徴とする薄膜素子用基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】互いに離間して設けられたソース電極及びドレイン電極と、ソース電極においてドレイン電極と対向する側面と、ドレイン電極においてソース電極に対向する側面と、に接して設けられた第１の絶縁層と、第１の絶縁層上に接して設けられた第２の絶縁層と、第２の絶縁層、ソース電極及びドレイン電極と接する酸化物半導体層と、酸化物半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、第１の絶縁層の上面と、ソース電極の上面との高低差、または、第１の絶縁層の上面と、ドレイン電極の上面との高低差は、５ｎｍ未満であり、第２の絶縁層の膜厚は５ｎｍ以上である半導体装置を提供する。 （もっと読む）

【課題】基板の表面粗度によらず膜表面が平坦であり、信頼性が高く、製造コストを低減させた薄膜トランジスタ及びその製造方法を提供する。
【解決手段】可撓性のプラスチック基板１０上に、ゲート電極１１、ゲート絶縁層１２、半導体活性層１３、ソース電極１４、及びドレイン電極１５を順次形成するボトムゲート型薄膜トランジスタ１の製造方法である。ゲート絶縁層１２は、プラスチック基板１０上に下部層１２ａと該下部層１２ａ上に積層された少なくとも一層以上の上部層１２ｂとがこの順で形成されてなり、下部層１２ａは、炭素含有酸化シリコンを含む材料からなり、下部層１２ａの炭素濃度が、１５atm％以上４０atm％以下となるように真空紫外光ＣＶＤ法により形成される。 （もっと読む）

【課題】基板の表面粗度によらず膜表面が平坦であり、信頼性が高く、製造コストを低減させた薄膜トランジスタ及びその製造方法を提供する。
【解決手段】絶縁基板１０上に、ゲート電極１１、ゲート絶縁層１２、半導体活性層１３、ソース電極１４、及びドレイン電極１５を順次形成するボトムゲート型薄膜トランジスタ１の製造方法である。ゲート絶縁層１２は、絶縁基板１０上に下部層１２ａと該下部層１２ａ上に積層された少なくとも一層以上の上部層１２ｂとがこの順で形成されてなり、下部層１２ａは真空紫外光ＣＶＤ法により形成される。 （もっと読む）

【課題】 ソース／ドレイン電極と活性層との間に微結晶半導体からなるコンタクト層を設ける構成の薄膜トランジスタにおいて、直接堆積法によって形成されるコンタクト層の表面に凹凸ができ、凹部の膜厚が薄くなるためにオフリーク電流が生じ、電気特性が低下する。コンタクト層の凹部がオフリーク電流を抑制するのに必要な膜厚となるまで形成すると、コンタクト層表面の凹凸を活性層５で覆うことのできない部分が生じ、オン電流が流れる際の抵抗となる。
【解決手段】 コンタクト層４の凹部が、オフリーク電流を抑制するのに十分な膜厚になるまで形成した後、その表面を平坦化処理して活性層を形成する。これにより、コンタクト層４の表面を活性層５でほぼ均一に覆うことができ、オフリーク電流が低減され、オン電流の大きい特性のＴＦＴを得ることができる。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】絶縁層と、絶縁層中に埋め込まれたソース電極、およびドレイン電極と、絶縁層表面、ソース電極表面、およびドレイン電極表面、の一部と接する酸化物半導体層と、酸化物半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、絶縁層表面の一部であって、酸化物半導体層と接する領域は、その二乗平均平方根粗さ（ＲＭＳ）が１ｎｍ以下であり、絶縁層表面の一部とソース電極表面との高低差、または絶縁層表面の一部とドレイン電極表面との高低差は、５ｎｍ未満の半導体装置である。 （もっと読む）

【課題】再現性良く、高収率でフレキシブルデバイスとしての電界効果型トランジスタを作製することができ、下地層そのものに堅牢性を与えることによって後工程による破壊や傷による表面形状の異常が生じない電界効果型トランジスタ及びその製造方法、並びに画像表示装置を提供する。
【解決手段】第１の基板１０と、下地第一層２１及び下地第二層２２と、ゲート電極３０と、ゲート絶縁層４０と、ソース電極５０、ドレイン電極６０、及び半導体層７０とがこの順で形成された電界効果型トランジスタ１であり、下地第二層２２は、下地第一層２１に接する面と反対側の面２２ａの表面粗さＲｍｓ_２が０．３ｎｍ以下である。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】絶縁層と、絶縁層中に埋め込まれたソース電極、およびドレイン電極と、絶縁層表面、ソース電極表面、およびドレイン電極表面、の一部と接する酸化物半導体層と、酸化物半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、絶縁層表面の一部であって、酸化物半導体層と接する領域は、その二乗平均平方根（ＲＭＳ）粗さが１ｎｍ以下であり、絶縁層表面の一部とソース電極表面との高低差、および絶縁層表面の一部とドレイン電極表面との高低差は、５ｎｍ以上の半導体装置である。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜の作製法を提供する。または、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】基板上に第１の微結晶半導体膜を形成した後、当該第１の微結晶半導体膜の表面を平坦化する処理を行い、次に、平坦化された第１の微結晶半導体膜の表面側の非晶質半導体領域を除去する処理を行って、結晶性が高く、且つ平坦性を有する第２の微結晶半導体膜を形成する。次に、第２の微結晶半導体膜上に第３の微結晶半導体膜を形成する。 （もっと読む）

【課題】安定した電気光学特性を有する電気光学装置を製造可能な電気光学装置の製造方法を提供すること。
【解決手段】本適用例の電気光学装置の製造方法は、基板上に画素回路と、画素回路を駆動制御する駆動回路とを形成するステップＳ１〜ステップＳ５と、画素回路および駆動回路を構成する構造物上に第１層間絶縁膜を形成するステップＳ６と、第１層間絶縁膜の高さが他の部分に比べて高い部分の第１層間絶縁膜の表面に少なくとも１つの凹部を形成するステップＳ７と、凹部が形成された第１層間絶縁膜に平坦化処理を施すステップＳ８と、を備えた。 （もっと読む）

【課題】透明導電膜を配線電極とした場合における段差部での絶縁不良や断線を解決し、酸化物半導体膜が持つ高い移動度を生かした高速応答ディスプレイや周辺回路等を実現することができる、薄膜トランジスタ基板を提供する。
【解決手段】基材１と、基材１上に設けられた透明導電膜からなるゲート電極２と、ゲート電極２を覆って平坦化するように設けられたゲート絶縁膜３と、ゲート電極２の上方であって前記ゲート絶縁膜３上に設けられた酸化物半導体膜４と、酸化物半導体膜４上に該酸化物半導体膜４の中央部を開けて離間して設けられたソース電極５ｓ及びドレイン電極５ｄとを有し、前記ゲート絶縁膜３が、塗布型材料からなる絶縁性の平坦化膜３ａを有するように構成した。ゲート絶縁膜３は、平坦化膜３ａからなるように構成してもよいし、平坦化膜３ａと平坦化膜３ａ上に設けられた絶縁膜３ｂとからなるように構成してもよい。 （もっと読む）

【課題】表示装置の画素部に用いられる、高信頼性を有する、酸化物半導体膜を含むトランジスタを提供する。
【解決手段】第１のゲート電極と、第１のゲート電極の上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜の上に設けられた第２のゲート電極と、第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０^１６ｃｍ^−３未満である表示装置である。 （もっと読む）

【課題】半導体膜とソース・ドレイン電極とを好適に電気的接合させる。
【解決手段】駆動トランジスタ６における半導体膜６ｂの表面凹凸はエッチバックにより緩和されており、その半導体膜６ｂが一対の不純物半導体膜６ｆ，６ｇと接する上面側が平坦化されているので、半導体膜６ｂと不純物半導体膜６ｆ，６ｇとの界面は乱れることなく好適に接合される。そして、不純物半導体膜６ｆ，６ｇを介して、ドレイン電極６ｈとソース電極６ｉが半導体膜６ｂに好適に接合されるので、ドレイン電極６ｈとソース電極６ｉが半導体膜６ｂに好適に電気的接合されるようになる。 （もっと読む）

【課題】ベース基板（例えばガラス基板）と半導体基板（例えば単結晶シリコン基板）とを貼り合わせてＳＯＩ基板を作製する際の半導体層（例えば単結晶シリコン層）の表面の荒れを抑制することを目的の一とする。
【解決手段】溝部が設けられた半導体基板に、イオンを照射して半導体基板中に脆化領域を形成し、絶縁層を介して半導体基板とベース基板を貼り合わせると共に、半導体基板の溝部とベース基板とにより囲まれた空間を形成し、熱処理を施すことにより、脆化領域において半導体基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する。 （もっと読む）

【課題】ソース−ドレイン間等の電圧−電流特性を改善することができる薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法を提供する。
【解決手段】薄膜トランジスタ１００は、半導体膜１１９と、半導体膜１１９の上方に形成されたソース電極層１４０と、半導体膜１１９の上方に形成されたドレイン電極層１４２と、ソース電極層１４０とドレイン電極層１４２との間、かつ、半導体膜１１９の上方に形成されたチャネル保護膜１１３と、を備える薄膜トランジスタであって、ソース電極層１４０とドレイン電極層１４２の少なくとも何れか一方は、チャネル保護膜１１３と接し、その上面がチャネル保護膜１１３の上面を超えない接触領域を有して、チャネル保護膜１１３の上面と重なっていない。 （もっと読む）