【課題】ボディコンタクトを備えていないＳＯＩデバイスのボディ―ソース間若しくはボディ―ドレイン間の容量を正確に求める方法およびこれを実現するための評価用ＴＥＧを提供する。
【解決手段】第１のＴＥＧは、容量取得対象のＦＥＴのゲート電極と同一形状、同一寸法の第１基本部と、第１基本部の一方の端部において付加された第１付加部とを含む。一方、第２のＴＥＧは、第１基本部と同一形状、同一寸法の第２基本部と第２基本部の一方の端部に付加された第１付加部と同一形状、同一寸法の第２付加部と、第２基本部の他方の端部に付加された第２付加部と同一形状、同一寸法の第３付加部とを含む。第１のＴＥＧと第２のＴＥＧのボディ―ソース間若しくはボディ―ドレイン間の容量差から、容量取得対象のＦＥＴのボディ―ソース間若しくはボディ―ドレイン間の容量を推定する。 （もっと読む）

【課題】ひずみ半導体層を具備する半導体装置に関して、ひずみ測定のための好適な構造を提案する。
【解決手段】基板上に形成されたひずみ半導体層と、前記基板に設けられた、前記半導体層のひずみを測定するためのひずみ測定領域と、前記基板に設けられた、前記半導体層のひずみ評価用の基準情報を取得するための基準情報取得領域とを具備することを特徴とする半導体装置。 （もっと読む）

【課題】トランジスタのしきい値変化を正確に試験する。
【解決手段】オペアンプ１８の出力を試験対象トランジスタ１４のゲートに接続し、試験対象トランジスタ１４のソースは、オペアンプ１８の負入力端に負帰還する。ＤＡＣ１６から所望の電圧をオペアンプ１８の正入力端に印加することで、抵抗２４に流れる電流量が一定になるように、オペアンプの１８が動作して、試験対象トランジスタ１４に流れる電流を一定値とする試験が行われる。 （もっと読む）

【課題】チャネルストップ注入層が活性領域に形成されることを防止して、トランジスタ特性の低下を防止した半導体装置を提供する。
【解決手段】ランダムロジック部ＲＰはボディコンタクト部ＢＤを有するのに対し、ＳＲＡＭ部ＳＰはボディコンタクト部ＢＤを有していない。また、ＳＲＡＭ部ＳＰの周辺回路ＰＰは、ランダムロジック部にはＰＴＩ構造を採用し、そのＭＯＳトランジスタはＰＤＳＯＩ−ＭＯＳトランジスタとしてボディ固定される構成となっている。 （もっと読む）

【課題】検査プローブの接触による気泡の発生を防止して、表示不良を抑制した液晶表示装置を提供する。
【解決手段】ゲート配線ＧＬと幅広部である配線検査用端子ＧＬ−Ｐの上層には、ゲート絶縁膜ＧＩと保護膜ＰＡＳからなる絶縁膜が形成される。配線検査用端子ＧＬ−Ｐの上層の一部ではこの絶縁膜が除去され、配線検査用端子ＧＬ−Ｐの上面の部分が露呈された凹部ＤＮＴが形成される。配線検査用端子ＧＬ−Ｐの上面の凹部を含んでゲート絶縁膜ＧＩと保護膜ＰＡＳからなる絶縁膜の上層にＩＴＯを好適とする透明導電膜ＴＣＦが形成される。透明導電膜ＴＣＦは凹部ＤＮＴで配線検査用端子ＧＬ−Ｐと電気的に接続し、配線検査用端子ＧＬ−Ｐの前記走査配線ＧＬとは反対側で前記ゲート絶縁膜ＧＩと保護膜ＰＡＳの上層にまで延在して形成され、延在した部分を検査プローブＰＢの接触部として断線検査を行う。 （もっと読む）

【課題】ＴＦＴアレイ検査において欠陥の検出感度を高める。
【解決手段】ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出することによりＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法であって、所定周期内においてＴＦＴアレイの画素電極に正電圧および負電圧を交互に印加するとともに、画素電極の電位を負側にオフセットさせる。画素電極の電位の負側へのオフセットは、画素電極に交互に印加する正電圧と負電圧において、負電圧の絶対値を正電圧の絶対値よりも大とすることにより行う。画素電極の電位を負側にオフセットさせることによって、画素電圧に電子線を照射して得られる二次電子の放出量を増加させることで画素電極の電位の検出感度を向上させる。 （もっと読む）

【課題】２回の蒸着作業で薄膜素子を製造し、かつマスク層の直下ではなくマスク層の開口部にギャップを配することも可能な薄膜素子の製造方法を提供する。
【解決手段】開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第１の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第１の蒸着工程と、前記軸と前記第１の角度方向とがなす２次元平面において、第２の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第２の蒸着工程とを有する。 （もっと読む）

【課題】静電気による不良の発生を減少させることのできる表示基板とその製造方法及びこれを有する表示装置を提供する。
【解決手段】絶縁基板上に配置される画素と、前記絶縁基板上に配置され、画像信号を伝送する信号伝送ラインと、前記信号伝送ライン上に配置され、前記信号伝送ラインの一部を露出させるコンタクトホールを含む第１絶縁層と、前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され、前記絶縁基板の側方に向かって延長される延長部と、該延長部と電気的に接続されるテスト信号パッドとを具備して、前記第１絶縁層上に配置されるテスト信号入力部とを有する。 （もっと読む）

【課題】基板上に形成された濡れパターンの検査を、簡易にかつ確実に実行する。
【解決手段】パターン形成装置は、同一のゲート電極パターンが多数規則的に形成された透明な基板にパターンを形成する。液膜塗布手段は、基板１６に感光性撥液膜１８を塗布可能である。露光装置１０は、基板の裏面側に配置され基板上に塗布された撥液膜をゲート電極１３に応じたパターンに形成する。滴下装置５５は、露光手段が形成した撥液膜パターンを有する基板表面に検査液を滴下する。計測手段５８は、滴下装置が滴下した液滴を検出する。検出手段が検出した液滴に応じて露光装置の形成した撥液膜パターンの良否を判断手段が判断する。 （もっと読む）

検査回路を有する薄膜トランジスタ(TFT)アレイは、複数の画素を有する薄膜トランジスタアレイ本体を有する。前記検査回路は、該検査回路を介して電力を前記本体へ供給する電力供給体、及び選択された画素を活性化する複数のワイヤレススイッチ、を有する。
（もっと読む）

【課題】データ線に単に基準電圧をプリチャージしただけでは、データ線の寄生容量等の影響から、対とした２本のデータ線の電位を等しくすることができないために、画素の保持電圧を２本のデータ線上に読み出して比較する動作を正確に行うことができない。
【解決手段】第１の画素群（例えば、１列目の画素群）の各単位画素から第１の測定信号ＴＳＩＧ１を第１のデータ線５５−１に、第２の画素群（例えば、２列目の画素群）の各単位画素５０から第２の測定信号ＴＳＩＧ２を第２のデータ線５５−２にそれぞれ読み出す前に、データ線５５−１，５５−２に所定の直流電圧Ｖｇｕａｒｄを供給し、しかもデータ線５５−１とデータ線５５−２とをスイッチ４６によって短絡することで、対となるデータ線５５−１，５５−２の各電位を同電位にする。 （もっと読む）

【課題】正確に被検体を同定することができる半導体センサ及びそれを用いた同定方法を提供する。
【解決手段】絶縁基板２にダブルゲート型薄膜トランジスタ３が設けられている。ダブルゲート型薄膜トランジスタ３のボトムゲート電極４が絶縁基板２に形成され、ボトムゲート電極４上に下部絶縁膜５が成膜され、下部絶縁膜５上に半導体層６が形成され、半導体層６の両側に不純物半導体層７，８が形成され、不純物半導体層７，８上にソース電極１１，ドレイン電極１２が形成され、半導体層６上面中央部に上部絶縁層９が形成され、上部絶縁膜９の上面中央部にトップゲート電極１０が形成され、絶縁基板２上に形成された第１プローブ電極４１がボトムゲート電極４に接続されている。第２プローブ電極４２が第１プローブ電極４１に対向し、第１プローブ電極４１と第２プローブ電極４２の間に被検体９９が充填される。 （もっと読む）

【課題】素子基板上に形成したセンサ素子を静電気から保護でき、かつ、センサ素子による検出を高い精度で行うことのできる電気光学装置、およびこの電気光学装置を用いた電子機器を提供すること。
【解決手段】液晶装置の素子基板１０において、センサ素子１ｈから信号出力を行うセンサ用信号線１ｊと共通配線ＶＣＯＭとは、ソース・ゲート間、およびドレイン・ゲート間に容量素子１ｚ′を備えたスイッチング素子１ｄ′が介挿されている。スイッチング素子１ｄ′に対しては、半導体素子１ｙを非導通状態とするゲート電圧をゲート電極に供給するための制御用配線１ｎが形成されている。 （もっと読む）

【課題】ＭＯＳＦＥＴの特性劣化原因分析を短時間で行うこと。
【解決手段】ＭＯＳＦＥＴにヒステリシス現象が測定されるとき、そのオン電圧／オフ電圧はドレイン電圧に依存する。また、オン電圧／オフ電圧はストレス（インパクトイオン化）によるホットキャリアのゲート酸化膜などへのトラップによる影響を分析できる因子となっている。したがって、ＭＯＳＦＥＴのヒステリシス特性を複数のドレイン電圧に対して測定して各ドレイン電圧に対するオン／オフ電圧を特定し、特定したオン／オフ電圧および基準となるオン／オフ電圧から変移特性図を作成し、変移特性図中のオン電圧の特性線とオフ電圧の特性線の交点を求めることによって、特性劣化の原因を分析する。 （もっと読む）

【課題】検査回路を省スペース化しつつ信号線を確実に検査できる液晶パネルを提供する。
【解決手段】検査回路29を、信号線12の一端側に設ける第１検査用ＴＦＴ21と、信号線12の他端側に設ける第２検査用ＴＦＴ22とで構成する。第１検査用ＴＦＴ21と第２検査用ＴＦＴ22とを両方用いることで、第１検査用ＴＦＴ21と第２検査用ＴＦＴ22とのそれぞれを小型化しつつ駆動能力を確保できるので、検査回路29を省スペース化しつつ信号線12を確実に検査できる。 （もっと読む）

【課題】 立体的形状を有するシリコン酸窒化膜中の窒素濃度を、その部位によって区別して把握することが可能な窒素濃度の測定方法を提供する。
【解決手段】 被測定基板表面に形成されたシリコン酸化膜を窒化処理して得られたシリコン酸窒化膜中の窒素濃度を測定する窒素濃度の測定方法であって、シリコン酸窒化膜が形成された被測定基板を再酸化処理し、その再酸化レート減少率ＲＯＲＲを算出して検量線と照合することにより、被測定基板のシリコン酸窒化膜中の窒素濃度を決定する、窒素濃度の測定方法。 （もっと読む）

【課題】精度の高いパターンニングを可能にする薄膜トランジスタの製造方法を提供する。
【解決手段】基板上にゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタ素子の製造方法において、ゲート絶縁層を形成する工程の後に、ゲート絶縁層の一部を、圧接部材をゲート絶縁層に接触させることにより、変形あるいは変質させる工程と、を含むことを特徴とする薄膜トランジスタの製造方法。 （もっと読む）

【課題】ＴＦＴアレイ検査において、保持時間に依存して現れる欠陥を検出する。
【解決手段】ＴＦＴ基板のＴＦＴアレイに対して電圧を印加することによりＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法、及びＴＦＴ基板検査装置であり、１ゲート周期内において、画素電極をプラス電位に保持する第１の期間と、画素電極をマイナス電位に保持する第２の期間の時間比率を不均等とすることによって、限られた１ゲート周期の時間内において画素電極に所定の電圧を保持される時間を長くし、これによって、長い保持時間によって出現する欠陥の検査を可能とする。
（もっと読む）

【課題】検出線路の設計によって、テス卜精度を向上させ、ひいては生産歩留まりを向上し得る薄膜トランジスタアレイ基板と、電子インク表示装置とを提供する。
【解決手段】本発明の薄膜トランジスタアレイ基板は、電子インク表示装置に適用されるものであって、主として基板と、複数本の走査線と、複数本のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、複数本の検出信号線とを含む。データ線と走査線は、基板上に配置されかつ基板上に複数の画素領域を画定し、薄膜トランジスタは、それぞれ画素領域内に配置されかつ走査線とデータ線とによって駆動される。また画素電極は、それぞれ画素領域内に配置されかつそれらが対応する薄膜トランジスタと電気的に接続される。また、検出信号線は、走査線及び／またはデータ線と直列に接続される。 （もっと読む）

【課題】パルスをゲートに与えてＦＥＴの特性を測定する装置において、測定精度向上のための終端用素子を設ける必要をなくする。
【解決手段】ＦＥＴ５００のゲートＧに与えるパルスを発生し、前記パルスに応答して前記ＦＥＴ５００に流れるドレイン電流に依存する電圧を測定することによりＦＥＴ５００の特性を測定する装置であって、パルスを発生するパルス発生器２１０と、パルス発生器２１０の後段に配置された方向性素子２３０と、前記電圧を測定する電圧測定手段２５０とを備える。 （もっと読む）