【課題】アクティブマトリクス型検査基板において、信号線の寄生容量およびアレイテスタの入力信号に対する感度ばらつきにより影響を受けるアレイテスタの検出結果を補正するための検査データをアレイテスタに供給する。
【解決手段】各信号線の給電端又は反給電端に校正用画素Ｂを配置し、この校正用画素Ｂにおける蓄積容量を検査用画素Ａの蓄積容量よりも大きくする。これにより、アレイテスタが蓄積容量に蓄積された電荷を検出するときの検出感度を高くすることができ、アレイテスタは、信号線間で校正用画素Ｂの検査データを比較することで、アレイテスタの各検査ピンの入力信号に対する感度ばらつきにより影響を受けるアレイテスタの出力結果を補正するためのデータを得ることができる。さらに、同一信号線で同一な構成を有する２つの校正用画素Ｂの検査データを比較することで信号線方向の寄生容量の影響を補正するためのデータを得ることができる。 （もっと読む）

【課題】 トレンチ絶縁分離部の耐圧スクリーニング試験において、高電圧を印加する。
【解決手段】 基板２と、基板２上の絶縁層３と、絶縁層３上の半導体層４からなるＳＯＩ（Silicon On Insulator）基板には、半導体層４の表面から絶縁層３にかかるトレンチ絶縁分離部５Ｕに側方から囲まれ絶縁分離された素子形成領域６ａ、６ｂと素子形成領域６ａ、６ｂ外の素子形成外領域７とが形成されている。素子形成領域６ａ、６ｂ内の固定電位と、素子形成外領域７の固定電位とは異なり、素子形成領域６ａ、６ｂ、および素子形成外領域７のそれぞれに所定の電圧を一定時間印加して、トレンチ絶縁分離部５Ｕの耐圧スクリーニング試験を行う。 （もっと読む）

【課題】 アレイ基板の検査を実施する上で必要な抵抗値を有する抵抗体を、新たな抵抗材料を追加すること無く、簡単なプロセスにより形成でき、抵抗体における切断処理により問題が生じることの無い薄膜トランジスタアレイ基板等を提供する。
【解決手段】 薄膜トランジスタ１１を含む本発明に係る薄膜トランジスタアレイ基板では、ゲート配線１・ソース配線２と、ショートリング配線３との間に、抵抗体４が配設されている。抵抗体４は、第一の半導体膜４１と不純物がドープされた第二の半導体膜４２とが当該順に積層された構造を有している。 （もっと読む）

【課題】絶縁層又は絶縁体上に半導体層が形成された半導体基板の評価を行う際に半導体基板の品質を簡便にかつ短時間で高精度に評価できる方法及び半導体基板評価用素子を提供する。
【解決手段】絶縁層又は絶縁体上に半導体層が形成された半導体基板を評価する方法であって、少なくとも、前記半導体層上にゲート酸化膜とポリシリコン膜とを順次形成し、該形成したゲート酸化膜とポリシリコン膜とをパターン化してゲート電極部を形成し、該ゲート電極部を含む前記半導体基板上に層間絶縁膜を形成した後、該層間絶縁膜の前記ゲート電極部及び前記半導体層上の部分のそれぞれに孔を形成し、該孔を介して前記ゲート電極部及び前記半導体層のそれぞれに接続するポリシリコンからなるゲート電極及びグラウンド電極を一括形成し、少なくとも該グラウンド電極側に複数のプローブを接触させて前記ゲート酸化膜の電気特性を測定する半導体基板の評価方法。 （もっと読む）

【課題】 表示信号線と検査用配線とを接続する接続部の接触信頼度を確保することができる薄膜トランジスタ表示板を提供する。
【解決手段】 本発明による薄膜トランジスタ表示板は、複数のゲート線、ゲート線と交差する複数のデータ線、ゲート線のうちの一つとデータ線のうちの一つに各々接続されている複数のスイッチング素子、スイッチング素子と各々接続されている複数の画素電極、ゲート線またはデータ線の端部に隣接するように配置されている少なくとも一つ以上の検査線、ゲート線とデータ線とスイッチング素子を覆ってゲート線またはデータ線の端部を各々露出する複数の第１接触孔と各々のゲート線またはデータ線に対応して検査線を露出する複数の第２接触孔を有する絶縁膜、絶縁膜の上部に形成されていて複数の第１及び第２接触孔を通じて少なくとも一つの検査線と複数のゲート線または複数のデータ線を接続されている複数の導電膜が共通に接続されて行われた補助検査線を含む。 （もっと読む）

【課題】 チップは貼り合わせ加工すると表面に配線が露出されない。そのため、接触式の検査を行うことが難しかった。
接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため、適用することが望まれていた。
【解決手段】 本発明は、基板上に剥離層を介して形成された半導体膜に、接続する配線を形成するため、剥離層が露出するように、または露出する直前で止めるように開口領域を形成する。その後、基板を剥離すると、配線を露出することができ、チップに対して接触式の検査を行うことができる。 （もっと読む）

【課題】 オープンで露出したソース電極またはドレイン電極を有するTFTの電気的特性を非接触の電流源を用いて、TFTへ悪影響（汚染、破壊等）を与えることなく検査する。

【解決手段】 本発明は、ソースまたはドレインのいずれか一方がオープンでかつ露出している電極に接続するTFTのアレイ１２が形成された基板１４の表面にイオン流を送るためのイオン流供給器１６、１８と、アレイ中の検査するTFTのゲート電極に動作電圧を供給するための制御回路２４と、検査TFTのオープンでないソースまたはドレインを介して動作電流を測定する測定回路２４と、を備えるTFTアレイ基板１４の検査装置１００を提供する。 （もっと読む）

【課題】前工程後の半導体デバイスの高周波特性と後工程後の半導体デバイスの高周波特性との差を減少することができると共に、完成品の電気特性等の信頼性を維持することができる半導体ウエハ等を提供する。
【解決手段】半導体ウエハは、スクライブライン領域６０により区画された素子形成領域５０を有している。そして、ＴＥＧとして利用可能な素子およびＴＥＧ用パッド８は、素子形成領域５０内に形成されている。 （もっと読む）

【課題】 パネルの光コンポーネント源から放射される輝度を改善する設計手法を提供する。
【解決手段】 発光ユニットと駆動ユニットを含むパネルの設計手法であって、前記発光ユニットは、第一と第二光コンポーネント源を構成する第一と第二光コンポーネントをそれぞれ含み、前記第一及び前記第二光コンポーネントは、前記第一及び前記第二光コンポーネント源からそれぞれ放射され、前記第一光コンポーネントの色は、前記第二光コンポーネントの色と異なり、前記設計手法は、前記第一及び前記第二カラーコンポーネント間の特性の特定関係を定義するステップ、及び前記特定関係に基づいて駆動ユニットを設計するステップを含む設計手法。 （もっと読む）

【課題】電流の状態に関する情報を提供する能力を有するように配置されたＩＩＩ族窒化物ベースの電力半導体装置を提供することである。
【解決手段】本発明の電力半導体装置は、ＩＩＩ族窒化物ヘテロ接合領域と、該ＩＩＩ族窒化物ヘテロ接合領域及び第１給電パッドに電気的に接続される第１電力電極と、前記ＩＩＩ族窒化物ヘテロ接合領域及び第２給電パッドに電気的に接続される前記第１電力電極に対向して離隔される第２電力電極と、前記ＩＩＩ族窒化物ヘテロ接合領域及び第３給電パッドに電気的に接続される前記第１電力電極に対向して離隔される第３電力電極と、を有する電力半導体装置。 （もっと読む）

【課題】静電気分散配線を通じて、工程進行時に発生する静電気による悪影響を低減させたアレイ基板及びその製造方法を提供する。
【解決手段】水平方向に延長された第１テスト配線と、前記第１テスト配線と平行する第２テスト配線と、最外郭部分で各々が連結し、前記第１テスト配線と連結しながら、垂直方向に延長された第１ソース配線群と、前記第２テスト配線と連結しながら、垂直方向に延長された第２ソース配線群と、水平方向に延長された複数のゲート配線と、前記第１ソース配線群及び前記第２ソース配線群とゲート配線によって定義される領域のそれぞれに形成されたスイッチング素子とを有する。 （もっと読む）

【課題】パネル上の配線不良を安定して検査することが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することを目的とする。
【解決手段】複数の表示画素によって構成された有効表示部を備えた表示装置であって、有効表示部に配置された配線Ｘｎ、２１、及び、３１と、これらの配線に接続された検査用配線５１、５２、及び、５３と、各配線と各検査用配線との間に配置されたスイッチ素子６１、６２、及び、６３のオン・オフを制御するためのスイッチ信号が供給されるスイッチ信号線５５と、を備え、このスイッチ信号線５５は、ループ状に形成されたことを特徴とする。 （もっと読む）

【課題】ＴＦＴアレイの保持容量の容量値とそのムラを抽出することができる試験装置を提供する。
【解決手段】上記課題を、第１の構造材料によって構成されたゲート、ならびに第２の構造材料によって構成されたソースおよびドレインを有する駆動トランジスタと、前記第１の構造材料により構成された第１電極および前記第２の構造材料により構成された第２電極を有する保持容量とを備えた画素をマトリクス状に配置した自己発光型素子駆動用のＴＦＴアレイ基板の試験方法であって、前記保持容量に第１の電圧を印加する第１のステップと、前記第１のステップ後に、前記保持容量に第２の電圧を印加する第２のステップと、前記第２の電圧を印加した後に、前記画素に流れる電荷量を測定する第３のステップと、前記電荷量、および前記第１の電圧と前記第２の電圧との電位差から、前記保持容量の容量値を算出する第４のステップを備えた試験方法等により、解決する。 （もっと読む）

【課題】 ＣＭＯＳ回路において、例えば基板が収縮してしまっても、チャネルドープの打ち分け位置（境界位置）を特定できるようにした、薄膜トランジスタ回路基板と、この薄膜トランジスタ回路基板の検査方法、及び電気光学装置、電子機器を提供する。
【解決手段】 基板上にＮ型トランジスタ８Ｎを形成するＮチャネル領域９Ｎと、Ｐ型トランジスタを形成するＰチャネル領域８Ｐとが形成され、Ｎチャネル領域９ＮとＰチャネル領域９Ｐとの少なくとも一方の半導体層にチャネルドープがなされた薄膜トランジスタ回路基板である。Ｎチャネル領域９ＮとＰチャネル領域９Ｐとの境界部に、Ｎチャネル領域９Ｎ又はＰチャネル領域９Ｐの部分的な抵抗を測定するための検査要素の集合体である検査要素グループ２０が、少なくともＮチャネル領域９ＮとＰチャネル領域９Ｐとの境界線１０の両側に位置するようにして設けられている。 （もっと読む）

【課題】最終製品の歩留まりを向上させるための改善された製造システム、及びそれに適した検査装置を提供すること。
【解決手段】レシピにより管理されるディスプレイ装置の製造システムは、半導体材料の薄膜形成及び画素の駆動回路の形成を行うパネル基板製造手段（工程５０）と、製造されたパネル基板を検査する検査手段（工程２０）と、検査を経たパネル基板上に有機ＥＬ又は液晶材料を含む表示媒体を実装する実装手段（工程３０）とを含む。検査手段の有する検査装置は、検査時に画素の各々の駆動回路における駆動電圧の閾値を決定し、当該閾値は、パネル基板製造手段における基板製造パラメータ決定の基準とされる。 （もっと読む）

【課題】 簡易な操作で、且つ短時間で結晶の品質の優劣を検査でき、また結晶の状況を検査し、検査結果に異常が見られた場合、リアルタイムでレーザーエネルギーを修正することができるレーザー結晶シリコンの検査方法及びその装置を提供する。
【解決手段】 ラインスキャン方式でエキシマ・レーザー・アニール（ＥＬＡ）を行い、絶縁基板上の非晶質シリコンを結晶シリコンに変化させ、結晶シリコン表面に可視光源を照射し、該結晶表面の突起の配置が反射光の変化によって結晶化を検査し、該反射光の変化が大きくてはっきりしている場合に、該結晶シリコン表面にストラップ状模様が一面に出現することを以って、該結晶の品質が不良であるとする。その検査装置は、ラインスキャン方式でレーザービームを絶縁基板上の非晶質シリコンに照射して、結晶シリコンに変化するエキシマ・レーザー装置と、該結晶シリコン表面に可視光線を照射する光源と、結晶表面の反射画像を捕捉するカメラとを含む。 （もっと読む）

【課題】 環境温度が変化したり、経時変化が生じたりすると、輝度にバラツキが生じてしまう。本発明は、環境温度の変化と経時変化に起因した発光素子の電流値の変動による影響を抑制することを目的とする。
【解決手段】 本発明は、環境温度の変化の補償機能と経時変化の補償機能を備えた表示装置である。本発明の表示装置は、発光素子と、発光素子に接続する駆動用トランジスタと、モニタ用発光素子とを備えている。このモニタ用発光素子を利用して、環境温度の変化と経時変化に起因した発光素子の電流値の変動による影響を抑制する。 （もっと読む）

【課題】 本発明は、薄膜トランジスタの電気的な特性を検査するためのテスト用パッドを有する薄膜トランジスタアレイ基板とこれを用いた表示装置を提供する。
【解決手段】 本発明による表示装置は、基板と、前記基板上に形成されて複数のデータ線と複数の走査線によって定義される複数の画素を含む画像表示部と、前記画像表示部のテストを行うためのダミーパッド部と、前記ダミーパッド部を覆う第１絶縁膜と、を備える。 （もっと読む）

【課題】 スーパーラテラル成長法において、より長くかつばらつきの少ない針状結晶を形成する半導体薄膜の製造方法および製造装置を提供する。
【解決手段】 少なくとも二種類のレーザ光を前駆体半導体薄膜基板に照射し、前駆体半導体薄膜を溶融再結晶化させて多結晶半導体領域を有する半導体薄膜の製造方法であって、予め定める基準レーザ光を前駆体半導体薄膜基板に照射した部位の反射率の変化に応じて、前記少なくとも二種類のレーザ光の照射のタイミングまたはパワー密度を制御することを特徴とする半導体薄膜の製造方法。 （もっと読む）

回路欠陥解析及びプロセス問題識別を実行するための方法は、テスト信号を回路に印加するステップと、テスト信号に応答して生成された応答信号を得るステップと、応答信号を参照情報と比較するステップと、比較するステップの結果に基づいて回路内の欠陥を分類するステップと、欠陥分類に基づいて、欠陥を引き起こした製造プロセスにおける問題を識別するステップとを有している。参照情報は、製造プロセス中に発生する可能性がある予め定義されたタイプの欠陥に対応する１つ又は複数の信号プロフィルを含むことができる。欠陥の分類は、応答信号が、信号プロフィルのうちの１つ又は複数内に入るかどうか判定することによって実行されることが好ましい。応答信号が２つ以上の信号プロフィル内に入る場合には、各プロフィルについて確率を決定することができる。次いで、欠陥は、その信号プロフィルがより高い確率を有する欠陥タイプに対応するものとして分類することができる。処理システムは、同様の方法を使用して、欠陥の分類及びプロセス問題識別を実行する。 （もっと読む）