【課題】微結晶シリコンを用いた薄膜トランジスタ基板において、基板の良否判断を確実に行う。
【解決手段】微結晶シリコンを用いた薄膜トランジスタを備えた薄膜トランジスタ基板の検査装置６０ａであって、薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部Ｍと、特性測定部Ｍで測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及びドレイン電流が最小のときのゲート電圧の大きさに基づいて、薄膜トランジスタの良否を判断するための良否判断部Ｊとを備えている。 （もっと読む）

集積回路装置が開示され、集積回路装置はＮＭＯＳゲート薄膜スタック（１２２）を覆う張力ストレス層（１４１）を有するデュアルストレスライナーＮＭＯＳデバイス（１１０）と、ＰＭＯＳゲート薄膜スタック（１２３）を覆う圧縮ストレス層（１４２）を有するデュアルストレスライナーＰＭＯＳデバイス（１１１）と、張力ストレス層（１４１）とＮＭＯＳゲート薄膜スタック（１２４）との間に延在するストレス低減層（１３１ａ）を有する低減ストレスのデュアルストレスライナーＮＭＯＳデバイス（１１２）と、圧縮ストレス層（１４２）とＰＭＯＳゲート薄膜スタック（１２５）との間に延在するストレス低減層（１３１ｂ）を有する低減ストレスのデュアルストレスライナーＰＭＯＳデバイス（１１３）とを含む。発明の実施形態において、追加の低減ストレスのデュアルストレスライナーＮＭＯＳデバイス（１１４）と低減ストレスのＰＭＯＳデバイス（１１５）とは、ストレス低減層（１３２ａ，１３２ｂ）の厚みおよび／または材料特性を変更することによって形成される。
（もっと読む）

【課題】画素電極を形成した後の静電気対策及びアレイ検査の双方を実現する。
【解決手段】マトリクス状に設けられた複数の画素電極２０ａと、各画素電極２０ａの整列方向の一方向に沿って互いに平行に延びるように設けられた複数の表示用配線１８ａと、各表示用配線１８ａの端部にそれぞれ設けられた複数の入力端子２０ｃと、各入力端子２０ｃに導通可能に設けられた短絡配線２０ｂとを備え、各入力端子２０ｃに重なるように圧電素子６ａが設けられ、各入力端子２０ｃと短絡配線２０ｂとの間には、短絡配線２０ｂが帯電したときに各入力端子２０ｃと短絡配線２０ｂとを導通状態にすると共に、各入力端子２０ｃが押圧されたときに圧電素子６ａからの電気信号により各入力端子２０ｃと短絡配線２０ｂとを非導通状態にするスイッチング素子８ａがそれぞれ設けられている。 （もっと読む）

【課題】レーザアニールによる結晶化を利用した半導体薄膜の形成において、その結晶化度を従来よりも高精度に評価することが可能な半導体薄膜の形成方法を提供する。
【解決手段】ｐ−Ｓｉ膜２３の結晶化度の検査処理の際に、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０へ向けて、ＬＥＤ１２によって照射光Ｌoutを照射する。これにより、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０の干渉縞画像（干渉縞画像データＤ１）を取得する。また、画像処理用コンピュータ１５において、ｐ−Ｓｉ膜２３（結晶化領域５１）とａ−Ｓｉ膜２３０（未結晶化領域５０）との（反射）光学的段差を求める。そして求めた（反射）光学的段差に基づいて、ｐ−Ｓｉ膜２３に対する選別および結晶化度の制御量の算出のうちの少なくとも一方の評価を行う。これにより、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。 （もっと読む）

【課題】従来技術では長期間の経時変化に対応できず、また薄膜トランジスタの照度を測定するためのフォトセンサとして利用する場合、精度が低くすぎフォトセンサとして使用は困難であった。薄膜トランジスタの照度を測定するためのフォトセンサを利用する場合に、長期間に渡る経時変化を１％以下に抑え、小型高精度かつフォトセンサの出力の調整が出来るフォトセンサ回路及び液晶モジュールを提供する。
【解決手段】フォトセンサのソース電極に交流電圧を印加して、ソース電極からドレイン電極に向かって流れる電荷と、前記薄膜トランジスタのドレイン電極からソース電極に向かって流れる電荷が、ほぼ等しくなるように駆動するようにした。また、それに伴い薄膜トランジスタが有する光感度及び光応答性の個体差を修正する機構を加えた。 （もっと読む）

【課題】電気特性のバラツキが少ないＴＦＴを備えた電気光学装置の製造方法及び電気光
学装置を提供すること。
【解決手段】本発明の電気光学装置１０の製造方法は、表示領域１２の周囲の少なくとも
１箇所に、ＴＦＴの製造時に、同時に、同条件で、同じ層構造の半導体層を備える膜厚測
定用素子Ｘ部分を形成する工程と、前記ＴＦＴのチャネルエッチング時に前記膜厚測定用
素子Ｘ部分の半導体層も同時にエッチングする工程と、得られた膜厚測定用素子Ｘの半導
体層の膜厚を測定することによって前記ＴＦＴのチャネル領域の半導体層の膜厚を求める
工程と、を備えることを特徴とする。 （もっと読む）

【課題】隣接するパターンと比較して、一致しない場合を不良として検出する方法が知られている。この方法を用いることで、拡大倍率の若干の誤差等の偽信号を抑制できる。しかし、この技術を用いるためには、同じパターンが繰り返された繰り返しパターンが要求される。そのため、アドレス番号等個別パターンを有するものには適用できず、上記した技術を用いることができるパターンは限られたものになるという課題があった。
【解決手段】アドレス番号部１３（個別パターン）の情報を隣接するパターンと同形状の遮蔽層２０で覆うことで個別情報を遮蔽し、繰り返しパターン１４とアドレス番号部１３とを合成した新たな繰り返しパターン１４Ａとして扱った。繰り返しパターンは、高速、高精度で欠陥検出が可能である。そのため、個別パターンを内包するパターンに対しても高速、高精度に欠陥検出し得る被検査基板を提供可能とした。 （もっと読む）

【課題】絶縁体層への吸着分子の比較的弱い相互作用（物理吸着）と誘電性を検出する機能を利用することにより、脱離性や繰り返し性を向上させることと、検体ガスの種類とその濃度を同時的に検出する事を可能にする。
【解決手段】本発明は、金属層、絶縁体層、半導体層より構成されるMISキャパシタ構造、或いは該MISキャパシタ構造を含む電界効果トランジスタFETを利用する。絶縁体層は、多数の貫通型細孔を設けた電気的に不活性な材質製の基板に分子吸着性絶縁層を塗膜して形成する。絶縁体層の一方の側に半導体層を、かつ他方の側に金属層を形成すると共に、貫通型細孔を通して検出すべきガス或いは液体が通過できるように構成する。 （もっと読む）

【課題】抗原−抗体反応を感知するアクティブポリマーと親水性ナノ粒子を使用してトランジスタのチャネル領域を形成することによって、抗原−抗体間の反応性と親水性を増加させて、センサーの特性を改善させたトランジスタ構造のバイオセンサーを提供する。
【解決手段】バイオセンサー１００は、基板１０１上に形成されたゲート電極１０２と、ゲート電極上に形成されたゲート絶縁膜１０３と、ゲート絶縁膜上に形成されたソース電極及びドレイン電極１０４と、ソース電極及びドレイン電極の間に形成されたチャネル領域と、を備え、チャネル領域は、抗原−抗体反応を感知するアクティブポリマー及び親水性ナノ粒子を使用して形成されたアクティブ層１０５を含む。アクティブ層は、直接印刷技術を利用して大面積工程が可能であり、プラスチックのような多様な基板の上に素子の製作が容易である。 （もっと読む）

【課題】本発明は、しきい値電圧のばらつきが大きいトランジスタのしきい値電圧を調整してしきい値電圧のばらつきを低減することを可能にする。
【解決手段】基板１１と絶縁層１２とシリコン層１３が積層されてなるＳＯＩ基板１０の該シリコン層１３の表面側にトランジスタ２０を形成する工程と、ＳＯＩ基板１０上に、トランジスタ２０を被覆する第１絶縁膜３０と、トランジスタ２０に電気的に接続される配線部４０とを形成する工程と、配線部４０を通じてトランジスタ２０のしきい値電圧を測定する工程と、第１絶縁膜３０表面に第２絶縁膜を介して支持基板を形成する工程と、ＳＯＩ基板１０の裏面側の基板１１と絶縁層１２の少なくとも一部を除去する工程と、測定されたしきい値電圧に基づいてトランジスタ２０のしきい値電圧を調整する工程を有する。 （もっと読む）

【課題】薄膜トランジスタの活性層などとして有用な非晶質又は多結晶性の酸化物半導体層の膜質を、非破壊で迅速に調べることのできる検査方法、及び、その検査方法を活用した非晶質又は多結晶性の酸化物半導体層の作製方法を提供すること。
【解決手段】検査しようとする非晶質又は多結晶性の被検査酸化物半導体層に対して励起光２を照射し、被検査酸化物半導体層から放出される光のうち、バンドギャップエネルギーに対応する波長よりも長い波長領域のフォトルミネッセンス光４の強度を測定する。そして、被検査酸化物半導体層と同じ工程で作製され、被検査酸化物半導体層と同じ元素組成と膜厚とを有する、非晶質又は多結晶性の参照用酸化物半導体層に対し、同じフォトルミネッセンス光強度の測定と、膜質の測定とを行い、フォトルミネッセンス光強度と膜質との関係を得て、この関係に基づいて酸化物半導体層の膜質を推定する。 （もっと読む）

【課題】ＳＯＱ基板上のクラックを容易に検出可能な半導体装置の製造方法を提供することを課題とする。
【解決手段】本発明に係る半導体装置の製造方法は、石英基板の上に半導体層を形成してなるＳＯＱ基板を準備する工程と；前記ＳＯＱ基板上に、複数の半導体装置形成領域とクラック検査用のパターンを形成する工程と；前記パターンを観察し、当該パターンにクラックが発生しているか否かを検査する第１の検査工程と；前記第１の検査工程の結果、前記パターンにクラックが発生している場合には、前記半導体装置形成領域内のクラックを検査する第２の検査工程とを含むことを特徴とする。 （もっと読む）

【課題】ＳＩＭＳにおける積層膜の深さ方向測定時に積層膜界面の帯電による強度低下を利用し薄膜トランジスタの特性を予測する方法を提供。
【解決手段】薄膜トランジスタの積層構造と同じ積層構造で、それぞれ、オン電流が異なる複数の試料に対し、表面帯電状態を非中和にした状態で１次イオン照射し飛散した２次イオンにより深さ方向プロファイルを作成する第１工程と、プロファイルに基づいてシリコンの２次イオン強度の低下率を求める第２工程と、２次イオン強度の低下率とオン電流低下度の相関曲線を作成する第３工程と、第１及び第２工程の手順により半導体層界面前後におけるシリコンの２次イオン強度の低下率を求める第４工程（Ｓ２，Ｓ５）と、第４工程において求められた試料の２次イオン強度の低下率を、シリコンの２次イオン強度の低下率とオン電流低下度の相関曲線に照らして試料のオン電流低下度を求める（Ｓ６）。 （もっと読む）

【課題】製造工程を変更することなくＭＯＳトランジスタのドレイン電流−温度特性を制御する。
【解決手段】半導体層１に互いに間隔をもって形成されたソース１１ｓ及びドレイン１１ｄ，１３ｄと、ソース１１ｓとドレイン１１ｄ，１３ｄの間の半導体層１上にゲート絶縁膜５を介して形成されたゲート電極７とをもつＭＯＳトランジスタを備えている。ＭＯＳトランジスタで、ソース１１ｓは上方から見てゲート電極７とは間隔をもつ位置に形成されている。ドレイン１３ｄは上方から見てゲート電極７に一部重複する位置に形成されている。上方から見たソース１１ｓとゲート電極７の間の距離ＡはＭＯＳトランジスタが温度上昇に対してドレイン電流が増加するドレイン電流−温度特性をもつ寸法に設定されている。 （もっと読む）

【課題】 保護膜に欠陥のあるデバイスと保護膜に欠陥のないデバイスを選別することができるデバイス検査方法を提供すること。
【解決手段】 固体撮像デバイス１は、透明基板２と、透明基板２上にマトリクス状に配列された複数のＤＧ−Ｔｒ３と、全てのＤＧ−Ｔｒ３を被覆する保護絶縁膜４とを備える。ＤＧ−Ｔｒ３は、ボトムゲート電極２１、半導体膜２３、ドレイン電極２７、ソース電極２８及びトップゲート電極３０等から構成されている。ライン４１，４２，４３，４４を介してボトムゲート電極２１、ドレイン電極２７、ソース電極２８及びトップゲート電極３０を導電配線５０に接続し、導電配線５０を電源１０１の陰極に接続し、固体撮像デバイス１を電解液１０２に浸漬し、電源１０１の陽極を電解液に浸漬する。そして、トップゲート電極３０の透明性の変化を観察する。 （もっと読む）

【課題】層間絶縁層におけるコンタクトホールを形成した領域での膜残りを検出し、且つ層間絶縁層の膜残りの厚みを精度良く求める。
【解決手段】基板１１に半導体層１３及び半導体層１３よりも酸化され難い第１検査用金属層２７を形成し、半導体層１３及び第１検査用金属層２７を覆うように絶縁膜２０を形成した後、絶縁膜２０に半導体層１３及び第１検査用金属層２７をそれぞれ一部露出させるためのコンタクトホール２１ａ及び検査用コンタクトホール２１ｂを形成することで層間絶縁層２１を形成し、層間絶縁層２１にコンタクトホール２１ａ及び検査用コンタクトホール２１ｂの内部から表面にそれぞれ引き出された金属層２２及び第２検査用金属層２８を形成し、第１検査用金属層２７と第２検査用金属層２８との間の電気的特性を測定する。 （もっと読む）

【課題】導電性構造部が従来のようにまだ機械的にコンタクト形成のできない基板のもとでも検査の実施が可能となるように改善すること。
【解決手段】電界が導電性構造部（３）の機械的接触なしでの励起によって形成されるように構成する。 （もっと読む）

【課題】複数のテスト素子によりＭＩＳ型素子の経時変化を評価可能であり、各々のテスト素子に位置依存性が少なく、印加電圧のばらつきも生じ難い、信頼性の高いＭＩＳ型素子の評価方法を提供する。
【解決手段】本発明のＭＩＳ型素子の評価方法は、ＭＩＳ型素子９５の層構造と同層にて、金属層２６５と半導体層２６７との間に絶縁層２６６が形成されてなるテスト素子２０１ａ〜２０１ｅを複数形成し、金属層２６５と半導体層２６７とを電極として複数のテスト素子２０１ａ〜２０１ｅをそれぞれ並列に接続して、各テスト素子２０１ａ〜２０１ｅに電圧印加した後、所定時間の経過後にテスト素子２０１ａをサンプリングして当該テスト素子２０１ａを評価する一方、さらに所定時間の経過後にテスト素子２０１ｂをサンプリングして当該テスト素子２０１ｂを評価する評価工程を順次行うことを特徴とする。 （もっと読む）

【課題】レーザアニールによる結晶化を利用した半導体薄膜の形成において、その結晶化度を従来よりも高精度に評価することが可能な半導体薄膜の形成方法を提供する。
【解決手段】ｐ−Ｓｉ膜２３の結晶化度の検査処理の際に、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０へ向けて、ＬＥＤ１２によって照射光Ｌoutをそれぞれ照射する。これにより、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０の透過画像（透過画像データＤ１）を取得する。また、画像処理用コンピュータ１５において、ｐ−Ｓｉ膜２３（結晶化領域５１）の透過輝度とａ−Ｓｉ膜２３０（未結晶化領域５０）の透過輝度との透過コントラストを求める。そして求めた透過コントラストに基づいて、ｐ−Ｓｉ膜２３に対する選別を行う。これにより、従来よりも確実な選別が実現される。 （もっと読む）

【課題】導電性が十分に向上した導電性組成物を提供すること。
【解決手段】
導電性共役高分子と芳香族イミド化合物とを含む導電性組成物であって、導電性共役高分子が、芳香族イミド化合物とスタッキング安定構造を形成可能な高分子であり、且つ、スタッキング安定構造における、導電性共役高分子のＨＯＭＯと芳香族イミド化合物のＬＵＭＯとのＨＯＭＯ−ＬＵＭＯ間重なり積分の絶対値が、０．００８〜１．０となる部分を有する高分子である、導電性組成物。 （もっと読む）