ＭＩＳ型素子の評価方法、ＭＩＳ型素子の評価用素子
【課題】複数のテスト素子によりＭＩＳ型素子の経時変化を評価可能であり、各々のテスト素子に位置依存性が少なく、印加電圧のばらつきも生じ難い、信頼性の高いＭＩＳ型素子の評価方法を提供する。
【解決手段】本発明のＭＩＳ型素子の評価方法は、ＭＩＳ型素子９５の層構造と同層にて、金属層２６５と半導体層２６７との間に絶縁層２６６が形成されてなるテスト素子２０１ａ〜２０１ｅを複数形成し、金属層２６５と半導体層２６７とを電極として複数のテスト素子２０１ａ〜２０１ｅをそれぞれ並列に接続して、各テスト素子２０１ａ〜２０１ｅに電圧印加した後、所定時間の経過後にテスト素子２０１ａをサンプリングして当該テスト素子２０１ａを評価する一方、さらに所定時間の経過後にテスト素子２０１ｂをサンプリングして当該テスト素子２０１ｂを評価する評価工程を順次行うことを特徴とする。
【解決手段】本発明のＭＩＳ型素子の評価方法は、ＭＩＳ型素子９５の層構造と同層にて、金属層２６５と半導体層２６７との間に絶縁層２６６が形成されてなるテスト素子２０１ａ〜２０１ｅを複数形成し、金属層２６５と半導体層２６７とを電極として複数のテスト素子２０１ａ〜２０１ｅをそれぞれ並列に接続して、各テスト素子２０１ａ〜２０１ｅに電圧印加した後、所定時間の経過後にテスト素子２０１ａをサンプリングして当該テスト素子２０１ａを評価する一方、さらに所定時間の経過後にテスト素子２０１ｂをサンプリングして当該テスト素子２０１ｂを評価する評価工程を順次行うことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＳ（Metal Insulator Semiconductor）型素子の評価方法、ＭＩＳ型素子の評価用素子に関する。
【背景技術】
【０００２】
液晶装置の構成として、一対の基板間に液晶層が挟持されてなるものが公知であり、そのうち一方の基板は、画素電極を備えたアクティブマトリクス基板として構成される。このアクティブマトリクス基板は、ゲート配線と信号配線とが透明基板上に格子状に設けられ、ゲート配線と信号配線との交差部にＴＦＴ（薄膜トランジスタ）等のスイッチング素子が設けられた構成を有している。ＴＦＴとしては、ＭＩＳ（Metal Insulator Semiconductor）型のもの、すなわち金属膜と半導体膜との間に絶縁膜が介在してなる型のものが公知であり、ゲート配線と信号配線とに囲まれた領域に、該ＴＦＴと接続される画素電極が配され、これにより表示単位としての画素が構成されている。
【０００３】
上記のようなＴＦＴの特性評価としては、テスト素子であるＴＥＧ（Test Element Group）を用いた評価方法が公知である（例えば特許文献１参照）。これは画素に配置したＴＦＴと同等の素子（例えばＴＦＴを構成する膜の一部からなるもの）をアクティブマトリクス基板の表示領域外に形成し、この表示領域外の素子をＴＦＧとして評価することでＴＦＴの特性を評価するものである。
【特許文献１】特開２００４−２１４６３８公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のようなＴＥＧを評価するにあたり、例えば２次イオン質量分析（ＳＩＭＳ）等のように当該ＴＥＧの破壊を伴って評価が行われる場合、一度評価を行ったＴＥＧは使用できず、例えばＴＦＴの長期信頼性評価のために経時変化を観察する場合には、複数のＴＥＧを形成する必要がある。しかしながら、各々独立したＴＥＧを使用する場合、同一基板内であっても位置によって膜特性にばらつきがあり、ＴＥＧによっては初期条件において既に異なった膜特性を有している可能性もある。また、各々のＴＥＧの電極における接触抵抗の相違により印加電圧のばらつきが生じる場合もあり、さらに、各々のＴＥＧが異なった位置に配されると、温度のばらつきにより適切に経時変化を評価できない場合もある。
【０００５】
本発明は、上記のような事情に鑑みてなされたものであって、複数のテスト素子によりＭＩＳ型素子の経時変化を評価可能であり、各々のテスト素子に位置依存性が少なく、印加電圧のばらつきも生じ難い、信頼性の高いＭＩＳ型素子の評価方法、及びＭＩＳ型素子の評価用素子を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のＭＩＳ型素子の評価方法は、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子の評価方法であって、前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数形成し、前記金属層と前記半導体層とを電極として複数の前記テスト素子をそれぞれ並列に接続して、各テスト素子に電圧印加を行い、所定時間の経過後に前記テスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後に前記テスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことを特徴とする。
【０００７】
このような評価方法によると、各テスト素子を並列に接続して電圧印加するものとしているため、各テスト素子に対する印加電圧のばらつきが生じ難いものとなり、印加電圧が同一となる条件下において各テスト素子の特性評価を行うことが可能となる。したがって、所定時間の経過後にテスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後にテスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことで、各テスト素子の印加電圧のばらつきを抑えた条件下、評価対象であるＭＩＳ型素子の経時変化（例えば絶縁層における不純物濃度の経時変化）を正確に把握することが可能となる。
【０００８】
本発明のＭＩＳ型素子の評価方法において、前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成するものとすることができる。
このようにテスト素子の各層を、評価対象であるＭＩＳ型素子の各層と同一材料、同一工程で形成することで、ＭＩＳ型素子の特性を正確に把握することが可能となる。また、この場合、複数のテスト素子同士においても各層の特性が同一となるため、経時変化の評価を行う場合に素子間のバラツキがなく、正確な評価を行うことが可能となる。
【０００９】
また、前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成するものであり、前記基板が、アルカリガラスからなるものとすることができる。
このようにアルカリガラスからなる基板上に、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を形成する場合、基板から絶縁層（例えばゲート絶縁膜）へのアルカリ成分の拡散が素子特性に多大な影響を及ぼす場合がある。そこで、そのようなアルカリガラスからなる基板上にＭＩＳ型素子を形成した場合に本発明の評価方法を採用することで、ＭＩＳ型素子の特性の経時変化を性格に把握することができ、ひいてはＭＩＳ型素子の信頼性向上に寄与することが可能となる。
【００１０】
具体的には、サンプリングした前記テスト素子の評価は、当該テスト素子の絶縁層に含まれるアルカリ金属成分に関する情報を得る評価であるものとすることができる。
このように絶縁層に含まれるアルカリ金属成分に関する情報（濃度、成分構成等）を評価することで、アルカリガラス基板によるＭＩＳ型素子への影響を正確に把握することが可能となる。
【００１１】
また、サンプリングした前記テスト素子の評価は、２次イオン質量分析により行うものとすることができる。
このように２次イオン質量分析によりテスト素子の評価を行う場合、テスト素子を破壊してサンプリングする必要があるが、このような破壊を伴う評価方法では、一度評価を行ったテスト素子そのものは、その後の経時変化を評価することができないものとなる。したがって、２次イオン質量分析を用いて経時変化の評価を行うためにはテスト素子を複数設けておく必要がある。ところが、複数のテスト素子を時間毎にサンプリングして経時変化を評価する場合には、各テスト素子間で印加電圧等の条件のバラツキがあっては正確な経時変化を評価することができない。そこで、本発明のように各テスト素子を並列に接続して電圧印加を行い、該各テスト素子を時間毎に順次サンプリングして評価を行うことで、２次イオン質量分析による評価を行う場合にも、印加電圧のバラツキがない条件で経時変化を正確に評価することが可能となる。
【００１２】
また、前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されるものであり、前記個別基板を複数含むマザー基板を用意し、前記マザー基板の各個別基板に前記ＭＩＳ型素子を形成する一方、前記マザー基板の一箇所に複数の前記テスト素子を集約して形成されてなるものとすることができる。
このように各個別基板にテスト素子を別々で形成するのではなく、一箇所に集約して形成することで、テスト素子の位置依存性を排除でき、すなわち位置の違いによる各テスト素子の特性のバラツキを排除することが可能となる。また、一箇所に集約して形成することで、温度環境を一元化することができ、すなわち位置の違いによる各テスト素子の温度環境のバラツキを排除することが可能となり、ひいては経時変化を評価するための加速試験を正確に行うことが可能となる。
【００１３】
なお、本発明の評価対象たるＭＩＳ型素子としては、薄膜トランジスタを例示することができる。このような薄膜トランジスタは、例えば液晶パネルのスイッチング素子として用いることができ、本発明は、このような薄膜トランジスタ素子を用いた液晶パネルの信頼性向上に大きく寄与することが可能となる。
【００１４】
次に、上記課題を解決するために、本発明のＭＩＳ型素子の評価用素子は、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を評価するための評価素子であって、前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数具備し、前記金属層と前記半導体層とを電極として複数の前記テスト素子がそれぞれ並列に接続されて、各テスト素子に電圧印加可能に構成されていることを特徴とする。
【００１５】
このような評価用素子によると、各テスト素子を並列に接続して電圧印加可能に構成しているため、各テスト素子に対する印加電圧のばらつきが生じ難いものとなり、印加電圧が同一となる条件下において各テスト素子の特性評価を行うことが可能となる。
したがって、例えば所定時間の経過後にテスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後にテスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことで、各テスト素子の印加電圧のばらつきを抑えた条件下、評価対象であるＭＩＳ型素子の経時変化を正確に評価することができるものとなる。
【００１６】
本発明のＭＩＳ型素子の評価用素子において、前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成されてなるものとすることができる。
このようにテスト素子の各層を、評価対象であるＭＩＳ型素子の各層と同一材料、同一工程で形成することで、ＭＩＳ型素子の特性を正確に把握することが可能となる。また、この場合、複数のテスト素子同士においても各層の特性が同一となるため、経時変化の評価を行う場合に素子間のバラツキがなく、正確な評価を行うことが可能となる。
【００１７】
また、前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成されてなり、前記基板が、アルカリガラスからなるものとすることができる。
このようにアルカリガラスからなる基板上に、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を形成する場合、基板から絶縁層（例えばゲート絶縁膜）へのアルカリ成分の拡散が素子特性に多大な影響を及ぼす場合がある。そこで、そのようなアルカリガラスからなる基板上にＭＩＳ型素子を形成した場合に本発明の評価素子を採用して、ＭＩＳ型素子の評価を行うことで、ＭＩＳ型素子の特性の経時変化を性格に把握することができ、ひいてはＭＩＳ型素子の信頼性向上に寄与することが可能となる。
【００１８】
また、前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されてなり、前記テスト素子は、前記ＭＩＳ型素子が配置された前記個別基板を複数含むマザー基板の一箇所に複数集約して形成されてなるものとすることができる。
このように各個別基板にテスト素子を別々で形成するのではなく、一箇所に集約して形成することで、テスト素子の位置依存性を排除でき、すなわち位置の違いによる各テスト素子の特性のバラツキを排除することが可能となる。また、一箇所に集約して形成することで、温度環境を一元化することができ、すなわち位置の違いによる各テスト素子の温度環境のバラツキを排除することが可能となり、ひいては経時変化を評価するための加速試験を正確に行うことが可能となる。
【００１９】
なお、本発明の評価対象たるＭＩＳ型素子としては、薄膜トランジスタを例示することができる。このような薄膜トランジスタは、例えば液晶パネルのスイッチング素子として用いることができ、本発明は、このような薄膜トランジスタ素子を用いた液晶パネルの信頼性向上に大きく寄与することが可能となる。
【発明の効果】
【００２０】
本発明により、各々のテスト素子において位置依存性が少なくなり、印加電圧のばらつきも生じ難いものとなるため、ＭＩＳ型素子の経時変化等の特性評価を確実に行うことが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明に係る実施形態について説明する。
図１は本発明に係る方法によって評価されるＭＩＳ型素子を含む液晶表示装置についてその概略構成を分解して示す斜視図、図２は同液晶表示装置の概略構成を示す断面図、図３は同液晶表示装置の要部構成（液晶パネルの一部分）について示す断面図、図４は同液晶表示装置の画素構成について示す平面図、図５は図４のＡ−Ａ’線断面図である。
【００２２】
図１及び図２に示した液晶表示装置１０は、矩形をなす液晶パネル１１と、外部光源であるバックライト装置１２とを備え、これらがベゼル１３などにより一体的に保持されるようになっている。
バックライト装置１２は、所謂直下型のバックライト装置であって、液晶パネル１１のパネル面（表示面）の背面直下に、当該パネル面に沿って光源（ここでは冷陰極管１７）が並列配置された構成を具備している。バックライト装置１２は、上面側が開口した矩形の略箱型をなす金属製のシャーシ１４と、シャーシ１４の開口部を覆うようにして取り付けられる複数の光学部材１５（図示下側から順に拡散板、拡散シート、レンズシート、光学シート）と、これら光学部材１５をシャーシ１４に保持するためのフレーム１６と、シャーシ１４内に収容されるランプである冷陰極管１７と、冷陰極管１７の両端部を保持するためのゴム製（例えばシリコンゴム製）のホルダ１８と、冷陰極管１７群及びホルダ１８群を一括して覆うランプホルダ１９と、冷陰極管１７における両端部を除いた途中の部分を保持するためのランプクリップ２０とを備える。
【００２３】
液晶パネル１１は、図３に示すように、一対の基板３０，４０が所定のギャップを隔てた状態で貼り合わせられるとともに、両基板３０，４０間に液晶が封入された構成とされ、当該液晶により液晶層５０が形成されている。
基板４０は素子基板（アクティブマトリクス基板）であって、アルカリガラスからなるガラス基板４１と、ガラス基板４１の液晶層５０側に形成された半導体素子としての薄膜トランジスタ（ＴＦＴ）６０と、当該薄膜トランジスタ６０に対して電気的に接続された画素電極４４と、これら薄膜トランジスタ６０及び画素電極４４の液晶層５０側に形成された配向膜４５と、を備えている。また、ガラス基板４１の液晶層５０側とは反対側には偏光板４２が配されている。なお、ガラス基板４１は、シリカ（ＳｉＯ２）を主体としてなり、ソーダ（Ｎａ２Ｏ）、石灰（ＣａＯ）を含んで構成されている。
【００２４】
画素電極４４は例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜からなり、素子基板４０の液晶層５０側にマトリクス状のパターンで形成されている。詳しくは、薄膜トランジスタ６０のドレイン電極６４（図４及び図５参照）と接続され、当該薄膜トランジスタ６０のスイッチング作動により選択的に電圧が印加されるものとなっている。また、配向膜４５は例えばポリイミドのラビング配向膜から構成されており、偏光板４２は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
【００２５】
一方、基板３０は対向基板であって、アルカリガラスからなるガラス基板３１と、ガラス基板３１の液晶層５０側に形成され、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色光を選択的に透過可能な着色部Ｒ，Ｇ，Ｂを備えたカラーフィルタ３３と、カラーフィルタ３３の液晶層５０側に形成された対向電極３４と、対向電極３４の液晶層５０側に形成された配向膜３５と、を備えている。また、ガラス基板３１の液晶層５０側とは反対側には偏光板３２が配されている。
【００２６】
カラーフィルタ３３は、着色部Ｒ，Ｇ，Ｂの境界に配されたブラックマトリクスＢＭを備え、当該ブラックマトリクスＢＭは素子基板４０の非画素部（つまり薄膜トランジスタ６０が形成された領域）を覆うように、当該非画素部に重畳して配されている。また、対向電極３４は例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜からなり、対向基板３０の液晶層５０側に全面ベタ状に形成されている。また、配向膜３５は例えばポリイミドのラビング配向膜から構成されており、偏光板３２は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
【００２７】
上述したように本実施形態の液晶表示装置１０は半導体素子として薄膜トランジスタ６０を備えており、当該薄膜トランジスタ６０を含む画素は、図４及び図５に示すような構成を具備している。
本実施形態の液晶表示装置１０では複数の画素４９がマトリクス状に構成されており、これら画素４９の各々には、画素スイッチング用の半導体素子として薄膜トランジスタ６０が形成されている。
【００２８】
薄膜トランジスタ６０は、ソース電極６３、ドレイン電極６４、及びゲート電極６５を備え、ソース電極６３には、画像信号を供給するソース配線８０が接続されている。ソース配線８０に書き込む画像信号は、線順次で供給してもよく、相隣接する複数のソース配線８０同士に対して、グループ毎に供給するようにしてもよい。なお、ソース配線８０は、図４に示すように、コンタクトホール８１及び配線８２を介して画像信号を供給するための駆動回路と接続されている。
また、薄膜トランジスタ６０のゲート電極６５にはゲート配線９０が接続されており、所定のタイミングで、ゲート配線９０にパルス的に走査信号を線順次で印加するように構成されている。
【００２９】
画素電極４４は、薄膜トランジスタ６０のドレイン電極６４にコンタクトホール６８を介して接続されており、スイッチング素子である薄膜トランジスタ６０を一定期間だけオン状態とすることにより、ソース配線８０から供給される画像信号を各画素４９に所定のタイミングで書き込む。このようにして画素電極４４を介して液晶に書き込まれた所定レベルの画像信号は、対向電極３４（図３参照）との間で一定期間保持される。なお、保持された画像信号がリークするのを防ぐために、画素電極４４と対向電極３４（図３参照）との間に形成される液晶容量と並列に蓄積容量（図示略）が付加されている。
【００３０】
上述した通り、薄膜トランジスタ６０は、素子基板４０を構成するガラス基板４１上に配設されている。詳しくは、図５に示すように、ガラス基板４１上に形成されたゲート電極６５と、ゲート電極６５上に形成されたゲート絶縁膜６６と、ゲート絶縁膜６６上に形成され、チャネル領域６７ａを備える半導体膜６７と、半導体膜６７の一端に接続されたソース電極６３と、半導体膜６７の他端に接続され、ソース電極６３に対してチャネル領域６７ａを介して接続されるドレイン電極６４と、を備えて構成されている。なお、薄膜トランジスタ６０は、ゲート電極（Metal）６５、ゲート絶縁膜（Insulator）６６、半導体膜（Semiconductor）６７により構成されるＭＩＳ型素子９５を有して構成されている。
【００３１】
ゲート電極６５は、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。
ゲート絶縁膜６６は、例えば窒化シリコン（ＳｉＮｘ）の他、酸化シリコン（ＳｉＯｘ）等で形成することができる。
半導体膜６７は、例えばアモルファスシリコン（ａ−Ｓｉ）等で形成することができる。
【００３２】
ソース電極６３及びドレイン電極６４、ならびにソース電極６３と接続されたソース配線８０は、導電膜６１，６２が積層した構成を備える。下層側の導電膜６１は、例えばリン（Ｐ）等のｎ型不純物を高濃度にドーピングしたアモルファスシリコン（ｎ＋Ｓｉ）等で形成することができる。上層側の導電膜６２は、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。
【００３３】
また、ソース電極６３及びドレイン電極６４上には層間絶縁膜（パッシベーション膜）７０が形成されている。ドレイン電極６４は、この層間絶縁膜７０に形成されたコンタクトホール６８を介して、画素電極４４に接続されている。なお、層間絶縁膜７０は、例えば窒化シリコン（ＳｉＮｘ）等の無機絶縁膜の他、アクリル系樹脂膜等で形成することができる。
【００３４】
一方、図５に示すように、ガラス基板４１上には、ゲート電極６５に走査信号を供給するためのゲート配線９０が形成されている。このゲート配線９０は、ゲート電極６５と同一材料で同一層に形成されている。また、ゲート配線９０上には、ゲート絶縁膜６６と同一材料で同一層に形成された絶縁膜６９が積層されている。そして、これらゲート配線９０と絶縁膜６９を覆うように層間絶縁膜７０が形成されている。また、図４に示すように、絶縁膜６９及び層間絶縁膜７０にはコンタクトホール９１が形成され、このコンタクトホール９１を介して、ゲート配線９０が走査信号供給回路に繋がる配線９２と接続されている。
【００３５】
以上のような本実施形態の液晶表示装置１０は、図６に示すような多数のガラス基板（個別基板）４１を連結してなる大型のマザー基板４１０を用いて製造される。すなわち、多数（図６では８個）のガラス基板４１に対してそれぞれ同一工程で薄膜トランジスタ６０や画素電極４４等を形成して、多数のアクティブマトリクス基板４０を同時に得ることで製造効率を向上させている。なお、このアクティブマトリクス基板４０に対して、対向側のガラス基板３１を多数個連結してなる大型の対向側マザー基板（図示略）を貼り合わせ、互いの基板間に液晶層を形成することで大型のマザーパネルを作成し、当該大型のマザーパネルを分断して個々の液晶パネルを得るものとしている。
【００３６】
ここで、マザー基板４１０上には、薄膜トランジスタ６０の特性を評価するための評価素子であるＴＥＧ（Test Element Group）２００を、該薄膜トランジスタ６０と同時に形成するものとしている。
ＴＥＧ２００は、マザー基板４１０の中心部に形成され、図７に示すようにキャパシタからなる複数のテスト素子２０１ａ〜２０１ｅを当該中心部に集約した形で形成される。また、テスト素子２０１ａ〜２０１ｅは、図８に示すように金属層２６５と半導体層２６７との間に絶縁層２６６が形成された構成を有している。特に、これら金属層２６５と絶縁層２６６と半導体層２６７とは、薄膜トランジスタ６０を構成するゲート電極（Metal）６５とゲート絶縁膜（Insulator）６６と半導体膜（Semiconductor）６７により構成されたＭＩＳ型素子９５の各膜（層）と同層に構成され、該ＭＩＳ型素子９５と同一のマザー基板４１０（ガラス基板４１の集合体）上に形成される。
【００３７】
詳しくは、テスト素子２０１ａ〜２０１ｅの金属層２６５と薄膜トランジスタ６０のＭＩＳ型素子９５を構成するゲート電極６５とは、同一材料・同一工程で形成されるものであり、例えばスパッタリング法により形成することができ、用いる材料としては、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属膜単体又はこれらの金属窒化物との積層物とすることができる。
【００３８】
テスト素子２０１ａ〜２０１ｅの絶縁層２６６と薄膜トランジスタ６０のＭＩＳ型素子９５を構成するゲート絶縁膜６６とは、同一材料・同一工程で形成されるものであり、例えばプラズマＣＶＤ法により形成することができ、用いる材料としては、例えば窒化シリコン（ＳｉＮｘ）の他、酸化シリコン（ＳｉＯｘ）等とすることができる。
【００３９】
テスト素子２０１ａ〜２０１ｅの半導体層２６７と薄膜トランジスタ６０のＭＩＳ型素子９５を構成する半導体膜６７とは、同一材料・同一工程で形成されるものであり、例えばプラズマＣＶＤ法により形成することができ、用いる材料としては、例えばアモルファスシリコン（ａ−Ｓｉ）等とすることができる。
【００４０】
このようにマザー基板４１０のうち、個別基板である各ガラス基板４１上には画素毎に薄膜トランジスタ６０を形成すべく所定の平面パターンにＭＩＳ型素子９５が形成され、一方、複数のガラス基板４１の境界部分であるマザー基板４１０の中心部にはテスト素子２０１ａ〜２０１ｅを集約してＴＥＧ２００が形成される。そして、ＴＥＧ２００においては、各テスト素子２０１ａ〜２０１ｅは、図７に示すように、金属層２６５と半導体層２６７を電極としてそれぞれ並列に接続された状態で電圧印加可能に構成されている。特に図８に示すように、各テスト素子２０１ａ〜２０１ｅは、ガラス基板４１（マザー基板４１０）上に金属層２６５と、絶縁層２６６と、半導体層２６７とが積層された構成を有し、各テスト素子２０１ａ〜２０１ｅの金属層２６５の端子部２６５ａ、及び半導体層２６７と導通してなる金属層２７０の端子部２７０ａから、当該各テスト素子２０１ａ〜２０１ｅに電圧が印加される構成となっている。なお、これら各テスト素子２０１ａ〜２０１ｅには、絶縁材料からなる保護膜２９９が覆われている。
【００４１】
本実施形態では、以上のような複数のテスト素子２０１ａ〜２０１ｅを含むＴＥＧ２００により、薄膜トランジスタ６０の特性、特にはＭＩＳ型素子９５の特性を間接的に評価することが可能となっている。本実施形態では、ＭＩＳ型素子９５を構成する層のうちゲート絶縁膜６６の特性を評価するものとしており、具体的には、ガラス基板４１からゲート絶縁膜６６へのアルカリ成分等の不純物の拡散度合いについて経時変化を評価するものとしている。
【００４２】
以下、その評価方法について説明する。
図７に示すように並列接続した各テスト素子２０１ａ〜２０１ｅに対し、恒温槽中、端子部２６５ａ及び端子部２７０ａを介して電圧印加を行い、所定時間の経過後（例えば２４時間経過後）、図９に示すようにテスト素子２０１ａ〜２０１ｅの１つ（ここではテスト素子２０１ａ）をサンプリングして当該テスト素子２０１ａの特性評価を行う。この際、図９に示すように破線部Ａで破断する形で、並列接続されたテスト素子２０１ａ〜２０１ｅのうちテスト素子２０１ａのみを破壊して抽出し、その絶縁層２６６について、アルカリ金属成分等の不純物元素の濃度を２次イオン質量分析により測定する。
【００４３】
続いて、並列接続された状態で残存するテスト素子２０１ｂ〜２０１ｅについては、さらに所定時間の経過後（例えばテスト素子２０１ａを抽出してから２４時間後）、図１０に示すようにテスト素子２０１ｂ〜２０１ｅの１つ（ここではテスト素子２０１ｂ）をサンプリングして当該テスト素子２０１ｂの特性評価を行う。この際、図１０に示すように破線部Ｂで破断する形で、並列接続されたテスト素子２０１ｂ〜２０１ｅのうちテスト素子２０１ｂのみを破壊して抽出し、その絶縁層２６６について、アルカリ金属成分等の不純物元素の濃度を２次イオン質量分析により測定する。
【００４４】
その後、残りのテスト素子２０１ｃ〜２０１ｅについても、さらにそれぞれ２４時間経過毎に２０１ｃ、２０１ｄ、２０１ｅを順次抽出して、同様に絶縁層２６６について、アルカリ金属成分等の不純物元素の濃度を２次イオン質量分析により測定する。
このようにして各テスト素子２０１ａ〜２０１ｅの絶縁層２６６におけるアルカリ金属成分等の濃度をそれぞれ測定することで、当該絶縁層２６６における不純物濃度の経時変化を評価することができる。そして、このＴＥＧを用いた特性評価により、薄膜トランジスタ６０のＭＩＳ型素子９５を構成するゲート絶縁膜６６について、不純物濃度の経時変化を評価するものとしている。
【００４５】
以上のような本実施形態の評価方法により、以下のような作用効果が奏される。
まず、各テスト素子２０１ａ〜２０１ｅを並列に接続して電圧印加するものとしているため、各テスト素子２０１ａ〜２０１ｅに対する印加電圧のばらつきが生じ難いものとなり、印加電圧が同一となる条件下において各テスト素子２０１ａ〜２０１ｅの特性評価を行うことが可能とされている。
したがって、上述のように所定時間の経過後にテスト素子２０１ａをサンプリングして当該テスト素子２０１ａの評価を行い、さらに所定時間の経過後にテスト素子２０１ｂ、２０１ｃ・・・をサンプリングして当該テスト素子２０１ｂ、２０１ｃ・・・を評価する評価工程を順次行うことで、各テスト素子２０１ａ〜２０１ｅの印加電圧のばらつきを抑えた条件下、評価対象である薄膜トランジスタ６０のＭＩＳ型素子９５の経時変化（ここではゲート絶縁膜６６の不純物濃度の経時変化）を正確に把握することが可能とされている。
【００４６】
また、テスト素子２０１ａ〜２０１ｅの各層（金属層２６５、絶縁層２６６、半導体層２６７）を、評価対象であるＭＩＳ型素子９５の各層（ゲート電極６５、ゲート絶縁膜６６、半導体膜６７）と同一材料、同一工程で形成しているため、テスト素子２０１ａ〜２０１ｅの膜特性が初期状態において薄膜トランジスタ６０のＭＩＳ型素子９５の各層と同一となり、該薄膜トランジスタ６０のＭＩＳ型素子９５の特性を正確に把握することが可能とされている。また、この場合、複数のテスト素子２０１ａ〜２０１ｅ同士においても各層の特性が同一となるため、経時変化の評価を行う場合にテスト素子間のバラツキがなく、正確な評価を行うことが可能とされる。
【００４７】
また、本実施形態では、マザー基板４１０の各ガラス基板４１にＭＩＳ型素子９５を所定パターンで形成する一方、マザー基板４１０の中心部の一箇所に複数のテスト素子２０１ａ〜２０１ｅを集約して形成している。このように、各ガラス基板４１にテスト素子２０１ａ〜２０１ｅを別々で異なる場所に形成するのではなく、一箇所に集約して形成することで、テスト素子２０１ａ〜２０１ｅの位置依存性を排除でき、すなわち位置の違いによる各テスト素子２０１ａ〜２０１ｅの特性のバラツキが排除されている。また、一箇所に集約して形成することで、温度環境を一元化することができ、すなわち位置の違いによる各テスト素子２０１ａ〜２０１ｅの温度環境のバラツキが排除され、ひいては経時変化を評価するための加速試験を正確に行うことが可能とされている。そして、このようなテスト素子２０１ａ〜２０１ｅを含むＴＥＧ２００に基づく経時変化の評価により、薄膜トランジスタ６０のＭＩＳ型素子９５における絶縁層（ゲート絶縁膜６６）の不純物濃度の経時変化を正確に把握することが可能となる。
【００４８】
特に、本実施形態のＴＥＧ２００を用いた評価方法は、素子の破壊を伴う２次イオン質量分析による経時変化の観察を可能にしている。具体的には、複数のテスト素子２０１ａ〜２０１ｅを局所的に集約して、且つ回路として並列に接続してＴＥＧ２００を構成しているため、所望のエージング時間でテスト素子２０１ａ〜２０１ｅのいずれかを切り出すことにより、得エージング時間を除く条件が同一であるテスト素子を作成することが可能とされている。そして、そのサンプリングしたテスト素子を２次イオン質量分析により順次分析することで、エージングによる経時変化を評価できるのである。
【００４９】
以上、本発明に係る実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではなく、以下のような形態も本発明に含まれる。
例えば、本実施形態では、本発明の評価方法による評価対象のＭＩＳ型素子９５を備える素子として薄膜トランジスタ６０を例示したが、その他の半導体素子についても同様の評価を行うことが可能である。
また、本実施形態では、マザー基板４１０の中心部にテスト素子２０１ａ〜２０１ｅを集約する形でＴＥＧ２００を形成したが、例えば図１１に示すように、マザー基板４１０の四隅の一箇所にテスト素子２０１ａ〜２０１ｅを集約してＴＥＧ２００を形成することも可能である。
【図面の簡単な説明】
【００５０】
【図１】本実施形態の液晶表示装置の概略構成を示す斜視図。
【図２】図１の液晶表示装置の概略構成を示す断面図。
【図３】図１の液晶表示装置の要部構成（液晶パネルの一部分）について示す断面図。
【図４】図１の液晶表示装置の画素構成について示す平面図。
【図５】図４のＡ−Ａ’線断面図。
【図６】マザー基板の構成を模式的に示す平面図。
【図７】ＴＥＧの構成を示す説明図。
【図８】薄膜トランジスタの構成と共にＴＥＧの構成を示す断面図。
【図９】ＴＥＧを用いた評価方法の手順を示す説明図。
【図１０】図９に続く評価方法の手順を示す説明図。
【図１１】マザー基板の一変形例を模式的に示す平面図。
【符号の説明】
【００５１】
４１…ガラス基板（個別基板）、６０…薄膜トランジスタ、６５…ゲート電極（金属層）、６６…ゲート絶縁膜（絶縁層）、６７…半導体膜（半導体層）、９５…ＭＩＳ型素子、２６５…金属層、２６６…絶縁層、２６７…半導体層、２００…ＴＥＧ、２０１ａ〜２０１ｅ…テスト素子、４１０…マザー基板
【技術分野】
【０００１】
本発明は、ＭＩＳ（Metal Insulator Semiconductor）型素子の評価方法、ＭＩＳ型素子の評価用素子に関する。
【背景技術】
【０００２】
液晶装置の構成として、一対の基板間に液晶層が挟持されてなるものが公知であり、そのうち一方の基板は、画素電極を備えたアクティブマトリクス基板として構成される。このアクティブマトリクス基板は、ゲート配線と信号配線とが透明基板上に格子状に設けられ、ゲート配線と信号配線との交差部にＴＦＴ（薄膜トランジスタ）等のスイッチング素子が設けられた構成を有している。ＴＦＴとしては、ＭＩＳ（Metal Insulator Semiconductor）型のもの、すなわち金属膜と半導体膜との間に絶縁膜が介在してなる型のものが公知であり、ゲート配線と信号配線とに囲まれた領域に、該ＴＦＴと接続される画素電極が配され、これにより表示単位としての画素が構成されている。
【０００３】
上記のようなＴＦＴの特性評価としては、テスト素子であるＴＥＧ（Test Element Group）を用いた評価方法が公知である（例えば特許文献１参照）。これは画素に配置したＴＦＴと同等の素子（例えばＴＦＴを構成する膜の一部からなるもの）をアクティブマトリクス基板の表示領域外に形成し、この表示領域外の素子をＴＦＧとして評価することでＴＦＴの特性を評価するものである。
【特許文献１】特開２００４−２１４６３８公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のようなＴＥＧを評価するにあたり、例えば２次イオン質量分析（ＳＩＭＳ）等のように当該ＴＥＧの破壊を伴って評価が行われる場合、一度評価を行ったＴＥＧは使用できず、例えばＴＦＴの長期信頼性評価のために経時変化を観察する場合には、複数のＴＥＧを形成する必要がある。しかしながら、各々独立したＴＥＧを使用する場合、同一基板内であっても位置によって膜特性にばらつきがあり、ＴＥＧによっては初期条件において既に異なった膜特性を有している可能性もある。また、各々のＴＥＧの電極における接触抵抗の相違により印加電圧のばらつきが生じる場合もあり、さらに、各々のＴＥＧが異なった位置に配されると、温度のばらつきにより適切に経時変化を評価できない場合もある。
【０００５】
本発明は、上記のような事情に鑑みてなされたものであって、複数のテスト素子によりＭＩＳ型素子の経時変化を評価可能であり、各々のテスト素子に位置依存性が少なく、印加電圧のばらつきも生じ難い、信頼性の高いＭＩＳ型素子の評価方法、及びＭＩＳ型素子の評価用素子を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のＭＩＳ型素子の評価方法は、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子の評価方法であって、前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数形成し、前記金属層と前記半導体層とを電極として複数の前記テスト素子をそれぞれ並列に接続して、各テスト素子に電圧印加を行い、所定時間の経過後に前記テスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後に前記テスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことを特徴とする。
【０００７】
このような評価方法によると、各テスト素子を並列に接続して電圧印加するものとしているため、各テスト素子に対する印加電圧のばらつきが生じ難いものとなり、印加電圧が同一となる条件下において各テスト素子の特性評価を行うことが可能となる。したがって、所定時間の経過後にテスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後にテスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことで、各テスト素子の印加電圧のばらつきを抑えた条件下、評価対象であるＭＩＳ型素子の経時変化（例えば絶縁層における不純物濃度の経時変化）を正確に把握することが可能となる。
【０００８】
本発明のＭＩＳ型素子の評価方法において、前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成するものとすることができる。
このようにテスト素子の各層を、評価対象であるＭＩＳ型素子の各層と同一材料、同一工程で形成することで、ＭＩＳ型素子の特性を正確に把握することが可能となる。また、この場合、複数のテスト素子同士においても各層の特性が同一となるため、経時変化の評価を行う場合に素子間のバラツキがなく、正確な評価を行うことが可能となる。
【０００９】
また、前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成するものであり、前記基板が、アルカリガラスからなるものとすることができる。
このようにアルカリガラスからなる基板上に、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を形成する場合、基板から絶縁層（例えばゲート絶縁膜）へのアルカリ成分の拡散が素子特性に多大な影響を及ぼす場合がある。そこで、そのようなアルカリガラスからなる基板上にＭＩＳ型素子を形成した場合に本発明の評価方法を採用することで、ＭＩＳ型素子の特性の経時変化を性格に把握することができ、ひいてはＭＩＳ型素子の信頼性向上に寄与することが可能となる。
【００１０】
具体的には、サンプリングした前記テスト素子の評価は、当該テスト素子の絶縁層に含まれるアルカリ金属成分に関する情報を得る評価であるものとすることができる。
このように絶縁層に含まれるアルカリ金属成分に関する情報（濃度、成分構成等）を評価することで、アルカリガラス基板によるＭＩＳ型素子への影響を正確に把握することが可能となる。
【００１１】
また、サンプリングした前記テスト素子の評価は、２次イオン質量分析により行うものとすることができる。
このように２次イオン質量分析によりテスト素子の評価を行う場合、テスト素子を破壊してサンプリングする必要があるが、このような破壊を伴う評価方法では、一度評価を行ったテスト素子そのものは、その後の経時変化を評価することができないものとなる。したがって、２次イオン質量分析を用いて経時変化の評価を行うためにはテスト素子を複数設けておく必要がある。ところが、複数のテスト素子を時間毎にサンプリングして経時変化を評価する場合には、各テスト素子間で印加電圧等の条件のバラツキがあっては正確な経時変化を評価することができない。そこで、本発明のように各テスト素子を並列に接続して電圧印加を行い、該各テスト素子を時間毎に順次サンプリングして評価を行うことで、２次イオン質量分析による評価を行う場合にも、印加電圧のバラツキがない条件で経時変化を正確に評価することが可能となる。
【００１２】
また、前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されるものであり、前記個別基板を複数含むマザー基板を用意し、前記マザー基板の各個別基板に前記ＭＩＳ型素子を形成する一方、前記マザー基板の一箇所に複数の前記テスト素子を集約して形成されてなるものとすることができる。
このように各個別基板にテスト素子を別々で形成するのではなく、一箇所に集約して形成することで、テスト素子の位置依存性を排除でき、すなわち位置の違いによる各テスト素子の特性のバラツキを排除することが可能となる。また、一箇所に集約して形成することで、温度環境を一元化することができ、すなわち位置の違いによる各テスト素子の温度環境のバラツキを排除することが可能となり、ひいては経時変化を評価するための加速試験を正確に行うことが可能となる。
【００１３】
なお、本発明の評価対象たるＭＩＳ型素子としては、薄膜トランジスタを例示することができる。このような薄膜トランジスタは、例えば液晶パネルのスイッチング素子として用いることができ、本発明は、このような薄膜トランジスタ素子を用いた液晶パネルの信頼性向上に大きく寄与することが可能となる。
【００１４】
次に、上記課題を解決するために、本発明のＭＩＳ型素子の評価用素子は、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を評価するための評価素子であって、前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数具備し、前記金属層と前記半導体層とを電極として複数の前記テスト素子がそれぞれ並列に接続されて、各テスト素子に電圧印加可能に構成されていることを特徴とする。
【００１５】
このような評価用素子によると、各テスト素子を並列に接続して電圧印加可能に構成しているため、各テスト素子に対する印加電圧のばらつきが生じ難いものとなり、印加電圧が同一となる条件下において各テスト素子の特性評価を行うことが可能となる。
したがって、例えば所定時間の経過後にテスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後にテスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことで、各テスト素子の印加電圧のばらつきを抑えた条件下、評価対象であるＭＩＳ型素子の経時変化を正確に評価することができるものとなる。
【００１６】
本発明のＭＩＳ型素子の評価用素子において、前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成されてなるものとすることができる。
このようにテスト素子の各層を、評価対象であるＭＩＳ型素子の各層と同一材料、同一工程で形成することで、ＭＩＳ型素子の特性を正確に把握することが可能となる。また、この場合、複数のテスト素子同士においても各層の特性が同一となるため、経時変化の評価を行う場合に素子間のバラツキがなく、正確な評価を行うことが可能となる。
【００１７】
また、前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成されてなり、前記基板が、アルカリガラスからなるものとすることができる。
このようにアルカリガラスからなる基板上に、金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を形成する場合、基板から絶縁層（例えばゲート絶縁膜）へのアルカリ成分の拡散が素子特性に多大な影響を及ぼす場合がある。そこで、そのようなアルカリガラスからなる基板上にＭＩＳ型素子を形成した場合に本発明の評価素子を採用して、ＭＩＳ型素子の評価を行うことで、ＭＩＳ型素子の特性の経時変化を性格に把握することができ、ひいてはＭＩＳ型素子の信頼性向上に寄与することが可能となる。
【００１８】
また、前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されてなり、前記テスト素子は、前記ＭＩＳ型素子が配置された前記個別基板を複数含むマザー基板の一箇所に複数集約して形成されてなるものとすることができる。
このように各個別基板にテスト素子を別々で形成するのではなく、一箇所に集約して形成することで、テスト素子の位置依存性を排除でき、すなわち位置の違いによる各テスト素子の特性のバラツキを排除することが可能となる。また、一箇所に集約して形成することで、温度環境を一元化することができ、すなわち位置の違いによる各テスト素子の温度環境のバラツキを排除することが可能となり、ひいては経時変化を評価するための加速試験を正確に行うことが可能となる。
【００１９】
なお、本発明の評価対象たるＭＩＳ型素子としては、薄膜トランジスタを例示することができる。このような薄膜トランジスタは、例えば液晶パネルのスイッチング素子として用いることができ、本発明は、このような薄膜トランジスタ素子を用いた液晶パネルの信頼性向上に大きく寄与することが可能となる。
【発明の効果】
【００２０】
本発明により、各々のテスト素子において位置依存性が少なくなり、印加電圧のばらつきも生じ難いものとなるため、ＭＩＳ型素子の経時変化等の特性評価を確実に行うことが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明に係る実施形態について説明する。
図１は本発明に係る方法によって評価されるＭＩＳ型素子を含む液晶表示装置についてその概略構成を分解して示す斜視図、図２は同液晶表示装置の概略構成を示す断面図、図３は同液晶表示装置の要部構成（液晶パネルの一部分）について示す断面図、図４は同液晶表示装置の画素構成について示す平面図、図５は図４のＡ−Ａ’線断面図である。
【００２２】
図１及び図２に示した液晶表示装置１０は、矩形をなす液晶パネル１１と、外部光源であるバックライト装置１２とを備え、これらがベゼル１３などにより一体的に保持されるようになっている。
バックライト装置１２は、所謂直下型のバックライト装置であって、液晶パネル１１のパネル面（表示面）の背面直下に、当該パネル面に沿って光源（ここでは冷陰極管１７）が並列配置された構成を具備している。バックライト装置１２は、上面側が開口した矩形の略箱型をなす金属製のシャーシ１４と、シャーシ１４の開口部を覆うようにして取り付けられる複数の光学部材１５（図示下側から順に拡散板、拡散シート、レンズシート、光学シート）と、これら光学部材１５をシャーシ１４に保持するためのフレーム１６と、シャーシ１４内に収容されるランプである冷陰極管１７と、冷陰極管１７の両端部を保持するためのゴム製（例えばシリコンゴム製）のホルダ１８と、冷陰極管１７群及びホルダ１８群を一括して覆うランプホルダ１９と、冷陰極管１７における両端部を除いた途中の部分を保持するためのランプクリップ２０とを備える。
【００２３】
液晶パネル１１は、図３に示すように、一対の基板３０，４０が所定のギャップを隔てた状態で貼り合わせられるとともに、両基板３０，４０間に液晶が封入された構成とされ、当該液晶により液晶層５０が形成されている。
基板４０は素子基板（アクティブマトリクス基板）であって、アルカリガラスからなるガラス基板４１と、ガラス基板４１の液晶層５０側に形成された半導体素子としての薄膜トランジスタ（ＴＦＴ）６０と、当該薄膜トランジスタ６０に対して電気的に接続された画素電極４４と、これら薄膜トランジスタ６０及び画素電極４４の液晶層５０側に形成された配向膜４５と、を備えている。また、ガラス基板４１の液晶層５０側とは反対側には偏光板４２が配されている。なお、ガラス基板４１は、シリカ（ＳｉＯ２）を主体としてなり、ソーダ（Ｎａ２Ｏ）、石灰（ＣａＯ）を含んで構成されている。
【００２４】
画素電極４４は例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜からなり、素子基板４０の液晶層５０側にマトリクス状のパターンで形成されている。詳しくは、薄膜トランジスタ６０のドレイン電極６４（図４及び図５参照）と接続され、当該薄膜トランジスタ６０のスイッチング作動により選択的に電圧が印加されるものとなっている。また、配向膜４５は例えばポリイミドのラビング配向膜から構成されており、偏光板４２は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
【００２５】
一方、基板３０は対向基板であって、アルカリガラスからなるガラス基板３１と、ガラス基板３１の液晶層５０側に形成され、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色光を選択的に透過可能な着色部Ｒ，Ｇ，Ｂを備えたカラーフィルタ３３と、カラーフィルタ３３の液晶層５０側に形成された対向電極３４と、対向電極３４の液晶層５０側に形成された配向膜３５と、を備えている。また、ガラス基板３１の液晶層５０側とは反対側には偏光板３２が配されている。
【００２６】
カラーフィルタ３３は、着色部Ｒ，Ｇ，Ｂの境界に配されたブラックマトリクスＢＭを備え、当該ブラックマトリクスＢＭは素子基板４０の非画素部（つまり薄膜トランジスタ６０が形成された領域）を覆うように、当該非画素部に重畳して配されている。また、対向電極３４は例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜からなり、対向基板３０の液晶層５０側に全面ベタ状に形成されている。また、配向膜３５は例えばポリイミドのラビング配向膜から構成されており、偏光板３２は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
【００２７】
上述したように本実施形態の液晶表示装置１０は半導体素子として薄膜トランジスタ６０を備えており、当該薄膜トランジスタ６０を含む画素は、図４及び図５に示すような構成を具備している。
本実施形態の液晶表示装置１０では複数の画素４９がマトリクス状に構成されており、これら画素４９の各々には、画素スイッチング用の半導体素子として薄膜トランジスタ６０が形成されている。
【００２８】
薄膜トランジスタ６０は、ソース電極６３、ドレイン電極６４、及びゲート電極６５を備え、ソース電極６３には、画像信号を供給するソース配線８０が接続されている。ソース配線８０に書き込む画像信号は、線順次で供給してもよく、相隣接する複数のソース配線８０同士に対して、グループ毎に供給するようにしてもよい。なお、ソース配線８０は、図４に示すように、コンタクトホール８１及び配線８２を介して画像信号を供給するための駆動回路と接続されている。
また、薄膜トランジスタ６０のゲート電極６５にはゲート配線９０が接続されており、所定のタイミングで、ゲート配線９０にパルス的に走査信号を線順次で印加するように構成されている。
【００２９】
画素電極４４は、薄膜トランジスタ６０のドレイン電極６４にコンタクトホール６８を介して接続されており、スイッチング素子である薄膜トランジスタ６０を一定期間だけオン状態とすることにより、ソース配線８０から供給される画像信号を各画素４９に所定のタイミングで書き込む。このようにして画素電極４４を介して液晶に書き込まれた所定レベルの画像信号は、対向電極３４（図３参照）との間で一定期間保持される。なお、保持された画像信号がリークするのを防ぐために、画素電極４４と対向電極３４（図３参照）との間に形成される液晶容量と並列に蓄積容量（図示略）が付加されている。
【００３０】
上述した通り、薄膜トランジスタ６０は、素子基板４０を構成するガラス基板４１上に配設されている。詳しくは、図５に示すように、ガラス基板４１上に形成されたゲート電極６５と、ゲート電極６５上に形成されたゲート絶縁膜６６と、ゲート絶縁膜６６上に形成され、チャネル領域６７ａを備える半導体膜６７と、半導体膜６７の一端に接続されたソース電極６３と、半導体膜６７の他端に接続され、ソース電極６３に対してチャネル領域６７ａを介して接続されるドレイン電極６４と、を備えて構成されている。なお、薄膜トランジスタ６０は、ゲート電極（Metal）６５、ゲート絶縁膜（Insulator）６６、半導体膜（Semiconductor）６７により構成されるＭＩＳ型素子９５を有して構成されている。
【００３１】
ゲート電極６５は、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。
ゲート絶縁膜６６は、例えば窒化シリコン（ＳｉＮｘ）の他、酸化シリコン（ＳｉＯｘ）等で形成することができる。
半導体膜６７は、例えばアモルファスシリコン（ａ−Ｓｉ）等で形成することができる。
【００３２】
ソース電極６３及びドレイン電極６４、ならびにソース電極６３と接続されたソース配線８０は、導電膜６１，６２が積層した構成を備える。下層側の導電膜６１は、例えばリン（Ｐ）等のｎ型不純物を高濃度にドーピングしたアモルファスシリコン（ｎ＋Ｓｉ）等で形成することができる。上層側の導電膜６２は、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。
【００３３】
また、ソース電極６３及びドレイン電極６４上には層間絶縁膜（パッシベーション膜）７０が形成されている。ドレイン電極６４は、この層間絶縁膜７０に形成されたコンタクトホール６８を介して、画素電極４４に接続されている。なお、層間絶縁膜７０は、例えば窒化シリコン（ＳｉＮｘ）等の無機絶縁膜の他、アクリル系樹脂膜等で形成することができる。
【００３４】
一方、図５に示すように、ガラス基板４１上には、ゲート電極６５に走査信号を供給するためのゲート配線９０が形成されている。このゲート配線９０は、ゲート電極６５と同一材料で同一層に形成されている。また、ゲート配線９０上には、ゲート絶縁膜６６と同一材料で同一層に形成された絶縁膜６９が積層されている。そして、これらゲート配線９０と絶縁膜６９を覆うように層間絶縁膜７０が形成されている。また、図４に示すように、絶縁膜６９及び層間絶縁膜７０にはコンタクトホール９１が形成され、このコンタクトホール９１を介して、ゲート配線９０が走査信号供給回路に繋がる配線９２と接続されている。
【００３５】
以上のような本実施形態の液晶表示装置１０は、図６に示すような多数のガラス基板（個別基板）４１を連結してなる大型のマザー基板４１０を用いて製造される。すなわち、多数（図６では８個）のガラス基板４１に対してそれぞれ同一工程で薄膜トランジスタ６０や画素電極４４等を形成して、多数のアクティブマトリクス基板４０を同時に得ることで製造効率を向上させている。なお、このアクティブマトリクス基板４０に対して、対向側のガラス基板３１を多数個連結してなる大型の対向側マザー基板（図示略）を貼り合わせ、互いの基板間に液晶層を形成することで大型のマザーパネルを作成し、当該大型のマザーパネルを分断して個々の液晶パネルを得るものとしている。
【００３６】
ここで、マザー基板４１０上には、薄膜トランジスタ６０の特性を評価するための評価素子であるＴＥＧ（Test Element Group）２００を、該薄膜トランジスタ６０と同時に形成するものとしている。
ＴＥＧ２００は、マザー基板４１０の中心部に形成され、図７に示すようにキャパシタからなる複数のテスト素子２０１ａ〜２０１ｅを当該中心部に集約した形で形成される。また、テスト素子２０１ａ〜２０１ｅは、図８に示すように金属層２６５と半導体層２６７との間に絶縁層２６６が形成された構成を有している。特に、これら金属層２６５と絶縁層２６６と半導体層２６７とは、薄膜トランジスタ６０を構成するゲート電極（Metal）６５とゲート絶縁膜（Insulator）６６と半導体膜（Semiconductor）６７により構成されたＭＩＳ型素子９５の各膜（層）と同層に構成され、該ＭＩＳ型素子９５と同一のマザー基板４１０（ガラス基板４１の集合体）上に形成される。
【００３７】
詳しくは、テスト素子２０１ａ〜２０１ｅの金属層２６５と薄膜トランジスタ６０のＭＩＳ型素子９５を構成するゲート電極６５とは、同一材料・同一工程で形成されるものであり、例えばスパッタリング法により形成することができ、用いる材料としては、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属膜単体又はこれらの金属窒化物との積層物とすることができる。
【００３８】
テスト素子２０１ａ〜２０１ｅの絶縁層２６６と薄膜トランジスタ６０のＭＩＳ型素子９５を構成するゲート絶縁膜６６とは、同一材料・同一工程で形成されるものであり、例えばプラズマＣＶＤ法により形成することができ、用いる材料としては、例えば窒化シリコン（ＳｉＮｘ）の他、酸化シリコン（ＳｉＯｘ）等とすることができる。
【００３９】
テスト素子２０１ａ〜２０１ｅの半導体層２６７と薄膜トランジスタ６０のＭＩＳ型素子９５を構成する半導体膜６７とは、同一材料・同一工程で形成されるものであり、例えばプラズマＣＶＤ法により形成することができ、用いる材料としては、例えばアモルファスシリコン（ａ−Ｓｉ）等とすることができる。
【００４０】
このようにマザー基板４１０のうち、個別基板である各ガラス基板４１上には画素毎に薄膜トランジスタ６０を形成すべく所定の平面パターンにＭＩＳ型素子９５が形成され、一方、複数のガラス基板４１の境界部分であるマザー基板４１０の中心部にはテスト素子２０１ａ〜２０１ｅを集約してＴＥＧ２００が形成される。そして、ＴＥＧ２００においては、各テスト素子２０１ａ〜２０１ｅは、図７に示すように、金属層２６５と半導体層２６７を電極としてそれぞれ並列に接続された状態で電圧印加可能に構成されている。特に図８に示すように、各テスト素子２０１ａ〜２０１ｅは、ガラス基板４１（マザー基板４１０）上に金属層２６５と、絶縁層２６６と、半導体層２６７とが積層された構成を有し、各テスト素子２０１ａ〜２０１ｅの金属層２６５の端子部２６５ａ、及び半導体層２６７と導通してなる金属層２７０の端子部２７０ａから、当該各テスト素子２０１ａ〜２０１ｅに電圧が印加される構成となっている。なお、これら各テスト素子２０１ａ〜２０１ｅには、絶縁材料からなる保護膜２９９が覆われている。
【００４１】
本実施形態では、以上のような複数のテスト素子２０１ａ〜２０１ｅを含むＴＥＧ２００により、薄膜トランジスタ６０の特性、特にはＭＩＳ型素子９５の特性を間接的に評価することが可能となっている。本実施形態では、ＭＩＳ型素子９５を構成する層のうちゲート絶縁膜６６の特性を評価するものとしており、具体的には、ガラス基板４１からゲート絶縁膜６６へのアルカリ成分等の不純物の拡散度合いについて経時変化を評価するものとしている。
【００４２】
以下、その評価方法について説明する。
図７に示すように並列接続した各テスト素子２０１ａ〜２０１ｅに対し、恒温槽中、端子部２６５ａ及び端子部２７０ａを介して電圧印加を行い、所定時間の経過後（例えば２４時間経過後）、図９に示すようにテスト素子２０１ａ〜２０１ｅの１つ（ここではテスト素子２０１ａ）をサンプリングして当該テスト素子２０１ａの特性評価を行う。この際、図９に示すように破線部Ａで破断する形で、並列接続されたテスト素子２０１ａ〜２０１ｅのうちテスト素子２０１ａのみを破壊して抽出し、その絶縁層２６６について、アルカリ金属成分等の不純物元素の濃度を２次イオン質量分析により測定する。
【００４３】
続いて、並列接続された状態で残存するテスト素子２０１ｂ〜２０１ｅについては、さらに所定時間の経過後（例えばテスト素子２０１ａを抽出してから２４時間後）、図１０に示すようにテスト素子２０１ｂ〜２０１ｅの１つ（ここではテスト素子２０１ｂ）をサンプリングして当該テスト素子２０１ｂの特性評価を行う。この際、図１０に示すように破線部Ｂで破断する形で、並列接続されたテスト素子２０１ｂ〜２０１ｅのうちテスト素子２０１ｂのみを破壊して抽出し、その絶縁層２６６について、アルカリ金属成分等の不純物元素の濃度を２次イオン質量分析により測定する。
【００４４】
その後、残りのテスト素子２０１ｃ〜２０１ｅについても、さらにそれぞれ２４時間経過毎に２０１ｃ、２０１ｄ、２０１ｅを順次抽出して、同様に絶縁層２６６について、アルカリ金属成分等の不純物元素の濃度を２次イオン質量分析により測定する。
このようにして各テスト素子２０１ａ〜２０１ｅの絶縁層２６６におけるアルカリ金属成分等の濃度をそれぞれ測定することで、当該絶縁層２６６における不純物濃度の経時変化を評価することができる。そして、このＴＥＧを用いた特性評価により、薄膜トランジスタ６０のＭＩＳ型素子９５を構成するゲート絶縁膜６６について、不純物濃度の経時変化を評価するものとしている。
【００４５】
以上のような本実施形態の評価方法により、以下のような作用効果が奏される。
まず、各テスト素子２０１ａ〜２０１ｅを並列に接続して電圧印加するものとしているため、各テスト素子２０１ａ〜２０１ｅに対する印加電圧のばらつきが生じ難いものとなり、印加電圧が同一となる条件下において各テスト素子２０１ａ〜２０１ｅの特性評価を行うことが可能とされている。
したがって、上述のように所定時間の経過後にテスト素子２０１ａをサンプリングして当該テスト素子２０１ａの評価を行い、さらに所定時間の経過後にテスト素子２０１ｂ、２０１ｃ・・・をサンプリングして当該テスト素子２０１ｂ、２０１ｃ・・・を評価する評価工程を順次行うことで、各テスト素子２０１ａ〜２０１ｅの印加電圧のばらつきを抑えた条件下、評価対象である薄膜トランジスタ６０のＭＩＳ型素子９５の経時変化（ここではゲート絶縁膜６６の不純物濃度の経時変化）を正確に把握することが可能とされている。
【００４６】
また、テスト素子２０１ａ〜２０１ｅの各層（金属層２６５、絶縁層２６６、半導体層２６７）を、評価対象であるＭＩＳ型素子９５の各層（ゲート電極６５、ゲート絶縁膜６６、半導体膜６７）と同一材料、同一工程で形成しているため、テスト素子２０１ａ〜２０１ｅの膜特性が初期状態において薄膜トランジスタ６０のＭＩＳ型素子９５の各層と同一となり、該薄膜トランジスタ６０のＭＩＳ型素子９５の特性を正確に把握することが可能とされている。また、この場合、複数のテスト素子２０１ａ〜２０１ｅ同士においても各層の特性が同一となるため、経時変化の評価を行う場合にテスト素子間のバラツキがなく、正確な評価を行うことが可能とされる。
【００４７】
また、本実施形態では、マザー基板４１０の各ガラス基板４１にＭＩＳ型素子９５を所定パターンで形成する一方、マザー基板４１０の中心部の一箇所に複数のテスト素子２０１ａ〜２０１ｅを集約して形成している。このように、各ガラス基板４１にテスト素子２０１ａ〜２０１ｅを別々で異なる場所に形成するのではなく、一箇所に集約して形成することで、テスト素子２０１ａ〜２０１ｅの位置依存性を排除でき、すなわち位置の違いによる各テスト素子２０１ａ〜２０１ｅの特性のバラツキが排除されている。また、一箇所に集約して形成することで、温度環境を一元化することができ、すなわち位置の違いによる各テスト素子２０１ａ〜２０１ｅの温度環境のバラツキが排除され、ひいては経時変化を評価するための加速試験を正確に行うことが可能とされている。そして、このようなテスト素子２０１ａ〜２０１ｅを含むＴＥＧ２００に基づく経時変化の評価により、薄膜トランジスタ６０のＭＩＳ型素子９５における絶縁層（ゲート絶縁膜６６）の不純物濃度の経時変化を正確に把握することが可能となる。
【００４８】
特に、本実施形態のＴＥＧ２００を用いた評価方法は、素子の破壊を伴う２次イオン質量分析による経時変化の観察を可能にしている。具体的には、複数のテスト素子２０１ａ〜２０１ｅを局所的に集約して、且つ回路として並列に接続してＴＥＧ２００を構成しているため、所望のエージング時間でテスト素子２０１ａ〜２０１ｅのいずれかを切り出すことにより、得エージング時間を除く条件が同一であるテスト素子を作成することが可能とされている。そして、そのサンプリングしたテスト素子を２次イオン質量分析により順次分析することで、エージングによる経時変化を評価できるのである。
【００４９】
以上、本発明に係る実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではなく、以下のような形態も本発明に含まれる。
例えば、本実施形態では、本発明の評価方法による評価対象のＭＩＳ型素子９５を備える素子として薄膜トランジスタ６０を例示したが、その他の半導体素子についても同様の評価を行うことが可能である。
また、本実施形態では、マザー基板４１０の中心部にテスト素子２０１ａ〜２０１ｅを集約する形でＴＥＧ２００を形成したが、例えば図１１に示すように、マザー基板４１０の四隅の一箇所にテスト素子２０１ａ〜２０１ｅを集約してＴＥＧ２００を形成することも可能である。
【図面の簡単な説明】
【００５０】
【図１】本実施形態の液晶表示装置の概略構成を示す斜視図。
【図２】図１の液晶表示装置の概略構成を示す断面図。
【図３】図１の液晶表示装置の要部構成（液晶パネルの一部分）について示す断面図。
【図４】図１の液晶表示装置の画素構成について示す平面図。
【図５】図４のＡ−Ａ’線断面図。
【図６】マザー基板の構成を模式的に示す平面図。
【図７】ＴＥＧの構成を示す説明図。
【図８】薄膜トランジスタの構成と共にＴＥＧの構成を示す断面図。
【図９】ＴＥＧを用いた評価方法の手順を示す説明図。
【図１０】図９に続く評価方法の手順を示す説明図。
【図１１】マザー基板の一変形例を模式的に示す平面図。
【符号の説明】
【００５１】
４１…ガラス基板（個別基板）、６０…薄膜トランジスタ、６５…ゲート電極（金属層）、６６…ゲート絶縁膜（絶縁層）、６７…半導体膜（半導体層）、９５…ＭＩＳ型素子、２６５…金属層、２６６…絶縁層、２６７…半導体層、２００…ＴＥＧ、２０１ａ〜２０１ｅ…テスト素子、４１０…マザー基板
【特許請求の範囲】
【請求項１】
金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子の評価方法であって、
前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数形成し、前記金属層と前記半導体層とを電極として複数の前記テスト素子をそれぞれ並列に接続して、各テスト素子に電圧印加を行い、
所定時間の経過後に前記テスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後に前記テスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことを特徴とするＭＩＳ型素子の評価方法。
【請求項２】
前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成することを特徴とする請求項１に記載のＭＩＳ型素子の評価方法。
【請求項３】
前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成するものであり、
前記基板が、アルカリガラスからなることを特徴とする請求項１又は請求項２に記載のＭＩＳ型素子の評価方法。
【請求項４】
サンプリングした前記テスト素子の評価は、当該テスト素子の絶縁層に含まれるアルカリ金属成分に関する情報を得るものであることを特徴とする請求項３に記載のＭＩＳ型素子の評価方法。
【請求項５】
サンプリングした前記テスト素子の評価は、２次イオン質量分析により行うことを特徴とする請求項１から請求項４のいずれか１項に記載のＭＩＳ型素子の評価方法。
【請求項６】
前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されるものであり、
前記個別基板を複数含むマザー基板を用意し、前記マザー基板の各個別基板に前記ＭＩＳ型素子を形成する一方、前記マザー基板の一箇所に複数の前記テスト素子を集約して形成することを特徴とする請求項１から請求項５のいずれか１項に記載のＭＩＳ型素子の評価方法。
【請求項７】
前記ＭＩＳ型素子は、薄膜トランジスタを構成することを特徴とする請求項１から請求項６のいずれか１項に記載のＭＩＳ型素子の評価方法。
【請求項８】
金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を評価するための評価素子であって、
前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数具備し、前記金属層と前記半導体層とを電極として複数の前記テスト素子がそれぞれ並列に接続されて、各テスト素子に電圧印加可能に構成されていることを特徴とするＭＩＳ型素子の評価用素子。
【請求項９】
前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成されてなることを特徴とする請求項８に記載のＭＩＳ型素子の評価用素子。
【請求項１０】
前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成されてなり、
前記基板が、アルカリガラスからなることを特徴とする請求項８又は請求項９に記載のＭＩＳ型素子の評価用素子。
【請求項１１】
前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されてなり、
前記テスト素子は、前記ＭＩＳ型素子が配置された前記個別基板を複数含むマザー基板の一箇所に複数集約して形成されてなることを特徴とする請求項８から請求項１０のいずれか１項に記載のＭＩＳ型素子の評価用素子。
【請求項１２】
前記ＭＩＳ型素子は、薄膜トランジスタを構成することを特徴とする請求項８から請求項１１のいずれか１項に記載のＭＩＳ型素子の評価用素子。
【請求項１】
金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子の評価方法であって、
前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数形成し、前記金属層と前記半導体層とを電極として複数の前記テスト素子をそれぞれ並列に接続して、各テスト素子に電圧印加を行い、
所定時間の経過後に前記テスト素子の１つをサンプリングして当該テスト素子を評価する一方、さらに所定時間の経過後に前記テスト素子の別の１つをサンプリングして当該テスト素子を評価する評価工程を順次行うことを特徴とするＭＩＳ型素子の評価方法。
【請求項２】
前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成することを特徴とする請求項１に記載のＭＩＳ型素子の評価方法。
【請求項３】
前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成するものであり、
前記基板が、アルカリガラスからなることを特徴とする請求項１又は請求項２に記載のＭＩＳ型素子の評価方法。
【請求項４】
サンプリングした前記テスト素子の評価は、当該テスト素子の絶縁層に含まれるアルカリ金属成分に関する情報を得るものであることを特徴とする請求項３に記載のＭＩＳ型素子の評価方法。
【請求項５】
サンプリングした前記テスト素子の評価は、２次イオン質量分析により行うことを特徴とする請求項１から請求項４のいずれか１項に記載のＭＩＳ型素子の評価方法。
【請求項６】
前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されるものであり、
前記個別基板を複数含むマザー基板を用意し、前記マザー基板の各個別基板に前記ＭＩＳ型素子を形成する一方、前記マザー基板の一箇所に複数の前記テスト素子を集約して形成することを特徴とする請求項１から請求項５のいずれか１項に記載のＭＩＳ型素子の評価方法。
【請求項７】
前記ＭＩＳ型素子は、薄膜トランジスタを構成することを特徴とする請求項１から請求項６のいずれか１項に記載のＭＩＳ型素子の評価方法。
【請求項８】
金属層と半導体層との間に絶縁層が形成されてなるＭＩＳ型素子を評価するための評価素子であって、
前記ＭＩＳ型素子の層構造と同層にて、金属層と半導体層との間に絶縁層が形成されてなるテスト素子を複数具備し、前記金属層と前記半導体層とを電極として複数の前記テスト素子がそれぞれ並列に接続されて、各テスト素子に電圧印加可能に構成されていることを特徴とするＭＩＳ型素子の評価用素子。
【請求項９】
前記テスト素子の金属層と前記ＭＩＳ型素子の金属層、前記テスト素子の絶縁層と前記ＭＩＳ型素子の絶縁層、前記テスト素子の半導体層と前記ＭＩＳ型素子の半導体層は、それぞれ同一材料、同一工程で形成されてなることを特徴とする請求項８に記載のＭＩＳ型素子の評価用素子。
【請求項１０】
前記テスト素子は、前記ＭＩＳ型素子と同一の基板上に形成されてなり、
前記基板が、アルカリガラスからなることを特徴とする請求項８又は請求項９に記載のＭＩＳ型素子の評価用素子。
【請求項１１】
前記ＭＩＳ型素子は、個別基板上に所定のパターンに配置されてなり、
前記テスト素子は、前記ＭＩＳ型素子が配置された前記個別基板を複数含むマザー基板の一箇所に複数集約して形成されてなることを特徴とする請求項８から請求項１０のいずれか１項に記載のＭＩＳ型素子の評価用素子。
【請求項１２】
前記ＭＩＳ型素子は、薄膜トランジスタを構成することを特徴とする請求項８から請求項１１のいずれか１項に記載のＭＩＳ型素子の評価用素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−３８１３（Ｐ２０１０−３８１３Ａ）
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願番号】特願２００８−１６０５０２（Ｐ２００８−１６０５０２）
【出願日】平成２０年６月１９日（２００８．６．１９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願日】平成２０年６月１９日（２００８．６．１９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]