【課題】薄膜トランジスタの光リーク電流による表示品位の低下を抑止する。
【解決手段】遮光層１１の遮光長Ｌ１を決定するため、まず、第１の測定用薄膜トランジスタを用いて、空乏層ＤＥＰへの入射光量Ｑｄに対する光リーク電流Ｉ_ｌｅａｋの特性直線Ｃ１を得る（ステップＡ１）。次に、特性直線Ｃ１を基に、光リーク電流Ｉ_ｌｅａｋの許容値Ｉｍａｘに対応する入射光量Ｑｄの許容値Ｑｍａｘを決定する（ステップＡ２）。次に、第２の測定用薄膜トランジスタを用いて、遮光長Ｌ２に対する光リーク電流Ｉｉを測定し、それに対応する入射光量Ｑｄを、特性直線Ｃ１を基に算出する（ステップＡ３）。その算出結果を基に、想定される所定の光源に応じた遮光長Ｌ２に対する入射光量Ｑｄの特性曲線Ｃ２を得る（ステップＡ４）。次に、特性曲線Ｃ２から入射光量Ｑｄの許容値Ｑｍａｘに対応する遮光長Ｌ２を求め、これを遮光長Ｌ１とする（ステップＡ５）。 （もっと読む）

【課題】均質な表面処理と、有機半導体層の均質な結晶化と配向によりキャリア移動度の高い有機薄膜トランジスタを提供する。
【解決手段】ゲート絶縁層の上に、表面処理層及びその上に有機半導体化合物を含有する有機半導体層を有する有機薄膜トランジスタにおいて、有機半導体層及び表面処理層の表面に走査型プローブ顕微鏡の探針を近接ないしは接触した状態で走査した時、該探針と該有機半導体層との間に生じ検出されるＦＦＭ信号差が、５０ｍＶ以上２００ｍＶ以下であり、かつ該探針と該表面処理層との間に生じ検出されるＦＦＭ信号差よりも大きいことを特徴とする有機薄膜トランジスタ。 （もっと読む）

【課題】パルスをゲートに与えてＦＥＴの特性を測定する装置において、測定精度向上のための終端用素子を設ける必要をなくする。
【解決手段】ＦＥＴ５００のゲートＧに与えるパルスを発生し、前記パルスに応答して前記ＦＥＴ５００に流れるドレイン電流に依存する電圧を測定することによりＦＥＴ５００の特性を測定する装置であって、パルスを発生するパルス発生器２１０と、パルス発生器２１０の後段に配置された方向性素子２３０と、前記電圧を測定する電圧測定手段２５０とを備える。 （もっと読む）

【課題】 表示領域内に複数個のTFT素子がマトリクス状に配置された表示装置の画質むらを低減する。
【解決手段】 表示領域内に複数個のTFT素子がマトリクス状に配置された表示パネルを有する表示装置であって、前記TFT素子は、半導体層と、前記半導体層と層間絶縁膜を介して設けられ、かつ、前記半導体層と交差するゲート電極とを有し、前記表示領域内のある箇所に配置された第１のTFT素子は、半導体層の幅が、前記表示領域内の前記ある箇所とは別の箇所に配置された第２のTFT素子の半導体層の幅よりも広く、かつ、前記第１のTFT素子の層間絶縁膜の膜厚が前記第２のTFT素子の層間絶縁膜の膜厚よりも薄く、前記第１のTFT素子のゲート電極の幅は、前記第２のTFT素子のゲート電極の幅よりも狭い表示装置。 （もっと読む）

【課題】本発明は単純レイアウトを有する能動素子配列基板、液晶パネル及びその検査方法を提供する。
【解決手段】画素ユニットは基板の表示領域に配置され、走査線及びデータ線は画素ユニットの制御に用いられている。内部ショートリングは第１セグメント、第２セグメント、両セグメントと接続する接続セグメントを有する。ゲート及び第１及び第２能動素子のソースは第１及び第2セグメントとそれぞれ接続する。ゲート及び第3能動素子の一部分のソースは第１セグメントと接続し、ドレーンは奇数走査線と接続する。ゲート及び他の第3能動素子のソースは第2セグメントと接続し、ドレーンは偶数走査線と接続する。第4能動素子のゲートは接続線と接続し、前記ソースはデータテスト線と接続し、前記ドレーンは前記奇数及び偶数線とそれぞれ接続する。 （もっと読む）

【課題】半導体装置の製造工程において、エッチング量のモニタ精度を向上させる。
【解決手段】絶縁膜（バンク）１３によって所望の形状に区画された領域（開口部ＯＡ１）内に、膜厚の異なる検査パターン１７ａ〜１７ｄを形成し、ＴＦＴを構成するゲート絶縁膜１７のエッチング工程のモニタとして使用し、例えば、ゲート絶縁膜１７と同等もしくはゲート絶縁膜より若干厚い膜厚の検査パターン（例えば１７ｃ）が消失した時点で、エッチングを終了する。 （もっと読む）

【課題】真性半導体層でのチャネル領域の判別が容易なＴＥＧ構造を提供する。
【解決手段】真性半導体層の両側にｎ型半導体層６およびｐ型半導体層５を交互に設けた。ｎ型半導体層６、真性半導体層およびｐ型半導体層５の順で連続したｐｉｎダイオード構造となる。真性半導体層にて形成されるチャネル領域の基板電位を固定した状態で、第３のｐ型基板電位取出し端子28あるいは第１のｐ型基板電位取出し端子24に電圧を順次印加する。ｐｉｎダイオードのＩ−Ｖ特性の評価から真性半導体層にて形成されるチャネル領域がｐ型またはｎ型のいずれか容易に判別できる。 （もっと読む）

【課題】 良好な多結晶シリコンを安定して形成し、薄膜トランジスタの性能を向上させた半導体装置の製造方法と製造装置を提供する。
【解決手段】 基板１上に形成された非晶質シリコンに、レーザー照射して多結晶シリコンを形成する際に、レーザーのエネルギ密度とレーザー焦点距離それぞれの条件を変化させてレーザー照射し、複数の多結晶シリコンの領域１３を基板１上に形成し、レーザー照射した時の、前記複数の多結晶シリコン領域１３からの反射光および／または透過光の光学情報に基づいて、レーザー照射の条件を決定し、前記決定された条件により基板１上に形成された非晶質シリコンに、レーザー照射して所望の多結晶シリコンを形成する。 （もっと読む）

【課題】基板上にトランジスタ等の半導体素子とセンサーとを作り込んで設ける場合に、同一工程で作製することにより得られる半導体装置およびその作製方法を提供することを目的とする。
【解決手段】同一基板上に、互いに接する第１の領域および第２の領域を有する第１の半導体膜と、チャネル領域とソースまたはドレイン領域として機能する第３の領域とを有する第２の半導体膜と、第１の半導体膜および第２の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ且つ第１の領域と電気的に接続する第１の導電膜と、第２の領域と電気的に接続する第２の導電膜とを設け、第１の領域、第２の領域および第３の領域に不純物元素を第１の領域と第２の領域に含まれる不純物元素の濃度が異なるように導入する。 （もっと読む）

【課題】半導体層下に埋め込み絶縁層を埋め込むことを可能としつつ、平坦化膜の膜厚測
定にかかる時間を短縮する。
【解決手段】ＳＯＩ構造の素子分離に用いられる絶縁膜を平坦化するときの膜厚をモニタ
するための膜厚測定領域Ｒ１およびＳＯＩ構造を形成するＳＯＩ構造形成領域Ｒ２を半導
体基板１に設け、膜厚測定領域Ｒ１に形成された絶縁膜１２および支持体８の膜厚をモニ
タしながら、絶縁膜１２および支持体８を薄膜化することにより、ＳＯＩ構造形成領域Ｒ
２の第２半導体層４ａの表面を露出させ、第２半導体層４ａを水平面内で素子分離する。 （もっと読む）

【課題】薄膜半導体の剥離転写技術を用いた半導体装置の製造において、転写用基板上に形成された複数の転写薄膜回路の良不良を転写前に予め検査することを可能とした薄膜半導体装置の製造方法を提供する。
【解決手段】本発明の転写元基板は、基板１００と、この基板上に剥離層１０１を介して形成された転写対象となる複数の薄膜回路１０２と、上記基板上に形成された、回路動作を検査する検査回路１１〜１３と、各薄膜回路１０２と上記検査回路１１〜１３とを接続する配線と、を備える。 （もっと読む）

【課題】 大面積基板処理チャンバを監視及び制御する装置及び方法の実施形態を提供する。
【解決手段】 処理チャンバ内で基板処理した後の膜特性を測定するために基板処理システムにおいて複数のタイプの計測ツールを取り付けることができる。処理チャンバ内で基板処理した後の膜特性を測定するために基板処理システムにおいて数種の具体的なタイプの計測ツールを取り付けることもできる。計測チャンバ、プロセスチャンバ、搬送チャンバ、又はロードロック内に計測ツールを取り付けることができる。 （もっと読む）

【課題】 シリコン膜の擬似単結晶化で発生した凝集に起因する表示装置の歩留まり低下を低減した表示装置の製造方法を提供する。
【解決手段】 第１の状態の半導体膜にレーザを照射して細長い結晶粒を有する第２の状態の半導体膜に改質する半導体膜改質工程と、
前記半導体膜改質工程において発生した前記半導体膜の凝集を検出する凝集検出工程と、
前記凝集の位置が、所定の領域内に存在する場合は不良と判定し、前記所定の領域外に存在する場合は良品と判定する不良判定工程とを含むことを特徴とする表示装置の製造方法。 （もっと読む）

【課題】 薄膜トランジスタを形成するための結晶成長の起点となる微細孔の良否を確認でき、また、所望の大きさのシリコン結晶粒が形成されたか否かを確認できる半導体装置の製造方法を提供する。
【解決手段】 基板上に半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程において、基板の素子形成領域に、所定の大きさ（孔径０．８μｍ）で所定の間隔（５μｍ）の複数の孔（凹部）１２３を形成し、テストパターン形成領域Ｂに、所定の大きさの複数の孔１２３と、所定の大きさとは異なる大きさの複数の孔１２３ａ（孔径０．７μｍ）、１２３ｂ（孔径０．９μｍ）と、所定間隔とは異なる間隔（４μｍ、６μｍ）の複数の孔を形成し、かかる起点部（孔）からのシリコン結晶粒の成長により結晶成長の起点となる微細孔の良否を確認し、また、所望の大きさのシリコン結晶粒が形成されたか否かを確認する。 （もっと読む）

【課題】 実際のデバイスとなる有機半導体装置を無駄にすることなく膜厚を測定でき、また、電流を流さなくても有機膜の不良を検出できる有機半導体装置の製造方法、及び有機半導体装置用基板を提供する。
【解決手段】 基板２０上に有機膜６０，７０を備える有機半導体装置の製造方法であって、基板２０上における、所定の領域と、当該所定の領域を除く部分に設定されたダミー領域３とに、有機膜６０，７０を製膜する製膜工程と、ダミー領域３に製膜された有機膜６０，７０の吸光度を測定する測定工程と、を含み、測定工程によって測定された吸光度に基づいて有機膜６０，７０の膜厚を求めること、を特徴とする。 （もっと読む）

【課題】結晶化シリコン膜に絶縁膜を積層した後、結晶化シリコン膜と絶縁膜との間の被測定面に直上の絶縁膜から付与される応力を、局所的かつ精度良く測定することができるとともに、基板の歩留まりを向上する電気光学装置の製造方法を提供する。
【解決手段】ラマン散乱分光法を用いて、基板上に積層した膜の引っ張りまたは圧縮応力を測定する電気光学装置の製造方法であって、基板上に積層した半導体層１ａの被測定面１１０に光の焦点を合わせて、被測定面１１０の応力を測定し、第１の応力Ｆ１を求める手順と、被測定面１１０上に、絶縁膜４１を積層する手順と、被測定面１１０に光の焦点を合わせて、被測定面１１０の応力を再度測定し、第２の応力Ｆ２を求める手順と、第１の応力Ｆ１と第２の応力Ｆ２とに基づいて、被測定面１１０における直上の絶縁膜４１から付与される応力を求める手順と、を具備することを特徴とする。 （もっと読む）

【課題】SOS・FET等の微細トランジスタに対する高精度なライフタイム予測と、ドレイン電流の増加に関する保証を可能にする。
【解決手段】信頼性評価方法では、先ず、第１のステップにおいて、SOS・FETに対してストレスドレイン電圧（この電圧としては、FETを駆動する電源電圧より大きく、且つFETのブレークダウン電圧よりも小さい電圧をゲートに与える。）を印加したときのドレイン電流Idsを各ストレス時間毎に測定する。第２のステップにおいて、測定したドレイン電流Idsとストレス時間からドレイン電流最大値Idsmaxを見積もり、第３のステップにおいて、ドレイン電流最大値Idsmaxを基準として、ドレイン電流Idsの変化量ΔIdsとストレス時間との関係を両対数グラフにプロットする。その後、第４のステップにおいて、プロットしたグラフに近似直線２４−２を引くことで、ホットキャリア寿命を見もる。 （もっと読む）

【課題】
有機半導体電界効果トランジスタのチャネルの生成やチャネルコンダクタンスの変化を非接触にてモニターすることが可能な、有機半導体電界効果トランジスタを評価する有効的な新しい評価方法を提供する。
【解決手段】
有機半導体電界効果トランジスタのゲートと、ソース−ドレイン間とに、電圧を印加し、電圧が印加された状態の有機半導体電界効果トランジスタにおいて、ソースとドレインの間に位置する有機物層の内にあって、チャネル層が形成される可能性を有するチャネル形成領域に光を入射し、光を入射されたチャネル形成領域から出射される高次高調波光を検出し、検出された高次高調波光の強度によって前記チャネル形成領域におけるコンダクタンス及び／又は電界分布を測定する、有機半導体電界効果トランジスタの特性測定方法。 （もっと読む）

【課題】 外部回路との接続時に接触抵抗の低減を実現する。
【解決手段】 外部接続用パッドを有する配線を備え、前記外部接続用パッドの最上層に非晶質透明導電膜層が形成され、その下層にアルミニウム若しくは銅、チタンからなる金属層が形成されていることを特徴とする薄膜半導体装置である。この結果、外部接続用の配線と、外部接続用パッド部分の、接触抵抗を低下させることができる。 （もっと読む）

【課題】 セル工程以降で検出される欠陥をアレイ工程で検出する。
【解決手段】 アレイ検査装置１は、アレイ工程におけるＴＦＴ基板を検査するアレイ検査装置であり温度制御手段１１を備える。温度制御手段１１は、検査中のＴＦＴ基板６の温度状態を、ＴＦＴ基板の実際の駆動時の温度以上の設定温度に制御する。温度制御により、ＴＦＴ基板のトランジスタ特性を顕著化させた状態とし、検出信号強度を高めることでアレイ工程での検査を可能とする。アレイ工程でのアレイ検査において、ＴＦＴ基板を実際に駆動したときの温度状態として欠陥検査を行うことによって、通常、セル工程以降で検出される欠陥をアレイ工程の早い段階で検出する。 （もっと読む）