【課題】多数のセンサを配列しているセンサアレイを任意の大きさに切断して使用する場合に、切断されたセンサアレイ上に配置されている各センサが正常であるかどうかを容易に区別することができるセンサアレイを提供する。
【解決手段】互いに平行に配置された複数の選択線１１と、前記選択線１１と交差する方向に互いに平行に配置された複数のデータ線１２と、前記複数の選択線１１と前記複数のデータ線１２とで囲まれた各領域に配置され、前記選択線１１及び前記データ線１２と接続された複数のセンサ１３と、前記複数のセンサ１３のそれぞれの周囲に配置された切断検出線１４とを有する。 （もっと読む）

【課題】半導体デバイスの製造工程における生産性の向上を図ることができる半導体デバイスの製造方法を提供することを目的としている。
【解決手段】準備したＳＯＩウエハに半導体機能素子及び前記ＳＯＩウエハを構成する支持基板に接続するための基板コンタクトを形成し、前記半導体機能素子上に形成した外部接続パッド同士が非接続となるように前記基板コンタクトと前記外部接続パッドと接続するパターンを形成し、前記外部接続パッド間の導電度を測定する半導体デバイスの製造方法。 （もっと読む）

【課題】従来構成のアレイ検査装置では検出することができない基板の欠陥についても検出可能とする。
【解決手段】電子線を基板に照射して得られる２次電子をエネルギー選別して検出することにより基板の欠陥を検出するＴＦＴアレイ検査装置において、エネルギー選別を行うエネルギーフィルタと、エネルギーフィルタを通過した２次電子を検出する２次電子検出器とを備え、エネルギーフィルタは少なくとも２枚のグリッドを有し、この各グリッドに異なる電圧を印加する。 （もっと読む）

【課題】 従来、サンプル中における電荷分布の変化自体を直接的に観察することはできなかった。
【解決手段】 電極間における電界分布又はキャリア分布を高次高調波の強度に基づいて検出する検出装置１００であって、ペンタセンＦＥＴ５０に基本波を照射する照射部１と、ペンタセンＦＥＴ５０における電圧印加時の電界分布又はキャリア分布に応じて生成された前記高次高調波を検出する検出部１５と、第１信号に基づき前記照射部よりペンタセンＦＥＴ５０に前記基本波を照射させ、第２信号に基づきペンタセンＦＥＴ５０に電圧を印加する制御信号出力部３０と、を備え、制御信号出力部３０は、前記第１信号の出力時点と前記第２信号の出力時点との間の時間間隔を変更可能に構成される。 （もっと読む）

【課題】隣接する映像信号線間の短絡を発見しやすくした検査用画像を表示する表示装置を提供する。
【解決手段】本表示装置は、映像信号線時分割駆動方式のアクティブマトリクス型液晶表示装置であって、映像信号線駆動回路３００により、１水平期間毎に各映像信号線Ｌｓを介して各画素形成部Ｐｘへ白輝度または黒輝度に対応する画素値が書き込まれ、液晶パネル５００には、表示画面の縦方向に延びており一列毎に一列分の間を空けて配列される図中の「○」の記号で示される直線群（縦縞模様）が表示される。ここで、上記映像信号線時分割駆動方式の表示装置は隣接する映像信号線間の短絡が生じやすく、この短絡が生じた異常部分は、直線群の中で３列分の太さを有する直線として表示されるので、容易に上記異常部分を発見することができる。 （もっと読む）

【課題】 完全空乏型ＳＯＩトランジスタを有する半導体装置において、ウエハ面内の閾値を安定化さることが可能な半導体装置の高歩留安定化システムを提供する。
【解決手段】 完全空乏型ＳＯＩトランジスタを有する半導体装置において、チャネルドープ量の異なる２つのＳＯＩＮＭＯＳトランジスタを並列に接続し、ヒューズトリミングで選択できることを特徴とする。 （もっと読む）

適切に設計された製造フローに従ってＳＯＩデバイス（２００、３００）の基板ダイオードが形成され、ダイオード特性に実質的に影響を及ぼすことなく、トランジスタの性能を強化するメカニズムが実装される。一形態では、基板ダイオードの各々の開口部（２１１Ａ、２１１Ｂ、３１１Ａ、３１１Ｂ）は、ドレインおよびソース領域（２３７、３３７）を画定するために用いられる対応のサイドウォールスペーサ構造（２３６、３３６）を形成後に形成され、これにより、ダイオード領域において、側方向に著しくドーパントが拡散する。これにより、トランジスタデバイス（２３０Ａ、２３０Ｂ、３３０Ａ、３３０Ｂ）のスペーサ（２３６、３３６）除去に基づく後続のシリサイデーションシーケンスの間、プロセスマージンが十分に与えられる。さらなる形態では、これに加えて、あるいはこれに代えて、各々のトランジスタデバイス（２３０Ａ、２３０Ｂ、３３０Ａ、３３０Ｂ）の構造に実質的に影響を及ぼさずに、オフセットスペーサ（３６０Ｓ）が形成される。
（もっと読む）

【課題】検査時間が短縮されたアレイ基板、及び、検査時間が短縮されたアレイ基板の検査方法を実現する。
【解決手段】本発明のアレイ基板１１は、各絵素６０には、絵素電極７０に接続された第１スイッチング素子４１と、第２スイッチング素子４６とが設けられており、第１スイッチング素子４１と第２スイッチング素子４６とが、各々異なるゲート線２６・２７及びソース線２２・２３に接続されている。 （もっと読む）

【課題】 SOI MOSFETのAC動作時の実効的な寄生容量を精度良く測定可能な評価方法とMOSFET作製後のSOI基板の品質評価方法およびそれらの評価装置を提供する．
【解決手段】SOI MOSFETのゲートバイアスに交流信号を重乗し，ドレイン電流の応答から，ロックインアンプを用いて実効寄生容量を測定する．SOI MOSFETのバックゲートバイアスや試料温度が異なる条件で実効寄生容量を測定して比較するとSOI層と埋め込み酸化膜（BOX層）との界面の品質を評価できる． （もっと読む）

【課題】ＥＳＤ保護を可能にするための集積回路を提供すること。
【解決手段】集積回路は、基板領域、ソース、ドレイン、およびソース領域とドレイン領域の間に配設されたチャネル領域上に形成されたゲート領域を有する少なくとも１つのインターリーブされたフィンガーを有するトランジスタ・デバイスを含む。トランジスタ・デバイスはさらに、基板領域の電位を測定するためのソース領域に隣接して形成された少なくとも１つの高濃度ドープ接合を含む。集積回路はさらに、少なくとも１つの高濃度ドープ接合に結合されたスイッチング回路を含み、電位をスイッチング回路に転送して、全ＥＳＤ電流を流すよう、または全ＥＳＤ電流が流れるようにトリガするようになっている。 （もっと読む）

【課題】ＳＧＳ結晶化法で非晶質シリコン層を多結晶シリコン層に結晶化する場合、多結晶シリコン層が特定なラマンスペクトラムのピーク値を有する薄膜トランジスタ、その製造方法及びこれを備えた有機電界発光表示装置を提供する。
【解決手段】薄膜トランジスタは、基板と、前記基板上に位置し、ソース／ドレイン領域及びチャネル領域でなっていて、多結晶シリコーン層で形成された半導体層と、前記半導体層の一定領域に対応するように位置したゲート電極と、前記半導体層とゲート電極間に位置したゲート絶縁膜と、前記半導体層のソース／ドレイン領域と電気的に連結されているソース／ドレイン電極とを含み、前記多結晶シリコーン層は相異なるラマンスペクトラムのピーク値を有する複数個の領域を含むことを特徴とする。 （もっと読む）

【課題】薄膜化した場合においても、ＳＢＤが生じ難いゲート絶縁膜、かかるゲート絶縁膜の評価方法を提供する。
【解決手段】ゲート絶縁膜３は、下記一般式（１）で表される構造を有しており、下記一般式（１）で表される構造中のｎが３または４であるものの総数をＡとし、ｎが５以上であるものの総数をＢとしたとき、｛Ａ／（Ａ＋Ｂ）｝×１００が１．２％以下なる関係を満足することにより、ソフトブレークダウンが生じるまでに流れる総電荷量が、４０Ｃ／ｃｍ^２以上となるよう構成されている。


［式中、ｎは２以上の整数を表す。また、Ｘは水素原子または水酸基を表す。］ （もっと読む）

【課題】 非晶質シリコン膜をレーザー光により結晶化した多結晶シリコン膜を用いた薄膜トランジスタを備えた表示装置においては、表示品質の点で、基板面内における多結晶シリコン膜の粒径のばらつきを低減することが必要となる。しかし、多結晶シリコン膜の表面の凹凸を光学的に管理する方法では、ミクロレベルのばらつきしか把握できない。
【解決手段】 本発明にかかる評価装置においては、複数の評価セル１０１と、評価セル１０１に電圧を印加する信号配線１０５と、評価セル１０１からの出力を信号取り出し配線１０６を介して測定するための信号取り出し配線用出力端子パッド１０４とを絶縁性基板１上に備えているので、電気特性の面内分布を容易に測定できる。また、多結晶シリコン膜の結晶粒径と関連する電気特性を評価することにより、多結晶シリコン膜の結晶粒径の面内ばらつきを管理できる。 （もっと読む）

【課題】精度良く、かつ短時間に、半導体薄膜の結晶化率を測定する方法を提供する。
【解決手段】基体上に形成された半導体薄膜に、半導体薄膜と基体との間に光学的干渉共鳴を起こす波長を含む光Ｌ２を照射し、光の透過光Ｌ３の光強度、或いは、光の反射光の光強度を、測定することにより、半導体薄膜の結晶化率を測定する。 （もっと読む）

【課題】高圧水蒸気アニール処理等のアニール処理工程を、過不足なく適正化できるようにし、これによって良好な特性の半導体装置を製造することのできる方法を提供する。
【解決手段】膜質改善処理のためのアニール処理工程を備えた半導体装置の製造方法である。基板１の、ＴＦＴ８の形成領域とは異なる領域に、アニール処理によって光学定数が変化する光学定数可変材料からなるモニタ膜１０を形成する工程と、アニール処理工程の後、モニタ膜１０の光学定数の変化を検出し、アニール処理が、膜質改善処理として予め設定した適正範囲になっているか否かを評価する工程と、を備えている。 （もっと読む）

【課題】光電効果の薄膜トランジスターに対する影響を早期に検出し、製品の信頼性および工程に関連する問題を早期に反映させることのできる検査方法を提供する。
【解決手段】液晶ディスプレイ薄膜トランジスターアレイ基板の欠陥を検査することに適用する検査方法であって：検査設備を提供することであり、前記検査設備がシャンバー、前記シャンバー中に配置されるプラットホーム、発光機構および電気特性テスト機構を含むものと；前記液晶ディスプレイ薄膜トランジスターアレイ基板をプラットホーム上に載置することと；前記発光機構を利用して前記液晶ディスプレイ薄膜トランジスターアレイ基板を照射することと；前記電気特性テスト機構を利用して前記発光機構の照射を経た前記液晶ディスプレイ薄膜トランジスターアレイ基板の電気特性を検査することとを含むものである。 （もっと読む）

【課題】検査用端子の高さを高くしてプローブとの間の接触性が良好となるようにした液
晶表示パネルの製造方法及び液晶表示パネルを提供すること。
【解決手段】本発明の液晶表示パネルは、第１の検査用端子形成位置に順次形成された第
１の導電性材料からなる膜６２ａ、第１の絶縁膜６３、半導体材料からなる膜３４ｂ、第
２の導電性膜３２ａ、第２の絶縁膜３９、第１のコンタクトホール６６を介して第１の導
電性膜６２ａと電気的に接続された第１の検査用端子６７と、第１の絶縁膜６３上の第２
の検査用端子形成位置に順次形成された半導体材料からなる膜３４ｃ、第２の導電性材料
からなる膜６４ａ、第２の絶縁膜３９、第２のコンタクトホール６８を介して第２の導電
性材料からなる膜６４ａと電気的に接続された第２の検査用端子６９と、を備えることを
特徴とする。 （もっと読む）

【課題】電界効果型トランジスタ及び薄膜トランジスタにおける、閾値電圧の変動の要因となっている層を判別する。
【解決手段】電界効果型トランジスタ及び薄膜トランジスタにおいて、閾値電圧の変化は、回路の誤作動を招く。閾値電圧が変化する主な要因として、絶縁層中又は絶縁層と半導体層の界面における、電荷のトラップが考えられる。負荷前後の閾値電圧とフラットバンド電圧が一定の範囲内に存在するか否かにより、電荷が絶縁層にトラップされているか、半導体層と絶縁層の界面にトラップされているかを判別する方法を提供する。 （もっと読む）

【課題】フォトリソグラフィー法で使用される露光装置等、電気光学装置の製造に使用さ
れる装置の解像度等の計時変化を検知することが可能な電気光学装置及び検査方法を提供
すること。
【解決手段】本発明の電気光学装置は、第１電極と第２電極が平行配置された電極対であ
って、前記第１電極と前記第２電極の間隔が前記電極対毎に異なっている複数組の電極対
（５１ａ〜５１ｆ）と、共通端子５３と、複数個の個別端子５５ａ〜５５ｆと、前記複数
組の電極対のうちの一方側の電極と前記共通端子との間を接続するための第１配線５２ａ
〜５２ｆと、前記複数組の電極対のうちのそれぞれの他方側の電極と前記複数個の個別端
子との間を接続するための第２配線５４ａ〜５４ｆとを備えたことを特徴とする。 （もっと読む）

【課題】１ピクセル当たりの電子線のサンプリング点数を減少させるとともに、ピクセルに照射する電子線の照射位置精度の低下を抑制する。
【解決手段】電子線照射によるＴＦＴアレイの欠陥検査において、ＴＦＴアレイの各ピクセルに照射する電子線の走査方法であり、各ピクセル内における電子線の走査方向を実質的に対角方向とすることで、１ピクセル当たりの電子線のサンプリング点数を減少させるとともに、ピクセルに照射する電子線の照射位置精度の低下を抑制する。電子線をＴＦＴアレイのソース方向およびゲート方向に走査して、各ピクセルに電子線を照射するとともに、ＴＦＴアレイのソース方向およびゲート方向の少なくとも何れか一方の方向の電子線走査において、ピクセルピッチで照射を行うとともに、隣接する走査ライン間において電子線の照射位置をオフセットさせる。 （もっと読む）