【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層を含むトランジスタと、酸化物半導体以外の半導体材料を用いて構成された論理回路と、を有し、前記トランジスタのソース電極またはドレイン電極の一方と、前記論理回路の少なくとも一の入力とは電気的に接続され、前記トランジスタを介して、前記論理回路に少なくとも一の入力信号が供給される半導体装置である。ここで、トランジスタのオフ電流は１×１０^−１３Ａ以下であるのが望ましい。 （もっと読む）

【課題】ＬＳＩやＣＰＵやメモリに用いるトランジスタのリーク電流及び寄生容量を低減することを課題の一とする。
【解決手段】半導体基板上において、酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成されるトランジスタを用い、ＬＳＩやＣＰＵやメモリなどの半導体集積回路を作製する。半導体基板上に形成され、水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。 （もっと読む）

【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１のゲート電極、第１のソース電極、および第１のドレイン電極を有する第１のトランジスタと、第２のゲート電極、第２のソース電極、および第２のドレイン電極を有する第２のトランジスタと、を有し、第１のトランジスタは、半導体材料を含む基板に設けられ、第２のトランジスタは酸化物半導体層を含んで構成された半導体装置である。 （もっと読む）

【課題】低酸素処理を施したシリコン基板は基板表面層が応力に対して非常にもろくなってしまい、ハンド津愛想うちの製造プロセスの過程でクラックや反りが発生する原因ともなってしまう。
【解決手段】チャネル形成領域に形成された不純物領域に応力を集中させるため、チャネル形成領域に対して人為的かつ局部的に不純物領域を設ける。チャネル形成領域に局部的に添加された不純物元素（炭素、窒素、酸素から選ばれた一種または複数種類の元素）の領域は、低酸素処理を施したシリコン基板の応力を緩和する緩衝領域として機能する。 （もっと読む）

【課題】ＳＯＩデバイスにおいて生じやすい基板浮遊問題やホットキャリアの問題を充分に抑制することが可能で、広く分布する部分分離絶縁膜であっても周囲の構造に対し結晶欠陥を生じさせにくい半導体装置の製造方法を提供する。
【解決手段】各ＭＯＳトランジスタＴＲ１の間に設けられた部分分離絶縁膜５ｂ内におよそ一定の間隔を置いて、素子としての機能を有しないダミー領域ＤＭ１を形成する。これにより、部分分離絶縁膜５ｂ下のシリコン層３ｂよりも抵抗値の低いダミー領域ＤＭ１の占める割合が増加して、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。 （もっと読む）

【課題】オフ電流が小さい薄膜トランジスタによって問題なく動作することが可能な記憶素子を含む記憶装置を提供することを課題とする。
【解決手段】酸化物半導体層を有する薄膜トランジスタが少なくとも一つ設けられた記憶素子を、マトリクス状に配置した記憶装置を提供する。酸化物半導体層を有する薄膜トランジスタは、電界効果移動度が高く、且つオフ電流を小さくできるため、問題なく良好に動作させることができる。また、消費電力を低くすることもできる。このような記憶装置は、例えば酸化物半導体層を有する薄膜トランジスタが表示装置の画素に設けられている場合に、記憶装置を同一基板上に形成することができるため、特に有効である。 （もっと読む）

【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子１０のメモリ層１２及び抵抗素子２０の抵抗層２２が同一材料によって構成される。そのため、メモリ層１２と、抵抗層２２とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子２０を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 （もっと読む）

【課題】トランジスタを比較的低温で製造する。
【解決手段】下部ゲート絶縁膜４４をコントロールゲート４２を構成する金属（アルミニウム）の酸化物により形成された下部酸化物層４４ａと自己組織化単分子膜により形成された下部ＳＡＭ層４４ｂとにより構成し、上部ゲート絶縁膜４８をフローティングゲート４６を構成する金属（アルミニウム）の酸化物により形成された上部酸化物層４８ａと自己組織化単分子膜により形成された上部ＳＡＭ層４８ｂとにより構成した。これにより、メモリセル４０を比較的低温で製造することができる。 （もっと読む）

【課題】画素にメモリを有する画素を備えた表示装置を提供する。
【解決手段】画素に、少なくとも、表示素子、容量素子、インバータおよびスイッチを設ける。容量素子に保持された信号と、インバータから出力される信号とを用いて、スイッチを制御することにより、表示素子に電圧が供給されるようにする。インバータおよびスイッチを同じ極性を持つトランジスタで構成することができる。また、画素を構成する半導体層を透光性を有する材料で形成してもよい。また、ゲート電極、ドレイン電極および容量電極を透光性を有する導電層を用いて形成してもよい。このように透光性材料で画素を形成することで、メモリが配置された画素を有していながら、その表示装置を透過型にすることができる。 （もっと読む）

【課題】半導体層の界面に生じるダングリングボンドをフッ素で終端することで、界面準位を低減することができ、また、低熱履歴のプロセスでも活性領域のみへ効率よくフッ素を導入することができる半導体基板を提供する。
【解決手段】フッ素拡散防止膜６と該フッ素拡散防止膜６上に形成されたフッ素を含有するシリコン酸化膜７からなる絶縁層９と、前記絶縁層９上に形成された半導体層８と、を含み、前記半導体層８とフッ素を含有する前記シリコン酸化膜７とが接触していることを特徴とする。 （もっと読む）

【課題】 従来の比例縮小側（係数α、α＞１）を適用した平面型ＭＯＳＴのしきい電圧のばらつきの標準偏差σ（Ｖ_Ｔ）が、微細化とともに、すなわちαを大きくするとともに大きくなり、動作電圧が低くできないという問題がある。
【解決手段】 フィンの高さをチャンネル長よりも高くしたＦｉｎＦＥＴ構造によって上記の問題を解決する。 （もっと読む）

【課題】単結晶シリコン基板よりも大面積な基板に、均一な質を有する複数の単結晶半導体層を貼り付けたＳＯＩ基板の作製方法を提供することを課題とする。
【解決手段】熱処理において、ベース基板支持及び単結晶半導体基板保持のトレイとして、凹部の底が深く、ベース基板に貼り付けられた単結晶半導体基板と接触しないトレイを用いて、単結晶半導体基板の熱分布の均一化を図る。また、該トレイの各々の凹部の間にベース基板支持部を設けることによって、該トレイとベース基板との接触面積を低減する。以上より、単結晶半導体基板から単結晶半導体層を分離する熱処理の際、単結晶半導体基板及びベース基板の熱分布が均一になるようにする。 （もっと読む）

【課題】酸化物からなる半導体層における酸素含有率の変動や水分吸着に起因する特性変動を確実に防止可能な、薄膜トランジスタおよびその製造方法を提供する。
【解決手段】基板１上に設けられた酸化物からなる酸化物半導体層７と、酸化物半導体層７上に酸化物半導体層７に対して連続成膜された上層絶縁膜９とを備えている。酸化物半導体層７および上層絶縁膜９の外周縁は、酸化物半導体層７に形成されるチャネル領域７ｃｈに対して１３μｍ以上の間隔ｄ１〜ｄ４を保持して配置されている。これにより、外周縁の外側からの酸素の出入りや水分吸着の影響が、チャネル領域７ｃｈに対して影響を及ぼすことを防止する。 （もっと読む）

【課題】酸化物半導体層の還元および酸素欠陥による劣化を防止でき、これにより長期に安定した特性を維持可能な薄膜トランジスタを提供することを目的とする。
【解決手段】非晶質酸化物からなる酸化物半導体層７と、この酸化物半導体層７に接して設けられたソース電極９ｓおよびドレイン電極９ｄとを備えている。そして特に、ソース電極９ｓおよびドレイン電極９ｄが、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ₂）を用いて構成されている。また、酸化物半導体層７は、酸化物材料からなる絶縁ゲート絶縁膜５および絶縁膜１１で覆われている。 （もっと読む）

【課題】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な素子を用いた集積装置を提供すること。
【解決手段】
回路素子が長手方向に連続的又は間欠的に形成されている素子、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている素子を複数複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする。 （もっと読む）

【課題】半導体装置の作製方法において、不純物元素を選択的に偏析させる方法を提供する。また、ディープサブミクロン領域の微細素子を形成することを可能とする。
【解決手段】シリコン基板上に形成された酸化珪素膜と、酸化珪素膜上に形成された単結晶シリコン層を有する半導体装置の作製方法であって、単結晶シリコン層に不純物元素を注入し、単結晶シリコン層に電気的に不活性な元素を注入し、単結晶シリコン層を熱酸化し、不活性な元素を注入した領域に選択的に酸化領域を形成し、酸化領域に不純物元素を偏析させる半導体装置の作製方法により、課題を解決する。 （もっと読む）

【課題】high-kゲート誘電体のパターニングが不要な半導体装置の製造方法を提供する。
【解決手段】第１の領域が第１の厚さに、第２の領域が第１の膜さよりも薄い第２の厚さになるようにゲート誘電体層２０４を半導体基板２０２上に形成し、ゲート誘電体層２０４上にhigh-kの原子の層２１２を形成し、熱処理を行って、第１の領域に第１の厚さ及び第１の組成のうち少なくとも一方を有するhigh-kゲート誘電体層２１６を形成し、第２の領域に第１の厚さよりも薄い第２の厚さ及び第２の組成のうち少なくとも一方を有するhigh-kゲート誘電体層２１８を形成する。 （もっと読む）

【課題】本発明は、裏面コンタクト電極と拡散層とのコンタクト抵抗が低減して、半導体装置の動作速度の向上を図ることを可能にする。
【解決手段】基板１０の表面側に形成された拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎと、前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎの表面に形成されていて前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎよりも抵抗が低い低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎと、前記基板１０の裏面側より前記基板１０を貫通して前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎを通して前記低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎに接続された裏面コンタクト電極６３Ｐ、６４Ｐ、６３Ｎ、６４Ｎを有する。 （もっと読む）

【課題】データの書込み速度を高く維持しつつ、非選択セルのデータの劣化を抑制することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体層３０と、半導体層内に設けられたソース層Ｓおよびドレイン層Ｄと、ソース層とドレイン層との間の半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域Ｂと、ボディ領域上に設けられたゲート絶縁膜５０と、或る１つのボディ領域上にゲート絶縁膜を介して設けられ、ソース層、ドレイン層およびボディ領域を含むメモリセルのチャネル長方向に互いに分離された第１のゲート電極Ｇ１および第２のゲート電極Ｇ２とを備えている。 （もっと読む）

【課題】不揮発性メモリと画素ＴＦＴとを同一基板上に形成でき、且つ両者を良好に動作させることが可能な電気光学装置を提供する。
【解決手段】画素ＴＦＴのゲート絶縁膜１８を不揮発性メモリのトンネル絶縁膜（第１の絶縁膜）３５と、トンネル絶縁膜３５よりも膜厚の大きい第２の絶縁膜３７によって構成する。また、フローティングゲート電極３６のコントロールゲート電極６０側の面を凹凸とし、該凹凸によってフローティングゲート電極３６の表面積を拡げる。これにより、フローティングゲート電極３６とコントロールゲート電極６０との間の容量を、フローティングゲート電極３６と半導体層３３との間の容量よりも大きくする。 （もっと読む）